JPH11502024A - 時計作動機構 - Google Patents

Abstract

(57)【要約】 提案されている時計作動機構は、時刻表示器や交流（ａ．ｃ．）電圧を供給する発電機（１）をギヤを介して作動させるぜんまいを備え、発電機（１）が変圧器回路（２）を介して第１容量性素子（１０）に電圧を供給する。第１容量性素子（１０）は、安定発振器（３，４）を備える電子レファレンス回路（３，４，５）と、電子制御回路（６，７，８，９）とに電圧を供給する。第１容量性素子（１０）は、１又はそれ以上の受動素子によって作動機構の最初の始動直後にチャージされる。第１容量性素子（１０）の電圧が１又はそれ以上の能動ユニットを作動させるのに十分な状態になるとすぐに、１又はそれ以上の受動素子よりもパス方向に低い電気抵抗を有する１又はそれ以上の能動ユニットに置き換えられるか、又は並列に補われる。

Description

【発明の詳細な説明】 時計作動機構 本発明は、特許請求の範囲の請求項１の前文に記載のとおり、時計作動機構に 関する。 ＣＨ−５９７６３６に開示されている時計作動機構は、ぜんまいがギヤトレイ ンを用いて時刻表示器及び交流電圧生成発電機を駆動するようになっている。こ の発電機（ジェネレータ）は変圧器回路に電圧を供給し、この変圧器回路が容量 性素子に電圧を供給する。更に、容量性素子は、安定発振器を備えた電子レファ レンス回路と電子制御回路との両方に電圧を供給する。この電子制御回路は、コ ンパレータ論理回路と、コンパレータ論理回路の出力に接続され、コンパレータ 論理回路によって電力消費を制御することのできるエネルギ散逸回路(Energiedi ssipat-ionsschaltung)とからなる。コンパレータ論理回路の１の入力は電子レ ファレンス回路に接続され、コンパレータ論理回路の他の入力は発電機に接続さ れている。コンパレータ論理回路は、電子レファレンス回路からのクロック信号 と発電機からのクロック信号とを比較するように設計されている。そして、この 比較結果に基づき、コンパレータ論理回路が、エネルギ散逸回路の電力消費量に よって電子制御回路の電力消費量を制御する。このように、コンパレータ論理回 路が、電子制御回路の電力消費を制御することで発電機の動き及び時刻表示器の 動きも制御することになる。 しかしながら、ＣＨ−５９７６３６に開示されている時計作動機構におけるエ ネルギ散逸回路の電力消費は、ＣＨ−５９７６３６のコンパレータ論理回路によ って２段階で制御できるに過ぎない。すなわち、ＣＨ−５９７６３６のエネルギ 散逸回路の電力消費は、最大かゼロかのどち らかである。ということは、発電機は、最大の力でブレーキをかけられるか、或 いはまったく力をかけられないかのどちらかしかないということになる。その結 果、時計作動機構の動作制御における重要な制御が振動することになる。このよ うな方法では、時計作動機構のエネルギ効率は相対的に悪くなる。 ＣＨ−５９７６３６の変圧器回路は整流器である。 例えば、ＧＢ−Ａ−２，１５８，２７４，ＥＰ−Ａ−０，３２６，３１２，Ｕ Ｓ−Ａ−４，６５３，９３１，ＥＰ−Ａ−０，４６７，６６７，ＥＰ−Ａ−０， ３２６，３１３，ＥＰ−Ａ−０，３０９，１６４及びＥＰ−Ａ−０，２４１，２ １９等の公報に開示されているように、時計技術では整流器としてダイオードを 使用する。ダイオードは、受動素子(Passives Bauelement)である。このダイオ ードを時計作動機構の作動時間中ずっと整流器として使用すると、時計作動機構 のエネルギ効率は悪化する。これは、ダイオードのスレッシュホールド電圧（sc hwellspan-nung）のためである。 ぜんまいがギヤトレインを用いて時刻表示器及び発電機を駆動する時計作動機 構においては、限られたエネルギしかぜんまいに蓄えられず問題が生じる。時計 作動機構を駆動するのに必要な力が多いほど、時計作動機構でのエネルギの蓄え （時計作動機構をどの程度の時間作動させうるかというエネルギ量；Gangreserv e,movement reserve）は短時間になる。 必要となる駆動力は、時計作動機構のための機械的な駆動力と、摩擦力と、そ れに発電機の電力とを組み合わせたものである。発電機の電力出力は、発電機に 接続するエネルギ利用電子回路の消費電力によって決まる。更に、発電機の摩擦 力は、発電機によって誘導された電圧に直接関係している。ざっと見積もっても 、発電機のロータの質量が大きいほど誘導電圧は大きくなる。一方、摩擦力及び ロータの慣性モーメント( Massentragheitsmoment)もまたロータの質量に伴って増加する。しかし、質量が 比較的大きいロータの慣性モーメントは、質量が比較的小さいロータの慣性モー メントに比べ不利である。例えば衝撃などによってロータが止まった場合、比較 的小さい慣性モーメントに比べて比較的大きい慣性モーメントの方がよりゆっく りとした速さで再び動き出す。ロータが比較的大きい慣性モーメントを有する場 合、再び公称速度に戻るまでより時間がかかる。そのため、ロータの始動段階に おいて、時計エレクトロニクスを動かすのに必要な電圧レベルを下回った状態で 容量性素子が放電するおそれがある。もちろん、このような危険性は、より短時 間で公称速度に達するように、より迅速に加速する比較的小さい慣性モーメント を有するロータの場合よりも高い。 しかし、電気的，機械的エネルギの損失が大きければ、必然的に時計作動機構 でエネルギの蓄えられる時間は短くなる。或いは、時計作動機構により大きなぜ んまいを使用することになり、時計作動機構全体のボリュームが大きくなる。 本発明の目的は、ぜんまいがギヤトレインを用いて時刻表示器及び交流電圧供 給発電機を駆動する時計作動機構であって、特に、エネルギ効率の優れているメ カニズムを備えるものを提供することにある。 この目的は、本発明の特許請求の範囲の請求項１記載の特徴を有する時計作動 機構によって達成することができる。 本発明の請求項１記載の時計作動機構では、特に優れたエネルギ効率を得るこ とができる。この場合、少なくとも１つの受動素子が、伝導方向への電気抵抗が より小さい能動ユニットに少なくとも断続的に取って代わられることになる。こ うして電圧損失が減り、そのためエネルギ効率が上がることになる。 上記の目的は、特許請求の範囲の請求項２記載の特徴を有する時計作動機構に よっても達成することができる。 請求項２に記載された本発明の時計作動機構では、ＣＨ−５９７，６３６の時 計作動機構よりも多くの段階で電子制御回路の電力消費を制御することができる 。こうしたことにより、制御振動とこれに関連するエネルギ損失とを減らすこと が可能になる。 更に、特許請求の範囲の請求項３記載の発明の特徴を有する時計作動機構によ って、上記の目的を達成することができる。本発明の特許請求の範囲の請求項３ 記載の時計作動機構の場合、電子制御回路の電力消費を事実上所定範囲内の値(V orbestimmten Grossenbereich,Predetermin-ed range of value)で連続的に制御 しうる。そうすることにより、ＣＨ−５９７，６３６の時計作動機構に比べ、制 御振動は明らかに減少し、これに関連して時計作動機構のエネルギ効率は明らか に向上する。 請求項１記載の本発明の時計作動機構に関する有利な実施形態が、特許請求の 範囲の請求項４〜６，８，９及び１１〜３９の主題となっている。また、請求項 ２及び３記載の本発明の時計作動機構に関する有利な実施形態が、特許請求の範 囲の請求項７，８及び１０〜３９の主題となっている。 特許請求の範囲の請求項５〜７記載の実施形態は、請求項１記載の本発明の時 計作動機構と請求項２記載の本発明の時計作動機構との利点を組み合わせたもの 、あるいは、場合によっては、請求項１記載の本発明の時計作動機構と請求項３ 記載の本発明の特許作動機構とをそれぞれ組み合わせたものである。 特許請求の範囲の請求項８記載の実施形態によれば、受動素子とはダイオード のことで、それに伴う能動ユニットはコンパレータによって制御されるスイッチ のことである。スイッチにおける電圧損失は、少なくともダイオードにおける電 圧損失よりも少ない量である。 特許請求の範囲の請求項１２，２６及び２７記載の実施形態では、トランジス タ構造がダイオード及びトランジスタとして２重の機能で使わ れる。これは、回路技術としては特に利点が多く、スペースの節約にもなる。 特許請求の範囲の請求項２８の実施形態に示した作動機構エネルギ蓄え表示器 (Anzeige der Gangreserve,indicator for movement reserve)は、特にユーザー ・フレンドリーである。 特許請求の範囲の請求項３２及び３３記載のＩＣとしての回路構造は、回路技 術や組み立て技術の分野において特に利点が多く、スペースの節約にもなる。 以下、図面を参照して、本発明の実施形態を説明する。 図１は、本発明の時計作動機構における電子回路の主要部を示したブロック図 である。 図２は、第１実施形態の電圧３倍回路（Spannungsverdreifachersch-altung,V oltage Tripler Circuit）に備えられる変圧器回路の概略図である。 図３は、第２実施形態の電圧３倍回路に備えられる変圧器回路の概略図である 。 図４は、第３実施形態の電圧３倍回路に備えられる変圧器回路の概略図である 。 図１は、本発明の時計作動機構の電子回路の主要部をブロック図で示したもの である。交流電圧供給発電機（ジェネレータ）１は、ギヤトレイン（図示せず） を用いてぜんまい（図示せず）に接続されている。ギヤトレインは、発電機１及 び時刻表示器（図示せず）を動かしている。発電機１の交流電圧の公称周波数は ２ⁿＨｚが望ましい。このｎはゼロ以外の自然数である。本発明の時計作動機構 の機械部分は、現在の技術状態にある。この点に関してはＣＨ−５９７，６３６ を参照。 発電機１は変圧器回路２に電圧を加える。この変圧器回路２は、第１容量性素 子１０に電圧を加える。第１容量性素子１０は、安定発振器３， ４を備えた電子レファレンス回路３，４，５と電子制御回路６，７，８，９とに 電圧を加える。安定発振器３，４は水晶振動子４を備え、この振動がレファレン ス周波数を決定する。水晶振動子４と下記の回路のすべての容量性素子とを除く 、変圧器回路２と、電子制御回路６，７，８，９と、電子レファレンス回路３， ５とがＩＣ１１として組み立てられている。他の実施形態では、容量性素子まで ＩＣ１１に組み入れられている。 電子制御回路６，７，８，９は、コンパレータ論理回路６を備えている。この コンパレータ論理回路６の１の入力は電子レファレンス回路３，４，５に接続し 、他の入力は、その交差部分の交流電圧を検波しているコンパレータステップ７ とアンチコインシデンス回路８とを通じて発電機１に接続されている。アンチコ インシデンス回路８は、実質上バッファ記憶装置であり、コンパレータ論理回路 ６の２つの入力にインパルスが同時に入力されるのを防いでいる。それに加え、 電子制御回路６，７，８，９には、コンパレータ論理回路６の出力に接続される エネルギ散逸回路９が備えられ、コンパレータ論理回路６によってその電力消費 が制御されるようになっている。 エネルギ散逸回路９は、複数の同等なオーム抵抗器からなっている。 使われるすべてのオーム抵抗器が直列にスイッチされた場合の抵抗装置の大きさ を比較すると、１つのオーム抵抗器の大きさは小さい。コンパレータ論理回路６ はエネルギ散逸回路９の電力消費を制御し、その際、電流路(Strompfad,current path)にスイッチされるオーム抵抗器の数を変える。このようにして、抵抗器の 数によって所定範囲内の値で、ほぼ連続的に電子制御回路６，７，８，９の電力 消費を制御することができる。 制御可能な電流源(Stromquelle,current source)としてエネルギ散逸回路９を 配設することも可能である。 コンパレータ論理回路６は、電子レファレンス回路３，４，５からのクロック 信号と発電機１からのクロック信号とを比較する。この比較結果に基づき、コン パレータ論理回路６は、エネルギ散逸回路９の電流消費量によって電子制御回路 ６，７，８，９の電力消費量を制御する。このように制御回路の電力消費量を制 御することによって、発電機１の作動とそれに伴う時刻表示器の作動が制御され る。こうした制御を行なうことによって、時刻表示器の作動を水晶振動子４によ って送られるレファレンス周波数と所望通りに同期させる。 コンパレータ論理回路６にはカウンタが備えられており、そのカウント値は、 発電機１と電子レファレンス回路３，４，５との間の速度差又はサイクル差に対 応している。実際のエネルギ散逸回路９の電力消費は、カウンタのカウント値に よって制御される。カウンタの状態によって、エネルギ散逸回路９はエネルギの 散逸量を多くしたり少なくしたりし、これによって発電機に対する負荷を増やし たり減らしたりする。各カウント値には、エネルギ散逸回路９における効果的な 抵抗器の組み合わせがあらかじめ割り当てられている。これは、コンパレータ論 理回路６がカウント値に基づきエネルギ散逸回路９のオーム抵抗器を単独で又は 様々な組み合わせでスイッチして、能動の電流路にしたり、又は能動の電流路に しなかったりするのを可能にすることを意味する。これは、１又はそれ以上のカ ウント値の際に、前述のオーム抵抗器が能動の電流路に１つもスイッチされない 場合も考慮している。 しかし、ある特定のカウント値に達すると、発電機のインパルスのカウントが 妨げられるという点で、この制御には限界がある。これは、時計作動機構のすべ ての電子素子を支障なく始動させる場合や、時計作動機構が完全に止まった後、 再びぜんまいを巻く場合に備えて特に必要とされる。 エネルギ散逸回路９の電力消費をカウント値の所定範囲（例えば０〜 １６）内で最小値に保ち、その後、カウント値の所定範囲を越えると電力消費が カウント値と直線的に比例して変化するようにコンパレータ論理回路６とエネル ギ散逸回路９とを構成しても、同様の効果が得られる。ここで提案されている例 においては、カウントが１６を越える時、エネルギ散逸回路９の電力消費は、カ ウント値の増加に直線的に比例して増加し、カウント値の減少に直線的に比例し て減少する。 前述のカウント値の範囲におけるエネルギ散逸回路９の電力消費を最小にする ことによって、例えばもし衝撃を受けて停止した場合でも、発電機１のロータは その後も支障なく加速される。このように、可能な範囲で支障なく、公称速度へ 速やかに加速されるのが望ましい。その理由は、ロータの慣性モーメントの説明 に関連して、前述した通りである。 更に制御の安定化を図るため、特にカウンタの値を最小にすることによって、 インパルスのカウントを妨げることができる。 更に時計作動機構には、カウント値に基づいて時計作動機構へのエネルギの蓄 えを表示するアセンブリー（図示せず）が備えられている。この作動機構エネル ギ蓄え表示を行なうために液晶表示器（ＬＣＤ）が使用される。 電子レファレンス回路３，４，５には周波数分割回路（Frequenztei-lerschal tung）５が備えられ、安定発振器３，４と電子制御回路６，７，８，９の接続部 分との間に接続されている。この周波数分割回路５は、水晶振動子４から送られ たレファレンス周波数を定義された方法で分割し、時刻表示器の同期をより簡易 に行なえるようにする。 図２から図４までに示したとおり、変圧器回路２は整流器としての機能と電圧 ３倍機能（Spannungsverdreifacherfunktion）とを果たす。 第１ダイオード１４は、発電機１と第１容量性素子１０とに直列に接続されて いる。第１スイッチ１９は第１ダイオード１４と並列であるが、発電機１と第１ 容量性素子１０とは直列をなしている。第１スイッチ１ ９は、第１コンパレータ２１によって能動的に制御される。 更に変圧器回路には、電圧３倍回路１２，１３，１５，１６，１７，１８，２ ０，２３が備えられ、入力側は発電機１に、ロード側は第１容量性素子１０と第 １スイッチ１９，第１ダイオード１４の並列回路とにつながっている。電圧３倍 回路１２，１３，１５，１６，１７，１８，２０，２３のロード側ターミナルは 、接地ノット２２で第１容量性素子１０の第１ダイオード１４の反対側に接続さ れている。 第１コンパレータ２１は、接地電位(Massepotential,ground potent-ial)でな い第１容量性素子１０の接続部分の電位と、接地電位でない電圧３倍回路１２， １３，１５，１６，１７，１８，２０，２３のロード側ターミナルの電位とを比 較する。 第１容量性素子１０の電圧が第１コンパレータ２１を作動させるのに十分であ り、電圧３倍回路１２，１３，１５，１６，１７，１８，２０，２３の非接地ロ ード接続部分(Massefreien lastseitigen anschlub,the ground free load conn ection)の電位が第１容量性素子１０を更にチャージするのに十分な高さにある 時のみ、第１コンパレータ２１によって第１スイッチ１９が閉じられる。 第１スイッチ１９は第１電界効果トランジスタであり、その構造の１部分を閉 じた状態で第１ダイオード１４として働くように接続されている。 ぜんまい，ギヤトレイン，発電機１，変圧器回路２及び電子制御回路６，７， ８，９では、発電機１が、時計作動機構の作動開始から第１容量性素子１０を所 定値までチャージするまでの間、発電機１の公称速度よりも速い速度で作動する ようになっている。このようにして、最初は、第１ダイオード１４によって第１ 容量性素子１０がチャージされる。 第１コンパレータと電圧３倍回路１２，１３，１５，１６，１７，１８，２０ ，２３（より詳しくは以下に記載）に備えられている第２コン パレータ２０とを作動するのに十分な第１容量性素子１０の電圧値は、本実施形 態においては０．６Ｖである。第１ダイオード１４における電圧降下は４００ｍ Ｖである。第１容量性素子が少なくとも０．８Ｖまでチャージされると、すぐに 電子レファレンス回路３，４，５及び電子制御回路６，７，８，９を支障なく機 能させることが可能になる。電圧３倍回路１２，１３，１５，１６，１７，１８ ，２０，２３によって送られた電圧が第１容量性素子の電圧よりも高くなるとす ぐに、第１コンパレータ２１が第１スイッチ１９を閉じる、つまり第１電界効果 トランジスタを開ける。しかし、第１電界効果トランジスタのチャネルにおける 電圧降下はわずか１０ｍＶである。電圧損失は実質的に低下する。電圧３倍回路 １２，１３，１５，１６，１７，１８，２０，２３からの電圧が第１容量性素子 １０の電圧を下回るとすぐに、第１コンパレータ２１が第１電界効果トランジス タを閉じる。電圧３倍回路１２，１３，１５，１６，１７，１８，２０，２３か らの電圧が再び十分な高さの値にまで上昇した場合、第１コンパレータ２１は第 １電界効果トランジスタをもう１度開き、この繰り返しが行なわれる。第１容量 性素子１０のチャージは、電圧損失の大きい第１ダイオード１４によって時計作 動機構の作動開始段階にのみ行なわれる。時計の作動中は、第１容量性素子１０ のチャージは、第１ダイオード１４を通じてチャージするよりも実質的にエネル ギ効率が良い第１電界効果トランジスタのチャネルを通じて行なわれるだけであ る。このように、時計作動機構におけるエネルギの蓄え(energy reserve)がより 経済的に用いられ、時計作動機構のエネルギの蓄え（時計作動機構をどの程度の 時間作動させうるかというエネルギ量；movement reserve）も増加する。 現在の技術状態では、１．６Ｖを上回る誘導電圧を持つマイクロジェネレータ を作ることは不可能である。これは、変圧器回路２は整流器としての機能と共に 、電圧増倍機能も果たさなければならないことを意味 する。前述の電圧増倍回路１２，１３，１５，１６，１７，１８，２０，２３が 、この電圧増倍機能を果たす。本発明の実施形態では、電圧増倍回路１２，１３ ，１４，１５，１６，１７，１８，２０，２３は電圧３倍回路である。図２から 図４までは、電圧３倍回路の３つの実施形態をそれぞれ示したものである。 このような電圧増倍回路においては、必要とされるダイオードの電圧降下とい う前述したような問題点は常に存在する。こうした問題は、図２から図４までに 示す電圧増倍回路に関する実施形態でも、第１ダイオード１４の電圧降下の問題 と同様に解決することができる。第２，第３容量性素子１５，１６は発電機１に 対して直列に接続され、これによって発電機１は第２容量性素子１５と第３容量 性素子１６との間に位置することになる。電圧３倍回路（図２参照）の第１実施 形態には、更に第３ダイオード２３と第３スイッチ１８との並列回路と共に、第 ２ダイオード１２と第２スイッチ１７との並列回路が含まれている。第２ダイオ ード１２と第２スイッチ１７との並列回路は、発電機側の第２容量性素子１５と の接続部分と、ロード側の第３容量性素子１６との接続部分との間に直列になっ ている。第３ダイオード２３と第３スイッチ１８との並列回路は、第３容量性素 子１６の発電機側ターミナルと、第２容量性素子１５のロード側ターミナルとの 間に直列になっている。上記の短く説明したように第２コンパレータ２０は、第 ３スイッチ１８と同様に第２スイッチ１７も制御する。電圧３倍回路の第１実施 形態には、更に第４ダイオード１４が含まれており、第２容量性素子１５と第３ 容量性素子１６のロード側ターミナル間に直列になっている。 第２ダイオード１２，第３ダイオード２３，第４ダイオード１３は、同じ伝導 方向に配置され、第１ダイオード１４は反対の伝導方向に接続されている。第２ コンパレータ２０は、第２容量性素子１５に接続されている発電機１への接続部 分の電位を、第３容量性素子１６のロード側 ターミナルの電位と比較する。第２スイッチ１７及び／又は第３スイッチ１８は 、第１容量性素子１０の電圧が第２コンパレータ２０を作動するのに十分な場合 、且つ発電機１によって得られた電位が第２容量性素子１５と第３容量性素子１ ６をチャージするのに十分高くなった場合に、第２コンパレータ２０によって閉 じられるのみである。 第２スイッチ１７は第２電界効果トランジスタであり、第３スイッチ１８は第 ３電界効果トランジスタである。第２電界効果トランジスタは、その構造の１部 分を閉じた状態で第２ダイオード１２として働くように接続されている。第３電 界効果トランジスタは、その構造の一部分を閉じた状態で第３ダイオード２３と して働くようにスイッチされている。 第２電界効果トランジスタ及び第３電界効果トランジスタは、時計作動機構の 始動後に閉じた状態になる。第２容量性素子１５及び第３容量性素子１６のチャ ージは、第２ダイオード１２，第３ダイオード２３，第４ダイオード１３によっ て行なわれる。第１容量性素子１０の電圧が最低値の０．８Ｖに達し、発電機１ により送られた電圧が第３容量性素子１６の電圧よりも高くなるとすぐに、第２ コンパレータ２０は第２電界効果トランジスタ及び第３電界効果トランジスタを 開く。その後、第２電界効果トランジスタ及び第３電界効果トランジスタによっ て第２容量性素子１５及び第３容量性素子１６のチャージが行なわれる。電圧損 失の減少については、上述した第１ダイオードから第１電界効果トランジスタへ の移行における電圧損失の減少の場合と同様である。これに似た方法で、第２コ ンパレータ２０により第２，第３電界効果トランジスタの開閉が行なわれる。発 電機１から送られた電圧が第３容量性素子１６の電圧を下回った場合、第２コン パレータ２０が第２，第３電界効果トランジスタを閉じる。発電機１から送られ た電圧が第３容量性素子１６の電圧を上回った場合、第２，第３電界効果トラン ジスタが開く。つまり、第２スイッチ１７，第３スイッチ１８が閉じる。単にダ イオード を使用するのに比べ、この場合、電圧３倍回路において時計作動機構のエネルギ の蓄えを経済的に利用することができ、それにより時計作動機構へのエネルギの 蓄え（時計作動機構をどの程度の時間作動させうるかというエネルギ量）も増加 する。 図３には、電圧３倍回路の第２実施形態を示してある。電圧３倍回路の第１実 施形態と比較すると、第４ダイオード１３の回路の枝路がない。これは、電圧３ 倍回路の機能に第４ダイオード１３は必ずしも必要ではなく、電圧３倍回路の第 ２実施形態を用いることによっても、変圧器回路２が信頼に足る機能を果たすこ とができるからである。もちろん、各ダイオードは常に実際の回路環境に合った ものでなければならない。図４に示す電圧３倍回路の第３実施形態についても同 じことが言える。ここでは第４ダイオード１３の回路の枝路のみが示され、第２ ダイオード１２及び第３ダイオード２３の回路の枝路が示されていない。第２ダ イオード１２と第２スイッチ１７との並列回路に代えて、又は場合によっては電 圧３倍回路の第１実施形態に示した第３ダイオード２３と第３スイッチ１８との 並列回路に代えて、電圧３倍回路の第４実施形態では第２スイッチ１７のみ、又 は場合によっては第３スイッチ１８のみを用いる。 また、電圧２倍回路を、前述の電圧３倍回路の代わりに使用することも考えら れる。この場合、対応する電子素子を選択する間、変圧器回路２が発電機のピー ク電圧の最小値０．５Ｖから確実に機能するようにしなければならない。 更に、ある固定値によって発電機１の出力電圧を増加させる電圧増倍回路の代 わりに、制御可能な電圧増倍回路を使用することも可能である。 変圧器回路２と電子制御回路６，７，８，９とが、容量性素子１０，１５，１ ６のどれか１つがチャージされている間、エネルギ散逸回路９の電力消費が最小 値をとるように調整する。 それに加え、変圧器回路２と電子制御回路６，７，８，９とが、コンパレータ ２０，２２がその機能に応じて電位比較(potential compari-son)を行なうこと ができるようエネルギ散逸回路９の電力消費が定期的に３×１０^-2ｓの間隔で５ ×１０^-4ｓの間最小値をとるように設計されている。つまり、発電機は、発電機 の最小負荷を超える負荷の間で電位比較が行なわれる場合、コンパレータ２０， ２１は容量性素子１０，１５，１６のチャージの可能性の結果を誤ることになる 。これは、コンパレータ２０，２１が、最小負荷における発電機の電圧に関し、 減少する発電機の電圧を検出することになるためである。

Claims (1)

1. 【特許請求の範囲】 １．ぜんまいが時刻表示器と交流電圧供給発電機（１）とを作動させる時計作動 機構において、 該発電機（１）が変圧器回路（２）に電圧を供給し、該変圧器回路（２）が第 １容量性素子（１０）に電圧を供給するとともに、 該第１容量性素子（１０）が、安定発振器（３，４）を有する電子レファレン ス回路（３，４，５）と、電子制御回路（６，７，８，９）とに電圧を供給し、 該電子制御回路（６，７，８，９）が、 該電子レファレンス回路（３，４，５）を接続される１の入力と、コンパレー タステップ（７）及びアンチコインシデンス回路（８）を介して該発電機（１） を接続される他の入力とを有するコンパレータ論理回路（６）と、 該コンパレータ論理回路（６）の出力に接続され、該コンパレータ論理回路（ ６）によってその電力消費を制御しうるエネルギ散逸回路（９）とを備え、 該コンパレータ論理回路（６）は、 該電子レファレンス回路（３，４，５）からのクロック信号と、該発電機（１ ）からのクロック信号とを比較し、この比較結果に基づいて該エネルギ散逸回路 （９）の電力消費量を使って該電子制御回路（６，７，８，９）の電力消費を制 御するとともに、 該制御回路の電力消費の制御によって該発電機（１）の動きを制御し、さらに 時刻表示器の作動も制御するように構成され、 該第１容量性素子（１０）が、少なくとも該時計作動機構の最初の作動開始直 後に単一の又は複数の受動素子を介してチャージされ、 該第１容量性素子（１０）の電圧が、単一の又は複数の能動ユニット を作動させるのに十分な状態になるとすぐに、上記の単一の又は複数の受動素子 が上記の単一の又は複数の能動ユニットに置き換えられ、又は、並列回路の枝路 にある上記の単一の又は複数の能動ユニットによって補われ、上記の単一の又は 複数の能動ユニットが、伝導方向における電気抵抗を上記の単一の又は複数の受 動素子よりも小さく構成されることを特徴とする、時計作動機構。 ２．ぜんまいが時刻表示器と交流電圧供給発電機（１）とを作動させる時計作動 機構において、 該発電機（１）が変圧器回路（２）に電圧を供給し、該変圧器回路（２）が第 １容量性素子（１０）に電圧を供給するとともに、 該第１容量性素子（１０）が、安定発振器（３，４）を有する電子レファレン ス回路（３，４，５）と、電子制御回路（６，７，８，９）とに電圧を供給し、 該電子制御回路（６，７，８，９）が、 該電子レファレンス回路（３，４，５）を接続される１の入力と、コンパレー タステップ（７）及びアンチコインシデンス回路（８）を介して該発電機（１） を接続される他の入力とを有するコンパレータ論理回路（６）と、 該コンパレータ論理回路（６）の出力に接続され、該コンパレータ論理回路（ ６）によってその電力消費を制御しうるエネルギ散逸回路（９）とを備え、 該コンパレータ論理回路（６）は、 該電子レファレンス回路（３，４，５）からのクロック信号と、該発電機（１ ）からのクロック信号とを比較し、この比較結果に基づいて該エネルギ散逸回路 （９）の電力消費量を使って該電子制御回路（６，７，８，９）の電力消費を制 御するとともに、 該制御回路の電力消費の制御によって該発電機（１）の動きを制御し、 さらに時刻表示器の作動も制御するように構成され、 該電子制御回路（６，７，８，９）の電力消費が、少なくとも３段階で制御可 能であることを特徴とする、時計作動機構。 ３．ぜんまいが時刻表示器と交流電圧供給発電機（１）とを作動させる時計作動 機構において、 該発電機（１）が変圧器回路（２）に電圧を供給し、該変圧器回路（２）が第 １容量性素子（１０）に電圧を供給するとともに、 該第１容量性素子（１０）が、安定発振器（３，４）を有する電子レファレン ス回路（３，４，５）と、電子制御回路（６，７，８，９）とに電圧を供給し、 該電子制御回路（６，７，８，９）が、 該電子レファレンス回路（３，４，５）を接続される１の入力と、コンパレー タステップ（７）及びアンチコインシデンス回路（８）を介して該発電機（１） を接続される他の入力とを有するコンパレータ論理回路（６）と、 該コンパレータ論理回路（６）の出力に接続され、該コンパレータ論理回路（ ６）によってその電力消費を制御しうるエネルギ散逸回路（９）とを備え、 該コンパレータ論理回路（６）は、 該電子レファレンス回路（３，４，５）からのクロック信号と、該発電機（１ ）からのクロック信号とを比較し、この比較結果に基づいて該エネルギ散逸回路 （９）の電力消費量を使って該電子制御回路（６，７，８，９）の電力消費を制 御するとともに、 該制御回路の電力消費の制御によって該発電機（１）の動きを制御し、さらに 時刻表示器の作動も制御するように構成され、 該電子制御回路（６，７，８，９）の電力消費が、所定範囲内の値でほぼ連続 的に制御できることを特徴とする、時計作動機構。 ４．該変圧器回路（２）及び該電子制御回路（６，７，８，９）は、上記の単一 の又は複数の能動ユニットが電位比較を実行しうるように該エネルギ散逸回路（ ９）の電力消費が所定時間毎に短時間最小値をとるように構成されていることを 特徴とする、請求項１記載の時計作動機構。 ５．該電子制御回路（６，７，８，９）の電力消費が、少なくとも３段階で制御 可能であることを特徴とする、請求項１記載の時計作動機構。 ６．該電子制御回路（６，７，８，９）の電力消費が、所定範囲内の値でほぼ連 続的に制御できることを特徴とする、請求項１記載の時計作動機構。 ７．該第１容量性素子（１０）が、少なくとも該時計作動機構の最初の作動開始 直後に単一の又は複数の受動素子を介してチャージされ、 該第１容量性素子（１０）の電圧が、単一の又は複数の能動ユニットを作動さ せるのに十分な状態になるとすぐに、上記の単一の又は複数の受動素子が上記の 単一の又は複数の能動ユニットに置き換えられ、又は、並列回路の枝路にある上 記の単一の又は複数の能動ユニットによって補われ、上記の単一の又は複数の能 動ユニットが、伝導方向における電気抵抗を上記の単一の又は複数の受動素子よ りも小さく構成されることを特徴とする、請求項２又は３記載の時計作動機構。 ８．変圧器回路（２）は、 該発電機（１）及び該第１容量性素子（１０）と直列をなす第１ダイオード（ １４）と、 該第１ダイオード（１４）と並列をなし、該発電機（１）と直列をなすととも に、該第１容量性素子（１０）と直列をなす第１スイッチ（１９）と、 該第１スイッチ（１９）を制御する第１コンパレータ（２１）と、 該発電機（１）の入力側に接続され、該第１容量性素子（１０）のロード側に 接続され、該第１ダイオード（１４）と該第１スイッチ（１９ ）との並列回路に接続されている電圧増倍回路（１２，１３，１５，１６，１７ ，１８，２０，２３）とを備え、 該第１コンパレータ（２１）が、接地電位にない該第１容量性素子（１０）の ターミナルの電位と接地電位にない該電圧増倍回路（１２，１３，１５，１６， １７，１８，２０，２３）のロード側ターミナルの電位とを比較し、 該第１容量性素子（１０）の電圧が該第１コンパレータ（２１）を作動するの に十分であり、且つ、該電圧増倍回路（１２，１３，１５，１６，１７，１８， ２１，２３）の非接地ロード側ターミナルの電位が該第１容量性素子（１０）の 更にチャージするのに十分高くなっている場合、該第１コンパレータ（２１）に よってこの時だけ該第１スイッチ（１９）が閉じられ、該第１スイッチ（１９） による該第１容量性素子（１０）のチャージが可能になることを特徴とする、請 求項１又は７記載の時計作動機構。 ９．該ぜんまい，ギヤトレイン，該発電機（１），該変圧器回路（２）及び該電 子制御回路（６，７，８，９）では、該時計作動機構の作動開始直後の時間中該 第１容量性素子（１０）のチャージが時計作動機構の全ての電子素子を機能させ るのに十分な高さの電圧レベルに達する時点まで該発電機（１）がその公称回転 速度よりも速い回転速度で作動するように構成されることを特徴とする、請求項 １記載の時計作動機構。 １０．該ぜんまい，ギヤトレイン，該発電機（１），該変圧器回路（２）及び該 電子制御回路（６，７，８，９）では、該電子レファレンス回路（３，４，５） 及び該電子制御回路（６，７，８，９）の始動を可能にするために時計作動機構 の始動直後に該発電機（１）がその公称速度よりも速い回転速度で作動するよう に構成されていることを特徴とする、請求項２又は３記載の時計作動機構。 １１．該第１スイッチ（１９）が、第１トランジスタであることを特徴 とする、請求項８記載の時計作動機構。 １２．該第１トランジスタが、閉じた状態で該第１トランジスタの１部が該第１ ダイオード（１４）として機能するように接続されていることを特徴とする、請 求項１１記載の時計作動機構。 １３．該エネルギ散逸回路（９）が、１又はそれ以上のオーム抵抗器からなるこ とを特徴とする、請求項１〜３のいずれかに記載の時計作動機構。 １４．該コンパレータ論理回路（６）が、該発電機（１）と該電子レファレンス 回路（３，４，５）とのサイクル差に応じてカウントを行なうカウンタを備え、 該エネルギ散逸回路（９）の電力消費が、該カウンタのカウント値にしたがっ て制御されることを特徴とする、請求項１〜３のいずれかに記載の時計作動機構 。 １５．エネルギ散逸回路（９）が、１又はそれ以上のオーム抵抗器からなり、 該カウンタのカウント値が、該エネルギ散逸回路（９）の結合させる所定の効 果的な抵抗器の組み合わせ、抵抗器ゼロを含む、にそれぞれ対応していることを 特徴とする、請求項１４記載の時計作動機構。 １６．所定の高いカウント値でカウントの入力を中断し、所定の低いカウント値 でカウントの出力を中断するためのスイッチアッセンブリを有することを特徴と する、請求項１４記載の時計作動機構。 １７．該電圧増倍回路（１２，１３，１５，１６，１７，１８，２０，２３）が 、制御可能な電圧増倍回路であることを特徴とする、請求項８記載の時計作動機 構。 １８．該電圧増倍回路（１２，１３，１５，１６，１７，１８，２０，２３）が 、該発電機（１）の出力電圧をほぼ２倍にすることを特徴とする、請求項８記載 の時計作動機構。 １９．該変圧器回路（２）が、該発電機の最小ピーク電圧０．５Ｖになった時点 で機能することを特徴とする、請求項１８記載の時計作動機構。 ２０．該電圧増倍回路（１２，１３，１５，１６，１７，１８，２０，２３）が 、該発電機（１）の出力電圧をほぼ３倍にすることを特徴とする、請求項８記載 の時計作動機構。 ２１．該変圧器回路（２）が、該発電機の最小ピーク電圧０．３Ｖになった時点 で機能する点を特徴とする、請求項２０記載の時計作動機構。 ２２．該電圧増倍回路（１２，１３，１５，１６，１７，１８，２０，２３）は 、 該発電機（１）が該第２容量性素子（１５）と該第３容量性素子（１６）との 間に配置されるように該発電機（１）に直列に接続された該第２容量性素子（１ ５）及び該第３容量性素子（１６）と、 該第２容量性素子（１５）の発電機側ターミナルと該第３容量性素子のロード 側ターミナルとの間に直列に接続された該第２ダイオード（１２）と該第２スイ ッチ（１７）との並列回路と、 該第３容量性素子（１６）の発電機側ターミナルと該第２容量性素子（１５） のロード側ターミナルとの間に直列に接続された該第３ダイオード（２３）と該 第３スイッチ（１８）との並列回路と、 第２スイッチ（１７）及び第３スイッチ（１８）を制御する第２コンパレータ （２０）とを備え、 該第２ダイオード（１２）及び該第３ダイオード（２３）が、同じ伝導方向に 接続されるとともに、該第１ダイオード（１４）が逆の伝導方向に接続され、 該第２コンパレータ（２０）が、該第２容量性素子（１５）に接続された該発 電機（１）の接続部分における電位と、該第３容量性素子（１６）の該ロード側 ターミナルにおける電位とを比較し、 該第１容量性素子（１０）の電圧が該第２コンパレータ（２０）の作 動に十分であって、且つ、該発電機（１）によって生成された電位が、該第２容 量性素子（１５）又は該第３容量性素子（１６）をチャージするのに十分高くな っている場合、該第２スイッチ（１７）及び／又は該第３スイッチ（１８）が閉 じられるだけで該第３スイッチ（１８）又は該第２スイッチ（１７）によって該 第２容量性素子（１５）又は該第３容量性素子（１６）のチャージが可能になる ことを特徴とする、請求項２０記載の時計作動機構。 ２３．該電圧増倍回路（１２，１３，１５，１６，１７，１８，２０，２３）が 、該第２容量性素子（１５）及び該第３容量性素子（１６）の該ロード側ターミ ナル間に直列に第４ダイオード（１３）を備え、該第４ダイオード（１３）が該 第１ダイオード（１４）の伝導方向と反対の伝導方向に配置されることを特徴と する、請求項２２記載の時計作動機構。 ２４．該電圧増倍回路（１２，１３，１５，１６，１７，１８，２０，２３）が 、 該発電機（１）が該第２容量性素子（１５）と該第３容量性素子（１６）との 間に配置されるように該発電機（１）に直列に接続された第２容量性素子（１５ ）及び第３容量性素子（１６）と、 該第２容量性素子（１５）の該発電機側ターミナルと該第３容量性素子（１６ ）の該ロード側ターミナルとの間に直列に接続された第２スイッチ（１７）と、 該第３容量性素子（１６）の該発電機側ターミナルと該第２容量性素子（１５ ）の該ロード側ターミナルとの間に直列に接続された第３スイッチ（１８）と、 該第２スイッチ（１７）及び該第３スイッチ（１８）を制御する第２コンパレ ータ（２０）と、 該第２容量性素子（１５）及び該第３容量性素子（１６）の該ロード 側ターミナル間に直列に接続された第４ダイオード（１３）とを備え、 該第４ダイオード（１３）が、該第１ダイオード（１４）の伝導方向の反対の 伝導方向に接続されており、 該第２コンパレータ（２０）が、該第２容量性素子（１５）に接続された該発 電機（１）のターミナルにおける電位と、該第３容量性素子（１６）の該ロード 側ターミナルにおける電位とを比較し、 該第１容量性素子（１０）の電圧が該第２コンパレータ（２０）を作動するの に十分であって、且つ、該発電機（１）によって得られる電位が該第２容量性素 子（１５）又は該第３容量性素子（１６）をチャージするのに十分高くなってい る場合、該第２スイッチ（１７）及び／又は該第３スイッチ（１８）が、該第２ コンパレータ（２０）によって閉じられるだけで該第３スイッチ（１８）又は該 第２スイッチ（１７）による第２容量性素子（１５）又は該第３容量エレメント （１６）のチャージが可能になることを特徴とする、請求項２０記載の時計作動 機構。 ２５．該第２スイッチ（１７）が第２トランジスタであり、該第３スイッチ（１ ８）が第３トランジスタであることを特徴とする、請求項２２又は２４記載の時 計作動機構。 ２６．該第２トランジスタが、閉じた状態で該第２トランジスタの構造の１部が 該第２ダイオード（１２）として機能するように接続されていることを特徴とす る、請求項２５記載の時計作動機構。 ２７．該第３トランジスタが、閉じた状態で該第３トランジスタの構造の１部が 該第３ダイオード（２３）として機能するように接続されていることを特徴とす る、請求項２５記載の時計作動機構。 ２８．該カウント値に基づいて該時計作動機構へのエネルギの蓄えを表示するた めのアッセンブリを備えることを特徴とする、請求項１４記載の時計作動機構。 ２９．該コンパレータ論理回路（６）及び該エネルギ散逸回路（９）は、 該エネルギ散逸回路（９）の電力消費が所定範囲内のカウントで最小値に抑えら れ、所定カウントを越えた後直線的に比例して変化するように構成されることを 特徴とする、請求項１４記載の時計作動機構。 ３０．該時計作動機構へのエネルギの蓄えの表示が、ＬＣＤによって行なわれる ことを特徴とする、請求項２８記載の時計作動機構。 ３１．該安定発振器（３，４）が、水晶振動子（４）を備えることを特徴とする 、請求項１〜３のいずれかに記載の時計作動機構。 ３２．該変圧器回路（２），該電子制御回路（６，７，８，９）及び該電子レフ ァレンス回路（３，５）が、該水晶振動子（４）を除き、ＩＣ（１１）として構 成されていることを特徴とする、請求項３１記載の時計作動機構。 ３３．該変圧器回路（２），該電子制御回路（６，７，８，９）及び該電子レフ ァレンス回路（３，５）が、該水晶振動子（４）及び上記の各回路に存在する全 ての容量性素子を除き、ＩＣとして構成されていることを特徴とする、請求項３ １記載の時計作動機構。 ３４．該変圧器回路（２）及び該電子制御回路（６，７，８，９）が、該第１コ ンパレータ（２１）が電位比較を行なえるように該エネルギ散逸回路（９）の電 力消費が所定時間毎に短時間最小値をとるように構成されることを特徴とする、 請求項８記載の時計作動機構。 ３５．該変圧器回路（２）及び該電子制御回路（６，７，８，９）は、該第１容 量性素子（１０）がチャージされる間、該エネルギ散逸回路（９）の電力消費が 最小値をとるように構成されることを特徴とする、請求項１，２，３，３４のい ずれかに記載の時計作動機構。 ３６．該変圧器回路（２）及び電子制御回路（６，７，８，９）が、該第１容量 性素子（１０）及び／又は該第２容量性素子（１５）及び／又は該第３容量性素 子（１６）がチャージされる間、該エネルギ散逸回路（９）の電力消費が最小値 をとるように構成されることを特徴とする、 請求項２２又は請求項２４記載の時計作動機構。 ３７．変圧器回路（２）及び電子制御回路（６，７，８，９）が、該第１コンパ レータ（２１）及び該第２コンパレータ（２０）の両方が電位比較を行なえるよ うに該エネルギ散逸回路（９）の電力消費が所定時間毎に短時間最小値をとるよ うに構成されることを特徴とする、請求項２２，２４，３６のいずれかに記載の 時計作動機構。 ３８．周波数分割回路（５）が、該安定発振器（３，４）と該電子制御回路（６ ，７，８，９）への接続部分との間に該電子レファレンス回路（３，４，５）の 中で接続されることを特徴とする、請求項１〜３のいずれかに記載の時計作動機 構。 ３９．該エネルギ散逸回路（９）が、制御可能な電流源であることを特徴とする 、請求項１〜３のいずれかに記載の時計作動機構。