JPS61177523A - Ｒａｍバツクアツプ用電源切替え回路 - Google Patents
Ｒａｍバツクアツプ用電源切替え回路Info
- Publication number
- JPS61177523A JPS61177523A JP60018329A JP1832985A JPS61177523A JP S61177523 A JPS61177523 A JP S61177523A JP 60018329 A JP60018329 A JP 60018329A JP 1832985 A JP1832985 A JP 1832985A JP S61177523 A JPS61177523 A JP S61177523A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power source
- main power
- power supply
- relay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はＲＡＭの電源バックアップ回路に関し、特にＲ
ＡＭバックアップ用電源切替え回路に関する。
ＡＭバックアップ用電源切替え回路に関する。
（従来の技術）
従来、この種のＲＡＭバックアップ用電源切替え回路に
は、主電源と０ＭＯ８−ＲＡＭの電源供給端子との間に
メモリバックアップ用電源の電流逆流防止用ダイオード
、またはトランジスタが使用されてい喪。
は、主電源と０ＭＯ８−ＲＡＭの電源供給端子との間に
メモリバックアップ用電源の電流逆流防止用ダイオード
、またはトランジスタが使用されてい喪。
（発明が解決しようとする間頭点）
このため、ダイオードの屓電圧降下またはトランジスタ
のエミッタ・コレクタ間電圧降下によりＣＭＯ８−ＲＡ
Ｍに加えられる電源電圧が降下するため、主電源の電圧
より若干降下して０ＭＯ８−ＲＡＭの動作が保証されな
いことがあると云う欠点があつ九。
のエミッタ・コレクタ間電圧降下によりＣＭＯ８−ＲＡ
Ｍに加えられる電源電圧が降下するため、主電源の電圧
より若干降下して０ＭＯ８−ＲＡＭの動作が保証されな
いことがあると云う欠点があつ九。
本発明の目的は、圧電源と０ＭＯ８−ＲＡＭの電源供給
端子との間にリレー接点を介することにより上記欠点を
解決し、主電源の通電時には電位降下することなく、直
接、０ＭＯ８−ＲＡＭの電源供給端子に電源電圧が与え
られるように構成した・ＲＡＭバックアップ用電源切替
え回路を提供することにある。
端子との間にリレー接点を介することにより上記欠点を
解決し、主電源の通電時には電位降下することなく、直
接、０ＭＯ８−ＲＡＭの電源供給端子に電源電圧が与え
られるように構成した・ＲＡＭバックアップ用電源切替
え回路を提供することにある。
（問題点を解決するための手段）
本発明によるＲＡＭバックアップ用電源切替え回路はリ
レーと、電圧比較器と、リレー駆動回路とを具備し、Ｒ
ＡＭをバックアップすることができるように構成したも
のである。
レーと、電圧比較器と、リレー駆動回路とを具備し、Ｒ
ＡＭをバックアップすることができるように構成したも
のである。
リレーは主電圧、またはバックアップ電源を切替えるた
めのものである。
めのものである。
電圧比較器は、主電源の電圧と基準電圧源の電圧とを比
較するためのものである。
較するためのものである。
リレー駆動回路は電圧比較器の出力によってリレーを制
御し、主電源の電圧が基準電圧源の電圧より低下した時
にはバックアップ電源を選択するようにリレーを切替え
るためのものである。
御し、主電源の電圧が基準電圧源の電圧より低下した時
にはバックアップ電源を選択するようにリレーを切替え
るためのものである。
（実施 例）
次に、本発明について図面を参照して詳細に説明する。
第１図は、本発明によるＲＡＭバックアップ用電源切替
え回路の一実施例を示すブロック図である。第１図にお
いて、ｌは主電源、２はリレー接点、３は０ＭＯ８−Ｒ
ＡＭ、４は抵抗器、５はダイオード、６はバックアップ
用充電可能形２次電池、７は基準電圧電源、８は電圧比
較器、９はリレー駆動回路である。
え回路の一実施例を示すブロック図である。第１図にお
いて、ｌは主電源、２はリレー接点、３は０ＭＯ８−Ｒ
ＡＭ、４は抵抗器、５はダイオード、６はバックアップ
用充電可能形２次電池、７は基準電圧電源、８は電圧比
較器、９はリレー駆動回路である。
第１図において、＋５ｖの主電源ｌはリレー接点２を介
して０ＭＯ８−ＲＡＭａの電源供給端子ＶＣＣに接続さ
れ、さらに充電用の抵抗器４およびダイオード５エク成
る並列回路を介してメモリバックアップ用充電可能形２
次電池６に接続されている。＋５ｖＯ主電源ｌの供給電
圧と基準電圧電源７の出力電圧（４，３Ｖ）とは電圧比
較器８によって比較され、比較出力はリレー接点２を動
作させるためのリレー駆動回路９に加えられる。
して０ＭＯ８−ＲＡＭａの電源供給端子ＶＣＣに接続さ
れ、さらに充電用の抵抗器４およびダイオード５エク成
る並列回路を介してメモリバックアップ用充電可能形２
次電池６に接続されている。＋５ｖＯ主電源ｌの供給電
圧と基準電圧電源７の出力電圧（４，３Ｖ）とは電圧比
較器８によって比較され、比較出力はリレー接点２を動
作させるためのリレー駆動回路９に加えられる。
次に、本発明の実施例の動作を第１図に従って頭を追っ
て説明する。いま、＋５ｖＯ主電源ｌが切れているもの
とする。＋５ｖの主電源ｌが切れているため、リレー接
点２はオフ状態に保たれ、０ＭＯ８−ＲＡＭａにはバッ
クアップ用充電可能形２次電池６により放電用のダイオ
ード５を通して電圧Ｖｃｃが加えられ、スタンドパイ状
態になっていて、メモリ内容な保持するためのみに電力
が消費される。次に、＋５ｖの主電源１が加えられて基
準電圧電源７の規定電圧（４，３Ｖ）を超えると、電圧
比較器８から出力された信号によりリレー駆動回路９が
動作してリレー接点２がオンになる。この時には、０Ｍ
Ｏ８−ＲＡＭ３の電源供給端子Ｖｃｃに主電源ｌの電圧
（＋５Ｖ）が加えられ、読出し／書込み動作が可能とな
って、バックアップ用充電可能形２次電池６は充電用の
抵抗器４を通して＋ｓＶの主電源１工９放電されること
になる。
て説明する。いま、＋５ｖＯ主電源ｌが切れているもの
とする。＋５ｖの主電源ｌが切れているため、リレー接
点２はオフ状態に保たれ、０ＭＯ８−ＲＡＭａにはバッ
クアップ用充電可能形２次電池６により放電用のダイオ
ード５を通して電圧Ｖｃｃが加えられ、スタンドパイ状
態になっていて、メモリ内容な保持するためのみに電力
が消費される。次に、＋５ｖの主電源１が加えられて基
準電圧電源７の規定電圧（４，３Ｖ）を超えると、電圧
比較器８から出力された信号によりリレー駆動回路９が
動作してリレー接点２がオンになる。この時には、０Ｍ
Ｏ８−ＲＡＭ３の電源供給端子Ｖｃｃに主電源ｌの電圧
（＋５Ｖ）が加えられ、読出し／書込み動作が可能とな
って、バックアップ用充電可能形２次電池６は充電用の
抵抗器４を通して＋ｓＶの主電源１工９放電されること
になる。
０ＭＯ８−ＲＡＭ３に対して通常の電源電圧推奨動作条
件は４，５ｖ〜５．５ｖであり、この範囲内で＋５ｖの
主電源ｌが変動しても０ＭＯ８−ＲＡＭ３は正常に動作
する。
件は４，５ｖ〜５．５ｖであり、この範囲内で＋５ｖの
主電源ｌが変動しても０ＭＯ８−ＲＡＭ３は正常に動作
する。
次に、＋５ｖの主電源ｌが切れたときには、＋ＳＶの主
電源ｌの供給電圧が基準電圧電源７の出力電圧（４，３
Ｖ）エフ低くなり、電圧比較器８の出力信号によりリレ
ー駆動回路９が動作し、＋５ｖの主電源１がバックアッ
プ用充電可能形２次電池６の端子電圧（３，６Ｖ）より
低くなる前にリレー接点２がオフとなるため、上記２次
電池６によって０Ｍ０８−Ｒ人Ｍ３以外の回路へ電流が
流れることがなく、０Ｍ０８−几ＡＭ３の電源電圧端子
ＶＣＣのみに電流が供給されてメモリ内容が保持できる
。
電源ｌの供給電圧が基準電圧電源７の出力電圧（４，３
Ｖ）エフ低くなり、電圧比較器８の出力信号によりリレ
ー駆動回路９が動作し、＋５ｖの主電源１がバックアッ
プ用充電可能形２次電池６の端子電圧（３，６Ｖ）より
低くなる前にリレー接点２がオフとなるため、上記２次
電池６によって０Ｍ０８−Ｒ人Ｍ３以外の回路へ電流が
流れることがなく、０Ｍ０８−几ＡＭ３の電源電圧端子
ＶＣＣのみに電流が供給されてメモリ内容が保持できる
。
（発明の効果）
本発明は以上説明したように、主電源とバックアップ用
充電可能形２次電池との間の切替えにリレー接点を使用
することにより、主電源の電圧がリレー接点だけを介し
て供給されるため、電位降下を生ずることな（０ＭＯ８
−ＲＡＭの電源供給端子に与えられるので、主電源の電
圧変動分が０ＭＯ８−ＲＡＭの推奨動作電源電圧範囲内
にある限り、動作が保証されると云う効果がある。
充電可能形２次電池との間の切替えにリレー接点を使用
することにより、主電源の電圧がリレー接点だけを介し
て供給されるため、電位降下を生ずることな（０ＭＯ８
−ＲＡＭの電源供給端子に与えられるので、主電源の電
圧変動分が０ＭＯ８−ＲＡＭの推奨動作電源電圧範囲内
にある限り、動作が保証されると云う効果がある。
第１図は、本発明によるＲＡＭバックアップ用電源切替
え回路の一実施例金示すブロック図である。 ｌ・・・主電源 ２・・・リレー接点３・・・０
ＭＯ８−−ＲＡＭ ４・・・抵抗器５・・・ダイオ
ード ６・・・バックアップ用充電可能形２次電池７・・・基
準電圧電源 ８・・・電圧比較器９・・・リレー駆動
回路
え回路の一実施例金示すブロック図である。 ｌ・・・主電源 ２・・・リレー接点３・・・０
ＭＯ８−−ＲＡＭ ４・・・抵抗器５・・・ダイオ
ード ６・・・バックアップ用充電可能形２次電池７・・・基
準電圧電源 ８・・・電圧比較器９・・・リレー駆動
回路
Claims (1)
- 主電圧またはバツクアツプ電源を切替えるためのリレー
と、前記主電源の電圧と基準電圧源の電圧とを比較する
ための電圧比較器と、前記電圧比較器の出力によつて前
記リレーを制御し、前記主電源の電圧が前記基準電圧源
の電圧より低下した時には前記バツクアツプ電源を選択
するように前記リレーを切替えるためのリレー駆動回路
とを具備し、ＢＡＭをバツクアツプすることができるよ
うに構成したＲＡＭバツクアップ用電源切替え回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60018329A JPS61177523A (ja) | 1985-02-01 | 1985-02-01 | Ｒａｍバツクアツプ用電源切替え回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60018329A JPS61177523A (ja) | 1985-02-01 | 1985-02-01 | Ｒａｍバツクアツプ用電源切替え回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61177523A true JPS61177523A (ja) | 1986-08-09 |
Family
ID=11968584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60018329A Pending JPS61177523A (ja) | 1985-02-01 | 1985-02-01 | Ｒａｍバツクアツプ用電源切替え回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61177523A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01220014A (ja) * | 1988-02-29 | 1989-09-01 | Nec Home Electron Ltd | プロセッサ・モジュール |
| US5375247A (en) * | 1988-07-28 | 1994-12-20 | Robert Bosch Gmbh | Apparatus for controlled switching of a microcomputer to standby mode |
-
1985
- 1985-02-01 JP JP60018329A patent/JPS61177523A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01220014A (ja) * | 1988-02-29 | 1989-09-01 | Nec Home Electron Ltd | プロセッサ・モジュール |
| US5375247A (en) * | 1988-07-28 | 1994-12-20 | Robert Bosch Gmbh | Apparatus for controlled switching of a microcomputer to standby mode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01198235A (ja) | 電流供給回路配置 | |
| JP2002101574A (ja) | 電源回路 | |
| JPS61177523A (ja) | Ｒａｍバツクアツプ用電源切替え回路 | |
| JPH05276465A (ja) | 電源スイッチ回路 | |
| JPH07245887A (ja) | バックアップバッテリー回路 | |
| JPH05333973A (ja) | 携帯型コンピュータの電源装置 | |
| JPS60183945A (ja) | バツクアツプ回路 | |
| JPH11143559A (ja) | 電源装置 | |
| JPS59216428A (ja) | バツテリ−保護装置 | |
| JPH0326686Y2 (ja) | ||
| JP2697837B2 (ja) | リセット回路 | |
| JPH0260435A (ja) | バックアップ電源装置 | |
| JPH1051978A (ja) | 電源バックアップ回路 | |
| JPH06339233A (ja) | 電源切換え装置 | |
| KR920007991Y1 (ko) | 마이콤의 백업 스위칭 회로 | |
| JP2562261Y2 (ja) | バックアップ電源回路 | |
| JPH0382344A (ja) | 無停電直流電源装置における蓄電池の過放電防止回路 | |
| JPS6134634B2 (ja) | ||
| JPH01259734A (ja) | バツクアツプ電源回路 | |
| JPH0326685Y2 (ja) | ||
| JPH022165B2 (ja) | ||
| JP2002044860A (ja) | 負荷の保護回路 | |
| JPS60156266A (ja) | 電源回路 | |
| JPH0359450B2 (ja) | ||
| JPS63288309A (ja) | 電子機器の電源スイッチング制御回路 |