JPH039415A

JPH039415A - メモリカートリッジ

Info

Publication number: JPH039415A
Application number: JP1143780A
Authority: JP
Inventors: Mikio Matoba; 的場　美幾夫; Takeshi Sugawara; 健菅原; Shigeru Sakairi; 坂入　茂
Original assignee: Hitachi Maxell Ltd
Current assignee: Maxell Ltd
Priority date: 1989-06-06
Filing date: 1989-06-06
Publication date: 1991-01-17

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、メモリカートリッジに関し、詳しくは、メ
モリカートリッジに給電される電圧が低ト″したときに
バックアップ用電池の不所望な消費を防ぐことが出来る
メモリカートリッジに関する。

［従来の技術］及び［解決しようとする課題］メモリカ
ートリッジは、通常、内部に電池と、この電池によって
バックアンプされたメモリ、そして外部装置との間でデ
ータの授受を行なうための制御回路等とを内蔵していて
、例えば、外部装置の１つであるホストコンピュータと
か、メモリカートリッジリーダ・ライタに装着されて使
用され、外部装置から発信された書込み読み出し制御信
号、およびアドレス信号に従って、そのメモリのアクセ
ス、例えばデータの書込み、読み出しおよび消去を実行
し、外部装置との間でデータの授受を行なう。

従来、メモリカートリッジの電池によるバックアップは
第５図に示すように、第１切換えダイオード５のアノー
ドに電源を接続し、第２切換えダイオード６のアノード
に電池４を接続して、電源電圧が電７ｔｈ４の端子電圧
より低下した時にはメモリ回路部１に電池４の電圧が印
加され、メモリ回路部１に加えられる電圧を維持するよ
うになっている。通常メモリカートリッジは、使用しな
い場合は外した゛状態で保存される。第１人力保護ダイ
オード８．第２人力保護ダイオード９．第１トランジス
タ１２．第２トランジスタ１３．第１出力保護ダイオー
ド１０．第２出力保護ダイオード１１によって構成され
る制御回路部２にはバックアンプ時に電流が流れること
はないので、電／１ｔ１４がメモリ回路部１以外に不所
望に消費されることはない。しかし、メモリカートリッ
ジを動作プログラムのメモリなどに使用する場合、この
メモリカートリッジは本体の電源がオフ状態になって電
源電圧が低下した場合であっても、第６図に示されるよ
うにメモリカートリッジリーダライタ１９に装着された
ままにされる。すると、メモリカートリッジ１８の電源
端子１５は電流制限用抵抗２０゜発光ダイオード２１を
介して接地されるので、メモリ回路部１の入出力端子に
接続されたプルアップ抵抗７．制御回路部２の第１出力
保護ダイオード１０を介して電源端子１５へ接続される
回路ができる。この回路を通して電池４から電流が流れ
るため、電池４が早く消耗する。

この発明は、上記の従来のメモリカートリッジが持って
いた、バックアップ用の電池の無駄な消耗を防ぎ、以て
、バンクアップ時間の長いメモリカートリッジを提供す
ることを目的とする。

［課題を解決しようとする手段コこのような目的を達成するために、このメモリカートリ
ッジの構成は、メモリ回路部と、メモリ回路部の入出力
端子に接続された制御回路部と、この入出力端子と電源
との間に接続されたプルアップ抵抗と、内部電源の電池
と、メモリ回路の電源を内部電源と外部電源とを切換え
ることによって所定の電圧に維持する切換え回路とを含
むメモリカートリッジにおいて、前記制御回路部の電源
にスイッチ回路を備えるものである。もしくは、制御回
路部のメモリ回路部側の入出力端子とメモリ回路部の入
出力端子との間にスイッチ回路を備えるものである。な
お、スイッチ回路はダイオードによって構成されること
によって、この発明の目的は、より有効に達成される。

［作用コこのように、メモリカートリッジに外部から供給される
電圧が低下して、内部のバックアップ電源が働いた場合
に、不所望な回路に電流が流れてバックアップ用の電池
がはやく消耗することを防ぐことができる。

［実施例コ以下、この発明の一実施例について図面を参照して詳細
に説明する。

第１図は、制御回路部２の給電端子側に逆流防１１−ダ
イオード２２を挿入した、第１実施例のメモリカートリ
ッジの回路である。メモリカートリッジの電池によるバ
ックアップは従来例と同様に、第１切換えダイオード５
のアノードに電源を接続し、第２切換えダイオード６の
アノードに電池４を接続して、電源電圧が電池４の端子
電圧より低ドした時にはメモリ回路部１に電池４の電圧
が印加され、メモリ回路部１に加えられる電圧を維持す
るようになっている。

このメモリカートリッジは、本体の電源がオフ状態にな
って電源電圧が低ドした場合、第６図に７１＜されるよ
うにメモリカートリッジリーダライタ１９に装着された
ままにされ、メモリカートリッジ１８の電源端子１５が
電流１す眼用抵抗２０９発光ダイオード２１を介して接
地されても、逆流防市ダイオード２２が逆バイアスにな
るので、メモリ回路部１の入出力端子に接続されたプル
アップ抵抗７．制御回路部２の第１出力保護ダイオード
１０を介して電源端子１５へ接続される回路に電流が流
れることはない。

なお、従来例と同様に、制御回路部２は第１人力保護ダ
イオード８．第２人力保護ダイオード９゜第１トランジ
スタ１２．第２トランジスタ１３゜第１出力保護ダイオ
ード１０．第２出力保護ダイオード１１によって構成さ
れる。

第２図は、制御回路部２とメモリ回路部１との間に、例
えば、ＭＯＳトランジスタからなるアナログスイッチ等
で構成されるスイッチ回路２３を挿入した第２実施例の
メモリカートリッジの回路である。メモリカートリッジ
の電？由によるバックアップは第１実施例と同様に、第
１切換えダイオード５のアノードに電源を接続し、第２
切換えダイオード６のアノードに電池４を接続して、電
源電圧が電池４の端子電圧より低下した時にはメモリ回
路部１に電／ｌｈ４の電圧が印加され、メモリ回路部１
に加えられる電圧を維持するようになっている。

このメモリカートリッジは、本体の電源がオフ状態にな
って電源電圧が低下した場合、第６図に示されるように
メモリカートリッジリーダライタ１９に装着されたまま
にされ、メモリカートリッジ１８の電源端子１５が電流
制限用抵抗２０９発光ダイオード２１を介して接地され
ても、スイッチ回路２３がオフになるので、メモリ回路
部１の入出力端子に接続されたプルアップ抵抗７．制御
回路部２の第１出力保護ダイオード１０を介して電源端
子１５へ接続される回路に電流が流れることはない。ス
イッチ回路２３は、公知のスイッチ回路で、例えばＭＯ
Ｓ）ランジスタを用いてそのゲート電極を電源端ｆ’１
５へ接続する等の構成であるので、ここでは図示しない
。

第３図は、制御回路部が複数の制御回路部３１乃至３ｎ
で構成され、各々の制御回路部に逆流防１ヒダイオード
４１乃至４ｎが挿入された、第３実施例のメモリカート
リッジの回路である。メモリカートリッジの電池による
バックアンプは従来例と同様に、第１切換えダイオード
５のアノードに電源を接続し、第２切換えダイオード６
のアノードに電池４を接続して、電源電圧が電池４の端
Ｔ電圧より低下した時にはメモリ回路部ｌに電池４の電
圧が印加され、メモリ回路部ｌに加えられる電圧を維持
するようになっている。

このメモリカートリッジは、本体の電源がオフ状態にな
って電源電圧が低−ドした場合、第６図に示されるよう
にメモリカートリッジリーダライタ１９に装着されたま
まにされ、メモリカートリッジ１８の電源端子１５が電
流制限用抵抗２０．発光ダイオード２１を介して接地さ
れても、逆流防止ダイオード４１乃至４ｎが全て逆バイ
アスになるので、メモリ回路部１の入出力端子に接続さ
れたプルアップ抵抗５１乃至５　ｎ　＋制御回路部３１
乃至３ｎの第１出力保護ダイオード（図示しない）を介
して電源端子１５へ接続される回路に電流が流れること
はない。なお、制御回路部４０はプルアップ抵抗が設け
られていないのでダイオードも不堡である。

第４図は、制御回路部が複数の制御回路部３１乃至３　
ｎで構成され、それらの制御回路部にまとめて逆流防出
ダイオード２４が挿入された、第４実施例のメモリカー
トリッジの回路である。メモリカートリッジの電池によ
るバックアンプは従来例と同様に、第１切換えダイオー
ド５のアノードに電源を接続し、第２切換えダイオード
６のアノードに電油４を接続して、電源電圧が電油４の
端子電圧より低下した時にはメモリ回路部１に電池４の
電圧が印加され、メモリ回路部ｌに加えられる電圧を維
持するようになっている。

このメモリカートリッジは、本体の電源がオフ状態にな
って電源電圧が低ドした場合、第６図に示されるように
メモリカートリッジリーダライタ１９に装着されたまま
にされ、メモリカートリッジ１８の電源端子１５が電流
制限用抵抗２０１発光ダイオード２１を介して接地され
ても、逆流防ｉＬダイオード２４が逆バイアスになるの
で、メモリ回路部１の入出力端−ｒ・に接続されたプル
アップ抵抗５１乃至５ｎ、制御回路部３１乃至３ｎの第
１出力保護ダイオード（図示しない）を介して電源端子
１５へ接続される回路に電流が流れることはない。なお
、本実施例の場合も、制御回路部４０はプルアップ抵抗
が設けられていないので逆流防止ダイオードは不要であ
る。

［発明の効果］以−１−説明したように、この発明にあっては、メモリ
カートリッジに外部から供給される電圧が低）シて、内
部のバックアップ電源が働いた場合に、不所望な回路に
電流が流れてバックアップ用の電池がはやく消耗するこ
とを防ぐことができる。

【図面の簡単な説明】

第１図乃至第４図は各々本発明によるメモリカートリッ
ジの実施例の回路構成図、第５図は従来のメモリカート
リッジの回路構成図、第６図はメモリカートリッジをメ
モリカートリッジリーダライタへ接続した状態を示すブ
ロツク図である。１・・・メモリ回路部、２．３Ｌ　　３２，３ｎ＋　　４０・・・制御回路部、
３・・・電源切換え回路、４・・・電池、５・・・第１
切換えダイオード、６・・・第２切換えダイオード、７．５１，５２．５ｎ・・・プルアップ抵抗、８・・・
第１入力保護ダイオード、９・・・第２人力保護ダイオード、１０・・・第１出力保護ダイオード、１１・・・第２出力保護ダイオード、１２・・・第１トランジスタ、１３・・・第２トランジスタ、１４・・・入出力端子、１５・・・電源端子、１６・・
・接地端子１１８・・・メモリカートリッジ、１９・・
・メモリカートリッジリーダライタ、２０・・・電流制
限用抵抗、２１・・・発光ダイオード、２２＋　　２４
，４１，４１＋　　４ｎ・・・逆流防止ダイオード、２
３・・・スイッチ回路。せ区上

Claims

【特許請求の範囲】

（１）外部装置から電力供給を受ける電源供給端子と、
前記外部装置と信号の授受を行うための入出力端子と、
入出力信号線と電源線とを有しこれらの間にプルアップ
抵抗が挿入されているメモリ回路部と、前記電源供給端
子から電力供給を受け、前記入出力端子と前記メモリ回
路部の入出力線との間に挿入された制御回路部と、電池
と、前記外部装置に装着されているときには前記外部装
置から前記電源供給端子を介して受けた電力を前記電源
線に供給し、前記外部装置に装着されていないときには
前記電池からの電力を前記電源線に供給するメモリカー
トリッジにおいて、前記メモリ回路部の入力線から前記
制御回路部を介して前記電源供給端子に至る回路にスイ
ッチ回路が挿入されていることを特徴とするメモリカー
トリッジ。
（２）スイッチ回路はダイオードであって、このダイオ
ードは制御回路部が電源供給端子から電力の供給を受け
る電源線に挿入されていることを特徴とする請求項１記
載のメモリカートリッジ。
（３）スイッチ回路はアナログスイッチであって、この
アナログスイッチはメモリ回路部の入力線が制御回路部
に接続される線に挿入されていることを特徴とする請求
項１記載のメモリカートリッジ。