JPH05250272A - 不揮発性メモリ制御装置 - Google Patents
不揮発性メモリ制御装置Info
- Publication number
- JPH05250272A JPH05250272A JP4047002A JP4700292A JPH05250272A JP H05250272 A JPH05250272 A JP H05250272A JP 4047002 A JP4047002 A JP 4047002A JP 4700292 A JP4700292 A JP 4700292A JP H05250272 A JPH05250272 A JP H05250272A
- Authority
- JP
- Japan
- Prior art keywords
- volatile memory
- controller
- control
- data
- controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/16—Protection against loss of memory contents
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Security & Cryptography (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Storage Device Security (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【目的】 機器内のコントローラに故障などがあった場
合でも、不揮発性メモリのデータの破壊の可能性を最小
限にし、特にシステム全体に影響を与えるデータの破壊
を無くすこと。 【構成】 被制御回路（９，１０）を機器内のコントロ
ーラ（４）でコントロールすることが可能であると共
に、外部端子（１２）を介して外部コントロールするこ
とが可能であり、不揮発性メモリ（５）に各種の制御デ
ータを記憶する不揮発性メモリ制御装置において、前記
不揮発性メモリ（５）は書き込み許可と書き込み禁止を
切り換えることが可能なエリアを有し、前記外部端子
（１２）からコントロールすることが可能な時は、前記
不揮発性メモリ（５）の前記エリアを書き込み許可状態
とし、前記外部端子（１２）からコントロールするモー
ドでない時は、前記不揮発性メモリ（５）の前記エリア
を書き込み禁止状態とすることを特徴とするものであ
る。
合でも、不揮発性メモリのデータの破壊の可能性を最小
限にし、特にシステム全体に影響を与えるデータの破壊
を無くすこと。 【構成】 被制御回路（９，１０）を機器内のコントロ
ーラ（４）でコントロールすることが可能であると共
に、外部端子（１２）を介して外部コントロールするこ
とが可能であり、不揮発性メモリ（５）に各種の制御デ
ータを記憶する不揮発性メモリ制御装置において、前記
不揮発性メモリ（５）は書き込み許可と書き込み禁止を
切り換えることが可能なエリアを有し、前記外部端子
（１２）からコントロールすることが可能な時は、前記
不揮発性メモリ（５）の前記エリアを書き込み許可状態
とし、前記外部端子（１２）からコントロールするモー
ドでない時は、前記不揮発性メモリ（５）の前記エリア
を書き込み禁止状態とすることを特徴とするものであ
る。
Description
【０００１】
【産業上の利用分野】本発明は不揮発性メモリ制御装置
に係り、特に電気機器内のコントローラが故障したり、
或いは暴走した場合においても、データ内容を保障でき
るようにした不揮発性メモリ制御装置に関する。
に係り、特に電気機器内のコントローラが故障したり、
或いは暴走した場合においても、データ内容を保障でき
るようにした不揮発性メモリ制御装置に関する。
【０００２】
【従来の技術】図２は従来の不揮発性メモリ制御装置を
示すブロック図を示す。図２において、符号１は電気機
器本体に電源を供給するコンセントであり、コンセント
１からの電源ラインは電源スイッチ２を介して待機回路
用電源回路３に接続しており、この電源回路３はコント
ローラ４に対して電源電圧ａとリセット信号ｂを供給す
ると共に、電源電圧ａを不揮発性メモリ５及び入力回路
６に供給している。コントローラ４は、入力回路６でユ
ーザーからの指示等を検出し、例えばリレー７のオン，
オフをコントロールする。リレー７がオンすることによ
り、電気機器本体に電源を供給するための電源回路８に
電力が供給され、各種の被制御回路９，１０に電源電圧
ｃが供給されてこれらの回路が動作する。
示すブロック図を示す。図２において、符号１は電気機
器本体に電源を供給するコンセントであり、コンセント
１からの電源ラインは電源スイッチ２を介して待機回路
用電源回路３に接続しており、この電源回路３はコント
ローラ４に対して電源電圧ａとリセット信号ｂを供給す
ると共に、電源電圧ａを不揮発性メモリ５及び入力回路
６に供給している。コントローラ４は、入力回路６でユ
ーザーからの指示等を検出し、例えばリレー７のオン，
オフをコントロールする。リレー７がオンすることによ
り、電気機器本体に電源を供給するための電源回路８に
電力が供給され、各種の被制御回路９，１０に電源電圧
ｃが供給されてこれらの回路が動作する。
【０００３】不揮発性メモリ５及び被制御回路９，１０
は、コントロールバスライン１１を介して機器内のコン
トローラ４と接続され、このコントローラ４でデータ制
御されるようになっている。また、コントロールバスラ
イン１１は外部端子１２に接続されており、コントロー
ルライン１１上の上にある不揮発性メモリ５及び被制御
回路９，１０は図示しない外部コントローラからのデー
タ制御が可能となっている。
は、コントロールバスライン１１を介して機器内のコン
トローラ４と接続され、このコントローラ４でデータ制
御されるようになっている。また、コントロールバスラ
イン１１は外部端子１２に接続されており、コントロー
ルライン１１上の上にある不揮発性メモリ５及び被制御
回路９，１０は図示しない外部コントローラからのデー
タ制御が可能となっている。
【０００４】このように構成することにより、機器内の
コントローラ４或いは外部端子１２に接続した機器外の
コントローラからコントロールバスライン１１を介して
被制御回路９，１０及び不揮発性メモリ５を制御するこ
とが可能であり、例えば入力回路６を介してユーザーの
指示に従ってコントローラ４が被制御回路９，１０を制
御し、その制御データを不揮発性メモリ５に記憶するよ
うに動作する。このデータはユーザーの操作によって変
えられる可変データである。
コントローラ４或いは外部端子１２に接続した機器外の
コントローラからコントロールバスライン１１を介して
被制御回路９，１０及び不揮発性メモリ５を制御するこ
とが可能であり、例えば入力回路６を介してユーザーの
指示に従ってコントローラ４が被制御回路９，１０を制
御し、その制御データを不揮発性メモリ５に記憶するよ
うに動作する。このデータはユーザーの操作によって変
えられる可変データである。
【０００５】一方、電気機器を製造する工場において、
システム構成上、外部端子１２に接続した外部コントロ
ーラからディップスイッチや可変抵抗器で設定された内
容を、コントロールバスライン１１を介して不揮発性メ
モリ５に設定（記憶）することが行われる。このデータ
は機器のシステムを決定する半固定データである。
システム構成上、外部端子１２に接続した外部コントロ
ーラからディップスイッチや可変抵抗器で設定された内
容を、コントロールバスライン１１を介して不揮発性メ
モリ５に設定（記憶）することが行われる。このデータ
は機器のシステムを決定する半固定データである。
【０００６】このようにして不揮発性メモリ５に設定さ
れたデータは、機器が単独で或いは複数で動作している
時に、コントローラ４によって被制御回路９，１０に転
送されることにより、製造者が期待する性能が得られる
ことになる。
れたデータは、機器が単独で或いは複数で動作している
時に、コントローラ４によって被制御回路９，１０に転
送されることにより、製造者が期待する性能が得られる
ことになる。
【０００７】この場合において、ユーザーの操作による
可変データと、システムを決定する半固定データを記憶
するのは、同一の不揮発性メモリ５或いは同一のコント
ロールバス１１上の不揮発性メモリである。
可変データと、システムを決定する半固定データを記憶
するのは、同一の不揮発性メモリ５或いは同一のコント
ロールバス１１上の不揮発性メモリである。
【０００８】ところで、このように構成されたシステム
において、機器内のコントローラ４が故障或いは制御不
能（暴走）となった時に、誤って不揮発性メモリ５のデ
ータが破壊され、外部からの予め調整された半固定デー
タも破壊され、最悪の場合、システム全体の破壊につな
がることも予想される。
において、機器内のコントローラ４が故障或いは制御不
能（暴走）となった時に、誤って不揮発性メモリ５のデ
ータが破壊され、外部からの予め調整された半固定デー
タも破壊され、最悪の場合、システム全体の破壊につな
がることも予想される。
【０００９】
【発明が解決しようとする課題】上記の如く、従来の不
揮発性メモリ制御装置では、機器内のコントローラが故
障或いは制御不能（暴走）となった時に、誤って不揮発
性メモリのデータが破壊され、外部からの予め調整され
た半固定データも破壊され、最悪の場合、システム全体
の破壊につながるという問題があった。
揮発性メモリ制御装置では、機器内のコントローラが故
障或いは制御不能（暴走）となった時に、誤って不揮発
性メモリのデータが破壊され、外部からの予め調整され
た半固定データも破壊され、最悪の場合、システム全体
の破壊につながるという問題があった。
【００１０】そこで、本発明は上記の問題に鑑み、機器
内のコントローラの故障などがあった場合でも、不揮発
性メモリのデータの破壊の可能性を最小限にし、特にシ
ステム構成に影響を与えるデータの破壊を無くすことが
可能な不揮発性メモリ制御装置を提供することを目的と
するものである。
内のコントローラの故障などがあった場合でも、不揮発
性メモリのデータの破壊の可能性を最小限にし、特にシ
ステム構成に影響を与えるデータの破壊を無くすことが
可能な不揮発性メモリ制御装置を提供することを目的と
するものである。
【００１１】
【課題を解決するための手段】本発明による不揮発性メ
モリ制御装置は、電気機器内に設けられて機器内のコン
トローラ及び機器外のコントローラからの制御データに
よって制御される被制御回路と、この被制御回路へ供給
する制御データを記憶するものであって、該制御データ
の書き込み許可と書き込み禁止を制御信号にて切り換え
ることが可能な不揮発性メモリと、前記被制御回路を機
器外からの制御データにて制御している状態にあるか否
かを検出する手段であって、機器外から制御している状
態にあることを検出したときには、前記不揮発性メモリ
に対する制御データの書き込みを許可する制御信号を発
生し、機器外から制御していない状態であることを検出
したときには、前記不揮発性メモリに対する制御データ
の書き込みを禁止する制御信号を発生するモード検出回
路とを具備したことを特徴とするものである。
モリ制御装置は、電気機器内に設けられて機器内のコン
トローラ及び機器外のコントローラからの制御データに
よって制御される被制御回路と、この被制御回路へ供給
する制御データを記憶するものであって、該制御データ
の書き込み許可と書き込み禁止を制御信号にて切り換え
ることが可能な不揮発性メモリと、前記被制御回路を機
器外からの制御データにて制御している状態にあるか否
かを検出する手段であって、機器外から制御している状
態にあることを検出したときには、前記不揮発性メモリ
に対する制御データの書き込みを許可する制御信号を発
生し、機器外から制御していない状態であることを検出
したときには、前記不揮発性メモリに対する制御データ
の書き込みを禁止する制御信号を発生するモード検出回
路とを具備したことを特徴とするものである。
【００１２】
【作用】本発明においては、電気機器のシステムを決定
するような半固定のデータを、外部コントローラから不
揮発性メモリに対して設定する場合には、不揮発性メモ
リはモード検出回路からの制御信号によって書き込み許
可の状態となるので、前記半固定データの設定が行わ
れ、また電気機器の通常の動作状態においては、不揮発
性メモリはモード検出回路によって書き込み禁止の状態
となるので、仮に機器内のコントローラが故障したり、
或いは暴走した場合においても、不揮発性メモリ内の半
固定データの内容は変化することなく保障される。
するような半固定のデータを、外部コントローラから不
揮発性メモリに対して設定する場合には、不揮発性メモ
リはモード検出回路からの制御信号によって書き込み許
可の状態となるので、前記半固定データの設定が行わ
れ、また電気機器の通常の動作状態においては、不揮発
性メモリはモード検出回路によって書き込み禁止の状態
となるので、仮に機器内のコントローラが故障したり、
或いは暴走した場合においても、不揮発性メモリ内の半
固定データの内容は変化することなく保障される。
【００１３】
【実施例】実施例について図面を参照して説明する。図
１は本発明の一実施例に係る不揮発性メモリ制御装置を
示すブロック図である。
１は本発明の一実施例に係る不揮発性メモリ制御装置を
示すブロック図である。
【００１４】図１において図２と同一部分には同一符号
を付して説明する。本実施例の特徴とする点は、不揮発
性メモリ５を、従来同様書き込み可能な第１のエリア
と、書き込み許可と書き込み禁止の切り換えが可能な第
２のエリアとに分割した構成とすると共に、外部端子１
２と不揮発性メモリ５との間に、モード検出回路１３を
設けたものである。このモード検出回路１３は、外部コ
ントローラ（図示せず）機器からコントロールバスライ
ン１１を介して被制御回路９，１０を外部制御している
ことを検出するためのものである。モード検出回路１３
は、外部端子１２に接続した外部コントローラからの制
御データの有無に応じて、不揮発性メモリ５に対して書
き込み許可又は書き込み禁止の制御信号を供給し、前記
不揮発性メモリ５の第２のエリアの状態（書き込み許可
又は禁止）を切り換えることができるようにしている。
即ち、モード検出回路１３は、外部端子１２からの外部
制御データが有る時は不揮発性メモリ５の第２のエリア
を書き込み許可状態とし、外部端子１２からの外部制御
データが無い時は不揮発性メモリ５の第２のエリアを書
き込み禁止状態とする。その他の構成は図２と同様であ
る。
を付して説明する。本実施例の特徴とする点は、不揮発
性メモリ５を、従来同様書き込み可能な第１のエリア
と、書き込み許可と書き込み禁止の切り換えが可能な第
２のエリアとに分割した構成とすると共に、外部端子１
２と不揮発性メモリ５との間に、モード検出回路１３を
設けたものである。このモード検出回路１３は、外部コ
ントローラ（図示せず）機器からコントロールバスライ
ン１１を介して被制御回路９，１０を外部制御している
ことを検出するためのものである。モード検出回路１３
は、外部端子１２に接続した外部コントローラからの制
御データの有無に応じて、不揮発性メモリ５に対して書
き込み許可又は書き込み禁止の制御信号を供給し、前記
不揮発性メモリ５の第２のエリアの状態（書き込み許可
又は禁止）を切り換えることができるようにしている。
即ち、モード検出回路１３は、外部端子１２からの外部
制御データが有る時は不揮発性メモリ５の第２のエリア
を書き込み許可状態とし、外部端子１２からの外部制御
データが無い時は不揮発性メモリ５の第２のエリアを書
き込み禁止状態とする。その他の構成は図２と同様であ
る。
【００１５】このように構成すれば、外部端子１２から
コントロールバスライン１１を介して外部コントロール
している状態においては、不揮発性メモリ５はモード検
出回路１３からの制御信号によって前記第２のエリアを
書き込み可能とし、外部端子１２から外部コントロール
状態になっていないときには、モード検出回路１３は不
揮発性メモリ５の前記第２のエリアを書き込み禁止の状
態とする。従って、機器のシステムを決定するようなデ
ータを設定する場合においては、外部端子１２を外部コ
ントロールとすることにより、不揮発性メモリ５の第２
のエリアに外部コントローラから半固定データを設定す
ることが可能となる。そして、通常の動作状態において
は、第２のエリアは書き込み禁止とされ前記半固定デー
タは読出しのみ可能であるため、コントローラ４が故障
したり、或いは暴走した場合においても、第２エリア内
に格納された半固定データの内容（値）は変化すること
なく保障され、システム全体を破壊に導く虞れも無くな
る。
コントロールバスライン１１を介して外部コントロール
している状態においては、不揮発性メモリ５はモード検
出回路１３からの制御信号によって前記第２のエリアを
書き込み可能とし、外部端子１２から外部コントロール
状態になっていないときには、モード検出回路１３は不
揮発性メモリ５の前記第２のエリアを書き込み禁止の状
態とする。従って、機器のシステムを決定するようなデ
ータを設定する場合においては、外部端子１２を外部コ
ントロールとすることにより、不揮発性メモリ５の第２
のエリアに外部コントローラから半固定データを設定す
ることが可能となる。そして、通常の動作状態において
は、第２のエリアは書き込み禁止とされ前記半固定デー
タは読出しのみ可能であるため、コントローラ４が故障
したり、或いは暴走した場合においても、第２エリア内
に格納された半固定データの内容（値）は変化すること
なく保障され、システム全体を破壊に導く虞れも無くな
る。
【００１６】尚、上記実施例では、不揮発性メモリ５内
に第１のエリアと第２のエリアを構成しているが、コン
トロールバスライン１１上に複数の不揮発性メモリを配
置し第１，第２のエリアをそれ別々の不揮発性メモリに
分割して構成してもよい。また、不揮発性メモリ５は、
用途によってはその全てのエリアが前記第２のエリアで
あるように構成してもよい。
に第１のエリアと第２のエリアを構成しているが、コン
トロールバスライン１１上に複数の不揮発性メモリを配
置し第１，第２のエリアをそれ別々の不揮発性メモリに
分割して構成してもよい。また、不揮発性メモリ５は、
用途によってはその全てのエリアが前記第２のエリアで
あるように構成してもよい。
【００１７】尚、本発明の他の実施例としては、不揮発
性メモリ５の書き込み許可，書き込み禁止をするに当た
って、外部端子１２からのコントロール状態によって切
り換えることなく、例えばスイッチで２つの状態を切り
換えるように構成してもよい。
性メモリ５の書き込み許可，書き込み禁止をするに当た
って、外部端子１２からのコントロール状態によって切
り換えることなく、例えばスイッチで２つの状態を切り
換えるように構成してもよい。
【００１８】
【発明の効果】以上述べたように本発明によれば、不揮
発性メモリにおけるデータの保護機能が向上し、データ
によって決定されるシステム構成全体を保護することが
可能となり、より安全で優れたシステムを提供すること
ができる。
発性メモリにおけるデータの保護機能が向上し、データ
によって決定されるシステム構成全体を保護することが
可能となり、より安全で優れたシステムを提供すること
ができる。
【図１】本発明の一実施例に係る不揮発性メモリ制御装
置を示すブロック図。
置を示すブロック図。
【図２】従来の不揮発性メモリ制御装置を示すブロック
図。
図。
４…機器内のコントローラ ５…不揮発性メモリ ６…入力回路 ９，１０…被制御回路 １１…コントロールバスライン １２…外部端子 １３…モード検出回路
Claims (1)
- 【請求項１】電気機器内に設けられて機器内のコントロ
ーラ及び機器外のコントローラからの制御データによっ
て制御される被制御回路と、 この被制御回路へ供給する制御データを記憶するもので
あって、該制御データの書き込み許可と書き込み禁止を
制御信号にて切り換えることが可能な不揮発性メモリ
と、 前記被制御回路を機器外からの制御データにて制御して
いる状態にあるか否かを検出する手段であって、機器外
から制御している状態にあることを検出したときには、
前記不揮発性メモリに対する制御データの書き込みを許
可する制御信号を発生し、機器外から制御していない状
態であることを検出したときには、前記不揮発性メモリ
に対する制御データの書き込みを禁止する制御信号を発
生するモード検出回路とを具備したことを特徴とする不
揮発性メモリ制御装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4047002A JPH05250272A (ja) | 1992-03-04 | 1992-03-04 | 不揮発性メモリ制御装置 |
| US08/025,243 US5422847A (en) | 1992-03-04 | 1993-03-02 | Non-volatile memory controlling apparatus |
| KR1019930003065A KR960011281B1 (ko) | 1992-03-04 | 1993-03-03 | 불휘발성 메모리 제어 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4047002A JPH05250272A (ja) | 1992-03-04 | 1992-03-04 | 不揮発性メモリ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05250272A true JPH05250272A (ja) | 1993-09-28 |
Family
ID=12762975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4047002A Pending JPH05250272A (ja) | 1992-03-04 | 1992-03-04 | 不揮発性メモリ制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5422847A (ja) |
| JP (1) | JPH05250272A (ja) |
| KR (1) | KR960011281B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1988003641A1 (en) * | 1986-11-07 | 1988-05-19 | Fanuc Ltd | Pulse encoder |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5818755A (en) * | 1996-10-16 | 1998-10-06 | Fujitsu Limited | Storage apparatus having a nonvolatile storage device capable of retaining data after an incomplete write operation and method of accessing same |
| US8339102B2 (en) * | 2004-02-10 | 2012-12-25 | Spansion Israel Ltd | System and method for regulating loading on an integrated circuit power supply |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55104118A (en) * | 1979-02-05 | 1980-08-09 | Fujitsu General Ltd | Channel selection unit |
| JPS58111193A (ja) * | 1981-12-23 | 1983-07-02 | Hitachi Ltd | フレ−ムメモリ |
| SE436804B (sv) * | 1983-05-13 | 1985-01-21 | Inventab Electronic Ab | Sett for indikering av slirning hos ett drivande rotationsorgan |
| US5130946A (en) * | 1986-02-28 | 1992-07-14 | Canon Kabushiki Kaisha | Protection of data in a memory in electronic equipment |
| JP2784550B2 (ja) * | 1990-03-05 | 1998-08-06 | 三菱電機株式会社 | 半導体記憶装置 |
-
1992
- 1992-03-04 JP JP4047002A patent/JPH05250272A/ja active Pending
-
1993
- 1993-03-02 US US08/025,243 patent/US5422847A/en not_active Expired - Fee Related
- 1993-03-03 KR KR1019930003065A patent/KR960011281B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1988003641A1 (en) * | 1986-11-07 | 1988-05-19 | Fanuc Ltd | Pulse encoder |
| US4882529A (en) * | 1986-11-07 | 1989-11-21 | Fanuc Ltd. | Pulse encoder |
Also Published As
| Publication number | Publication date |
|---|---|
| US5422847A (en) | 1995-06-06 |
| KR960011281B1 (ko) | 1996-08-21 |
| KR930020473A (ko) | 1993-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2082916A1 (en) | Personal computer system with security features and method | |
| JP3015388B2 (ja) | 電源用モノリシック集積回路 | |
| JPS6227843A (ja) | 電子装置 | |
| JPH05250272A (ja) | 不揮発性メモリ制御装置 | |
| JPS57191724A (en) | Power supply controlling system | |
| JPS63245016A (ja) | プログラマブル・ロジツク・デバイス | |
| JPS5822409A (ja) | シ−ケンス制御装置 | |
| JPH0371470A (ja) | ライトプロテクト装置 | |
| JPH08328966A (ja) | 不揮発性メモリ保護装置 | |
| JPH0519859Y2 (ja) | ||
| JPH0517082A (ja) | エレベータの制御装置 | |
| JPS5847598Y2 (ja) | 記憶デ−タ保護装置 | |
| JPH03147158A (ja) | メモリ制御回路 | |
| KR100701049B1 (ko) | 전기/전자기기내 이이피롬의 보호방법 | |
| JPH06133453A (ja) | 電源回路 | |
| JP2510993B2 (ja) | 記憶カ−トリツジ | |
| JPS6186877A (ja) | 携帯用デ−タ端末装置 | |
| JPH05143479A (ja) | データ保持制御装置 | |
| KR19990047839A (ko) | 축전지 전원 과방전 방지회로 | |
| JPH03233616A (ja) | データ処理装置 | |
| JP2824597B2 (ja) | 燃焼器の安全装置 | |
| JP2000132458A (ja) | 制御装置及び記憶制御方法 | |
| JP2002331361A (ja) | 溶接制御装置のメモリ保護方法 | |
| JPH0535890A (ja) | マイクロコンピユータ | |
| JPH06339222A (ja) | 電源制御回路 |