KR0135732B1 - 직류 전류를 회로에 공급하는 장치 및 그 방법 - Google Patents

직류 전류를 회로에 공급하는 장치 및 그 방법

Info

Publication number
KR0135732B1
KR0135732B1 KR1019930026989A KR930026989A KR0135732B1 KR 0135732 B1 KR0135732 B1 KR 0135732B1 KR 1019930026989 A KR1019930026989 A KR 1019930026989A KR 930026989 A KR930026989 A KR 930026989A KR 0135732 B1 KR0135732 B1 KR 0135732B1
Authority
KR
South Korea
Prior art keywords
circuit
voltage
power supply
vcc1
state
Prior art date
Application number
KR1019930026989A
Other languages
English (en)
Other versions
KR940017073A (ko
Inventor
레이지 타고모리
Original Assignee
사또오 후미오
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또오 후미오, 가부시기가이샤 도시바 filed Critical 사또오 후미오
Publication of KR940017073A publication Critical patent/KR940017073A/ko
Application granted granted Critical
Publication of KR0135732B1 publication Critical patent/KR0135732B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
    • H03K17/6271—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several outputs only and without selecting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 불필요한 소비전력을 배제하여 소비전력을 최소화시키기 위한 것으로, 아날로그 IC 는 다수의 I2L 회로로 형성되는 아날로그 회로 구성요소와 디지탈 회로 구성요소를 포함한다. 아날로그 IC 에는 제 1, 제 2 직류 전원으로부터 제 1, 제 2 전압이 공급된다. 아날로그 회로 구성요소는 제 1 전압에 의해 구동되고 I2L 회로는 제 2 전압에 의해 구동된다. 적어도 하나의 I2L 회로는 아날로그 IC 가 제 1 전압을 공급받기 전에 활성화되는 반면 나머지 적어도 하나의 I2L 회로는 아날로그 IC가 제 1 전압을 공급받은 후 활성화되며, 스위치회로가 제 1 전압의 레벨에 따라 적어도 나머지 하나의 I2L 회로에 제 2 전압의 전송을 온 및 오프로 전환하는 구성으로 되어 있다.

Description

직류 전류를 회로에 공급하는 장치 및 그 방법
제 1 도는 본 발명의 일 실시예를 도시한 회로도.
제 2 도는 본 발명의 다른 실시예에 따라 몇개의 I2L 회로를 구비하는 아날로그 IC를 도시한 블록도.
제 3 도는 본 발명의 또다른 실시예에 따라 몇개의 I2L 회로를 구비하는 아날로그 IC를 도시한 블록도.
*도면의 주요 부분에 대한 부호의 설명*
1,11 : 아날로그 회로
2,12 : 스위치 회로
3,4,15 : I2L 회로
10 : 아날로그 IC
13 : D/A 변환기
14 : 버스 인터페이스 유닛
16 : 디코더 유닛
16A : 디코더 유닛 기록부
16B : 디코더 유닛 판독부
17 : 저항 유닛
18 : 매트릭스 유닛
21,22,23,24 : 단자
본 발명은 전기 회로 분야에 관한 것으로, 보다 구체적으로는 예를들어 IC가 아날로그 회로 구성 요소와 디지탈 회로 구성 요소를 포함하는 경우 상이한 전원으로부터의 직류 전류를 IC 의 적어도 두 부분에 분리하여 공급하는 장치에 관한 것이다.
근래, 디지탈 회로의 일종으로 알려져 있는 I2L (Integrated Injection Logic)(통합 주입 논리) 회로가 각각의 아날로그 회로와 공존하기에 적합하기 때문에 아날로그 IC의 집적도를 높이고 그 기능을 향상시키기 위한 목적으로 널리 사용되어 왔다. 이 경우에 몇개의 I2L 회로를 포함하는 아날로그 IC는 통상 I2L 회로와 나머지 아날로그 회로에 각각 공급되는 적어도 2개의 상이한 전원으로부터 직류 전류를 공급받아서 이들 2종류의 회로 사이의 전기적 간섭을 방지하고 상이한 전압을 이들 각 종류의 회로에 공급하도록 설계된다.
아날로그 IC 가 상이한 전원으로부터 공급된 직류 전류를 각각 공급하기 위한 적어도 2개의 계통을 갖는 경우에는 예컨대, 제 1 전원이 오프 상태이고 제 2 전원이 온 상태이면 아날로그 IC는 대기상태로 설정될 수 있다. 대기 상태 중에 예를들어 IC의 버스-라인 인터페이스에서는 I2L 회로가 제 2 전원에 의해 직류 전류를 공급받으나 나머지 아날로그 회로는 제 1 전원의 오프 상태로 인해 직류 전류를 공급받지 못하게 된다. 그에 따라 아날로그 회로가 활성화되기 전에 버스 데이타가 아날로그 IC 내에 설정될 수 있게 되고, 또 몇몇 I2L 회로에 유지될 수 있게 되거나 또는 아날로그 IC 의 출력 인터페이스에서의 버스 라인이 활성화된 I2L 회로내에 유지된 데이타와 함께 공급될 수 있게 된다.
그러나 다수의 I2L 회로를 구비하는 종래의 아날로그 IC 에서는 모든 I2L 회로가 전류를 공급받고, 일부 I2L 회로가 사용되지 않음에도 불구하고 이들 I2L 회로가 활성화되기 때문에 사용되지 않는 I2L 회로의 수가 많으면 많을 수록 소모되는 전류가 증가하여 결국 아날로그 IC가 낭비하는 전기 에너지가 증가하게 되는 문제점이 있었다.
그러므로 본 발명의 목적은 불필요한 소비전력을 배제하는 회로 장치를 제공하기 위한 것이다.
본 발명의 다른 목적은 전체 IC의 활성화에 앞서 원하는 회로만을 활성화시키는 상이한 종류의 별개의 회로를 구비하는 IC를 제공하기 위한 것이다.
본 발명의 상기 목적 및 기타의 목적은 후술하는 실시예를 통해 보다 명백하게 이해할 수 있으며, 본 명세서에서 언급하지 않은 여러가지 이점도 당업자라면 본 명세서를 통해 알 수 있을 것이다.
본 발명에 의하면 적어도 2개의 상이한 직류 전류원에 의해 구동되기에 적합한 회로가 제공된다. 이 회로에서 제 1 회로부는 제 1 직류 전류원으로부터 공급되는 전압에 의해 구동되고, 제 2 회로부는 제 2 직류 전류원으로부터 공급되는 전압에 의해 구동된다. 또, 상기 회로내에는 제 3 회로부가 구비되며, 이 제 3 회로부는 직류 전원으로부터 상기 회로로 공급되는 전압이 존재하는 조건에서 제 2 직류 전원으로부터 공급되는 전압에 의해 구동된다.
이하 본 발명의 대표적인 실시예를 첨부도면을 참조로 설명하기로 한다.
제 1 도는 다수의 I2L 회로를 포함하는 아날로그 IC에 적용되는 본 발명의 1 실시예에 의한 장치를 예시한 회로도이다.
제 1 도에서 IC에 내장되는 모든 개개의 아날로그 회로를 나타내는 아날로그 회로(1)는 외부 전원(Vcc1)으로부터 직류 전류를 공급받는 반면 I2L 회로(3,4)는 다른 외부전원(Vcc2)으로부터 직류 전류를 공급받는다. 즉 아날로그 회로(1)는 전원(Vcc1)의 전원선과 접지 전위(GND)의 접지선 사이에 접속되며 상호 직렬 접속된 저항(R1,R2) 또한 그들 사이에 접속된다. 저항(R1)과 저항(R2)사이의 라인상의 전압은 스위칭용 NPN 트랜지스터(Q1)의 베이스에 공급된다. 또 트랜지스터(Q1)의 에미터는 접지 전위(GND)의 접지선에 직접 접속되는 반면 트랜지스터(Q1)의 콜렉터는 서로 직렬 접속된 저항(R3,R4)을 통해 전원(Vcc2)의 전원선에 접속된다. 저항(R3)과 저항(R4) 사이의 라인상의 전압은 스위칭용 PNP 트랜지스터(Q2)의 베이스에 공급된다. 이 경우 저항(R1∼R4)과 트랜지스터(Q1,Q2)가 스위치 회로(2)를 형성하도록 배치되어 있음을 주목할 필요가 있다.
또 저항(INJ1)과 I2L 회로(3)는 전원(Vcc2)의 전원선과 접지 전위(GND)의 접지선 사이에 직렬로 접속되며, 저항(INJ2), 트랜지스터(Q2)의 에미터로부터 콜렉터로의 경로 및 I2L 회로(4) 또한 그들 사이에 직렬로 접속된다. 각각의 I2L 회로(3),(4)는 PNP 트랜지스터(Tr1)와, 트랜지스터(Tr1)에 의해 트랜지스터(Tr2,Tr3)의 베이스에 전류 바이어스가 제공되는 형태로 배치되는 2개의 NPN 트랜지스터(Tr2,Tr3)를 포함한다. 이 경우 트랜지스터(Tr2,Tr3)의 콜렉터로부터의 각 출력 레벨은 대응 입력 레벨에 대하여 역의 관계이다. 각 I2L 회로(3),(4)에서 트랜지스터(Tr2,Tr3)는 하나의 변형으로서 다중 콜렉터 트랜지스터의 형태로 배열될 수 있다.
이 실시예에서 대기상태동안 전원(Vcc1)으로부터의 전력 공급은 오프 상태이나 전원(Vcc2)으로부터의 전력 공급은 온 상태이다. 또 I2L 회로(3)는 대기 상태에서 활성화될 필요가 있으나 I2L 회로(4)는 대기 상태동안 활성화될 필요가 없다. 이 실시예는 대표적인 것에 불과하며 각각에 대하여 온 또는 오프 상태인 I2L 회로의 수에 제한되는 것은 아니다. 대기상태에서 활성화되는데 필요한 다수의 I2L 회로와 전원(Vcc2)의 전원선을 접속할 수 있으며, 또한 대기상태에서 활성화되는데 필요하지 않은 다수의 I2L 회로를 트랜지스터(Q2)와 접속할 수도 있다.
이하에서는 상기 구성에 따라 본 실시예의 동작을 설명하기로 한다. 대기상태에서 전원(Vcc1)으로부터의 전력 공급이 오프 상태이기 때문에 트랜지스터(Q1,Q2) 또한 오프 상태이다. 그러므로 I2L 회로(4)에는 전류가 공급되지 않으나 I2L 회로(3)에는 전원(Vcc2)로부터 전류가 공급된다. 대기상태후 전원(Vcc1)으로부터 전력공급이 오프 상태에서 온 상태로 바뀌면 직류 전류가 전원(Vcc1)으로부터 저항(R3,R4)으로 흘러 트랜지스터(Q2)가 온 상태로 전환된다. 결국 전류가 전원(Vcc2)로부터 저항(INJ2)을 거쳐 I2L 회로(4)로 공급되므로 I2L 회로(4)가 활성화된다.
트랜지스터(Q1)의 베이스 에미터 전압(VBE)이 베이스 에미터 턴온 전압(약 0.7V)이하로 되도록 전원(Vcc1)으로부터의 전원 전압이 감소되면 트랜지스터(Q1)는 오프 상태로 전환된다. 그러므로 저항(R3,R4)에는 전류가 흐르지 않는다. 그리고 트랜지스터(Q2)의 베이스 전압이 전원(Vcc2)의 레벨과 동일하게 되기 때문에 트랜지스터(Q2)는 오프 상태로 되어 I2L 회로(4)에 공급되는 전류가 중단된다.
본 실시예에 의하면 I2L 회로(3)는 전원(Vcc1)으로부터 공급되는 전원의 상태에 관계없이 전원(Vcc2)으로부터 직류 전류를 공급받는다. 전원(Vcc1)으로부터 공급되는 전력이 오프 상태이면 전원(Vcc2)으로부터 I2L 회로(4)에 전류가 공급되지 않는다. 따라서 대기 상태에서는 I2L 회로(4)에 의한 전력 소모가 없게 된다.
제 2 도는 본 발명의 다른 실시예에 의한 I2L 회로를 포함하는 아날로그 IC를 도시한 블록도이다. 제 2 도에서 아날로그 IC(10)는 4개의 단자, 즉 직류 전류원(Vcc1)으로부터 전압을 수신하는 단자(21)와, 직류 전류원(Vcc2)으로부터 전압을 수신하는 단자(22)와, 데이타 신호(SDA)를 수신하는 단자(23)와, 제어신호(SCL)를 수신하는 단자(24)를 구비한다.
아날로그 IC(10)는 다수의 아날로그 회로 구성요소를 구비하는 아날로그 회로(11)를 포함하고, 이 아날로그 회로(11)와 D/A 변환기(디지탈/아날로그 변환기)(13)는 전원(Vcc1)의 전압을 수신하기 위해 각각 단자(21)에 접속된다. 또 아날로그 IC(10)는 버스 인터페이스 유닛(14)과 I2L 회로(15)를 구비하는 디지탈 회로를 포함한다. 버스 인터페이스 유닛(14)은 전원(Vcc2)의 전압을 수신하기 위해 단자(22)에 직접 접속되며 또한 데이타 신호(SDA)와 제어 신호(SCL)를 수신하기 위해 각각 단자(23),(24)에 접속된다. 그러나 I2L 회로(15)는 3개의 개별 I2L 회로, 즉 I2L 디코더 유닛(16), 저항 유닛(17) 및 매트릭스 유닛(18)을 포함하며, 이들 유닛은 각각 저항(INJ3)과 스위치 회로(12)를 통해 단자(22)에 접속된다. 스위치 회로(12)는 상술한 실시예와 동일한 방식으로 전원(Vcc1)으로부터의 전력 공급 상태에 따라 전원(Vcc2)으로부터 I2L 회로(15)의 각 유닛에 공급되는 온, 오프 전력을 전환한다. 스위치 회로(12)의 동작에 의해 전원(Vcc1)의 전압이 단자(21)에 공급될 때에만 I2L 회로(15)는 전원(Vcc2)으로부터 전압을 공급받는다. I2L 회로(15)에서는 전압을 공급받을 때 다음의 동작이 실행된다. 디코더 유닛(16)은 버스 인터페이스 유닛(14)으로부터 공급되는 신호를 디코드하고 출력신호를 저항 유닛(17)에 공급한다. 저항 유닛(17)은 그 신호를 일시적으로 유지한 다음 매트릭스 유닛(18)과 D/A 변환기(13)에 공급한다. D/A 변환기(13)에 의해 변환된 신호와 매트릭스 유닛(18)내에서 처리되는 매트릭스 연산에 의해 획득된 신호는 아날로그 회로(11)에 공급된다.
이 실시예의 동작에 의하면 전원(Vcc1),(Vcc2)으로부터 공급되는 전력이 각각 오프 및 온인 대기 상태의 동안 버스 인터페이스 유닛(14)은 활성화되나 I2L 회로는 활성화되지 않으므로 I2L 회로(15)에 의한 전력 소모의 낭비가 없게 된다. 더욱이 이 경우 아날로그 IC(10)내의 버스 라인이 전원으로부터의 공급 전력에 앞서 활성화되기 때문에 신호 전송과 같은 버스 라인상에서의 동작은 전원(Vcc1) 전압이 아날로그 IC(10)에 공급되면 신속하게 실행될 수 있다.
예컨대, 제 2 도의 아날로그 IC(10)는 약 1300개의 아날로그 회로 구성요소와 도시바사의 IC TA8874Z와 같은 1000개의 I2L 회로의 게이트를 포함하는 경우에는 소비 전류(Icc)가 종래 방식에 의하면 12.3 mA인 반면 본 발명에 의하면 1 mA가 된다.
제 3 도는 본 발명의 또 다른 실시예에 의한 제 2 도의 아날로그 IC의 수정예를 도시한 블록이다. 이 실시예는 다음과 같은 점에서 상술한 실시예와 다르다. 제 3 도에서 I2L 회로(15)는 저항 유닛(17) 및 매트릭스 유닛(18)과, 기록부(16A)와 판독부(16B)를 구비하는 디코더 유닛을 포함한다. 또 기록부(16A)와 저항 유닛(17)은 저항(INJ4)를 통해 전원(Vcc2)의 전압을 직접 공급받는다. 그러나 스위치 회로(12)의 동작에 의해 판독부(16B)와 매트릭스 유닛(18)은 전원(Vcc1)의 전압이 단자(21)에 공급되는 경우에만 전원(Vcc2)의 전압을 공급받는다. 이 경우 기록부(16A)는 버스 인터페이스 유닛(14)으로부터 공급되는 신호를 디코드하고 출력신호를 저항 유닛(17)에 공급하지만, 판독부(16B)는 아날로그 회로(11)로부터 공급되는 신호를 디코드하고 출력신호를 버스 인터페이스 유닛(14)에 공급한다. 또 버스 인터페이스 유닛(14)은 단자(23,24)로부터 데이타 신호(SDA) 및 제어 신호(SCL)를 수신할 뿐 아니라 출력 신호를 단자(23,24)로 공급하기도 한다.
본 실시예에 의하면 대기 상태동안 전원(Vcc1),(Vcc2)으로부터 공급되는 전력이 각각 오프 상태 및 온 상태이기 때문에 버스 인터페이스 유닛(14)과 디코더 유닛의 기록부(16A) 및 저항 유닛(17)은 활성화되지만 디코더 유닛의 판독부(16B)와 매트릭스 유닛(18)은 활성화되지 않는다. 이 동작에 의해 전원(Vcc1)의 전압이 아날로그 IC(10)에 공급되면 버스 데이타는 신속하게 설정될 수 있다. 더욱이 대기 상태동안 버스 데이타를 설정하는데 사용되지 않는 판독부(16B)와 매트릭스 유닛(18)에 의한 전력 소모가 없게 된다.
상술한 실시예에서 각각 다수의 I2L 회로를 포함하는 아날로그 IC들이 사용될 수 있으며, 각각의 아날로그 IC에는 2개의 상이한 전원의 직류 전류가 아날로그 회로와 디지탈 회로에 분리 공급된다. 또 본 발명은 적어도 2개의 직류 전류원에 의해 구동되는 어떠한 종류의 IC 및 전기적 디바이스에도 응용할 수 있다.
상술한 바와같이 본 발명은 상이한 직류 전류원으로부터의 전류를 회로에 공급하는 장치를 제공하며, 이것에 의해 전체회로의 활성화에 앞서 원하는 개개의 회로만이 활성화되게 할 수 있다. 원하는 개개의 회로는 상이한 직류 전류원 중의 하나로부터의 전류가 공급되는 회로중에서 선택될 수 있다. 그러므로 본 발명은 또한 불필요한 전력 소모를 제거한 회로장치를 제공할 수 있게 된다.
비록 본 발명을 첨부도면과 전술한 설명을 통해 상세히 예시하고 설명하였지만, 당업자라면 그 변경과 수정을 가할 수 있음을 알 수 있을 것이다. 그러므로 첨부된 특허청구의 범위는 본 발명의 진정한 사상과 범위에 해당하는 그러한 수정 및 변경을 망라하기 위한 의도를 갖고 있다.

Claims (6)

  1. 제 1, 제 2 직류 전원(VCC1,VCC2)으로부터 각각 공급되는 제 1 및 제 2 전압에 의해 구동되며, 상기 제 1 직류 전원(VCC1)이 오프 상태와 온 상태 중 한 상태에 있는 회로에 있어서,
    상기 제 1 직류 전원(VCC1)으로부터 공급된 제 1 전압에 의해 구동되는 제 1 회로부(1,11,13)와;
    상기 제 2 직류 전원(VCC2)으로부터 공급된 제 2 전압에 의해 구동되는 제 2 회로부(3,14,16a,17)와;
    상기 제 1 직류 전원(VCC1)이 온상태에 있을 때 상기 제 2 직류 전원(VCC2)으로부터 공급된 제 2 전압에 의해 구동되는 제 3 회로부(4,15,16b,18)를 구비한 것을 특징으로 하는 회로.
  2. 제 1 항에 있어서,
    상기 제 1 직류 전원(VCC1)과 제 2 직류 전원(VCC2)에 연결되어, 상기 제 1 직류 전원(VCC1)이 온상태일 때 상기 제 3 회로부(4)에 제 2 전압을 공급하고, 상기 제 1 직류 전원(VCC1)이 오프 상태일 때 상기 제 3 회로부(4)로부터 제 2 전압을 해제시키는 스위칭 수단(2,12)을 추가로 구비한 것을 특지으로 하는 회로.
  3. 제 1 항에 있어서,
    상기 제 1 회로부는 아날로그 회로를 포함하며, 상기 제 2 회로부와 제 3 회로부는 디지탈 회로를 포함하는 것을 특징으로 하는 회로.
  4. 제 1, 제 2 직류 전원(VCC1,VCC2)으로부터 각각 공급되는 제 1, 제 2 전압에 의해 구동되며, 상기 제 2 전압이 상기 제 2 직류 전원(VCC2)으로부터 공급되는 제 1 상태와, 상기 제 1, 제 2 전압이 상기 제 1, 제 2 직류 전원(VCC1,VCC2)으로부터 각각 공급되는 제 2 상태중 어느 하나의 상태로 선택적으로 설정되는 전기 장치에 있어서,
    상기 전기 장치가 상기 제 2 상태에 있는 동안 상기 제 1 직류 전원(VCC1)으로부터의 상기 제 1 전압을 제 1 전기 디바이스(1)에 공급하는 제 1 수단과;
    상기 전기 장치가 상기 제 1, 제 2 상태중 어느 하나의 상태에 있는 동안 상기 제 2 직류 전원(VCC2)으로부터의 상기 제 2 전압을 제 2 전기 디바이스(3)에 공급하는 제 2 수단과;
    상기 전기 장치가 상기 제 2 상태에 있는 동안 상기 제 2 직류 전원(VCC2)으로부터의 상기 제 2 전압을 제 3 전기 디바이스(4)에 공급하는 제 3 수단(2)을 포함하는 것을 특징으로 하는 전기 장치.
  5. 제 4 항에 있어서,
    상기 제 3 수단은 상기 제 1 직류 전원(VCC1)이 온상태에 있을 때 제 3 전기장치(4)에 제 2 전압을 연결하고, 상기 제 1 직류 전원(VCC1)이 오프상태에 있을 때 제 3 전기 장치(4)로부터 제 2 전압을 분리시키기 위한 스위칭 수단(2)을 구비한 것을 특징으로 하는 전기 장치.
  6. 제 1, 제 2 직류 전원(VCC1,VCC2)으로부터의 제 1, 제 2 전압을 제 1, 제 2 및 제 3 개별회로(1,3,4)를 포함하는 회로에 각각 공급하는 방법으로서, 제 1 직류 전원이 오프 상태와 온 상태중 한 상태에 있는 방법에 있어서,
    상기 제 1 직류 전원(VCC1)의 온 또는 오프 상태에 상관없이 상기 제 2 직류 전원(VCC2)의 제 2 전압을 상기 제 2 개별회로(3)에 공급하는 단계와;
    제 1 직류 전원(VCC1)이 온상태일 때 상기 제 1 직류 전원(VCC1)의 제 1 전압을 상기 제 1 회로(1)에 공급하는 단계와;
    상기 제 1 전압이 상기 1 직류 전원(VCC1)으로부터 상기 제 1 회로(1)에 공급될 때 상기 제 2 직류 전원(VCC2)의 상기 제 2 전압을 상기 제 3 개별 회로(4)에 공급하는 단계를 포함하는 것을 특징으로 하는 방법.
KR1019930026989A 1992-12-09 1993-12-09 직류 전류를 회로에 공급하는 장치 및 그 방법 KR0135732B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP32960992A JPH06177678A (ja) 1992-12-09 1992-12-09 電子回路
JP92-329609 1992-12-09

Publications (2)

Publication Number Publication Date
KR940017073A KR940017073A (ko) 1994-07-25
KR0135732B1 true KR0135732B1 (ko) 1998-05-15

Family

ID=18223268

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930026989A KR0135732B1 (ko) 1992-12-09 1993-12-09 직류 전류를 회로에 공급하는 장치 및 그 방법

Country Status (3)

Country Link
US (1) US6204702B1 (ko)
JP (1) JPH06177678A (ko)
KR (1) KR0135732B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6700763B2 (en) * 2002-06-14 2004-03-02 Thomson Licensing S.A. Protected dual-voltage microcircuit power arrangement
JP7106495B2 (ja) * 2019-07-22 2022-07-26 株式会社東芝 入力回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4531065A (en) * 1981-07-29 1985-07-23 Toko, Inc. Current injection type logical operation circuit arrangement including a I2 L circuit device comprising I2 L elements
JPS5945258A (ja) 1982-09-06 1984-03-14 株式会社ダイフク プ−ル可能な搬送装置
JP2869791B2 (ja) * 1988-08-31 1999-03-10 株式会社日立製作所 半導体集積回路装置およびそれを応用した電子装置
US4924112A (en) * 1988-10-31 1990-05-08 Motorola Inc. Microprocessor having high current drive and feedback for temperature control
US5208488A (en) * 1989-03-03 1993-05-04 Kabushiki Kaisha Toshiba Potential detecting circuit
US5047663A (en) * 1989-07-28 1991-09-10 Dallas Semiconductor Corporation Low-power comparator which tolerates high-slew-rate incoming signals and deriving power from the incoming signals
US5021680A (en) * 1989-07-31 1991-06-04 Advanced Micro Devices, Inc. Voltage supply circuit for programming circuits of programmable logic arrays
JP2862591B2 (ja) * 1989-09-29 1999-03-03 株式会社東芝 突入電流防止回路
US5225716A (en) * 1990-09-17 1993-07-06 Fujitsu Limited Semiconductor integrated circuit having means for suppressing a variation in a threshold level due to temperature variation
EP0534719B1 (en) * 1991-09-26 1997-12-29 National Semiconductor Corporation Integrated circuit having reduced electromagnetic emissions

Also Published As

Publication number Publication date
JPH06177678A (ja) 1994-06-24
KR940017073A (ko) 1994-07-25
US6204702B1 (en) 2001-03-20

Similar Documents

Publication Publication Date Title
US4492876A (en) Power supply switching arrangement
US6040729A (en) Digital output buffer for multiple voltage system
EP0105685A2 (en) Electronic circuit device
US5045717A (en) Combined bias supply and power shut-off circuit with selective biasing
KR100189594B1 (ko) 전압 클램프 회로와 클램프 해제 회로를 갖는 bicmos 푸쉬-풀 형 논리 장치
JPS5949620A (ja) 電源スレツシユホ−ルド活性化回路
EP0039945B1 (en) I2l logic circuit
EP0173367A1 (en) Battery economising circuit
EP0211553A1 (en) Power-on reset circuit arrangements
EP0019381B1 (en) Semiconductor memory device with address signal level setting
US6002242A (en) Start-up aid circuit for a plurality of current sources
KR0135732B1 (ko) 직류 전류를 회로에 공급하는 장치 및 그 방법
AU6142790A (en) Combined bias supply and power shut-off circuit
US4980792A (en) BiCMOS power transition circuit
KR0155995B1 (ko) 전압 트랜슬레이터 및 그 회로
KR100287613B1 (ko) 전원제거시필요동작을유지시키는스위칭회로를구비한제어시스템
GB2229875A (en) Switching circuits
US6553499B1 (en) Low power circuit for waking from a sleep mode by using a remote power-on signal
EP0564390A2 (en) High-speed bipolar-field effect transistor (BI-FET) circuit
GB2128432A (en) Improvements in or relating to a tri-state output circuit
US5434517A (en) ECL output buffer with a MOS transistor used for tristate enable
EP0496277B1 (en) Output stage for a digital circuit
US7327589B2 (en) Full-bridge circuit
US5313115A (en) Comparator
SU1661972A1 (ru) Триггер

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021231

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee