JP2872029B2 - プリント基板実装回路の誤動作防止装置 - Google Patents
プリント基板実装回路の誤動作防止装置Info
- Publication number
- JP2872029B2 JP2872029B2 JP33367593A JP33367593A JP2872029B2 JP 2872029 B2 JP2872029 B2 JP 2872029B2 JP 33367593 A JP33367593 A JP 33367593A JP 33367593 A JP33367593 A JP 33367593A JP 2872029 B2 JP2872029 B2 JP 2872029B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- circuit board
- printed circuit
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Mounting Of Printed Circuit Boards And The Like (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、プリント基板上に実
装された回路が、プリント基板の挿抜時に誤動作するこ
とを防止する防止装置に関する。
装された回路が、プリント基板の挿抜時に誤動作するこ
とを防止する防止装置に関する。
【０００２】
【従来の技術】コネクタを介して外部回路から複数種類
の電源（例えば、＋５Ｖと−４８Ｖの電源）の供給をう
けて信号を生成する信号生成回路を実装し、生成した信
号を再びコネクタを介して外部回路へ出力するように構
成したプリント基板が知られている。
の電源（例えば、＋５Ｖと−４８Ｖの電源）の供給をう
けて信号を生成する信号生成回路を実装し、生成した信
号を再びコネクタを介して外部回路へ出力するように構
成したプリント基板が知られている。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うなプリント基板においては、コネクタに対する挿抜時
に、短時間ではあるが、一部の電源（例えば、＋５Ｖ電
源）のみが信号生成回路に接続される状態が生じ、その
時、信号生成回路が誤動作して誤った信号が外部回路へ
出力されるという問題点があった。この発明はこのよう
な事情を考慮してなされたもので、必要なすべての電源
が供給されたときに、はじめてプリント基板上の実装回
路が作動されるようにしたプリント基板実装回路の誤動
作防止装置を提供するものである。
うなプリント基板においては、コネクタに対する挿抜時
に、短時間ではあるが、一部の電源（例えば、＋５Ｖ電
源）のみが信号生成回路に接続される状態が生じ、その
時、信号生成回路が誤動作して誤った信号が外部回路へ
出力されるという問題点があった。この発明はこのよう
な事情を考慮してなされたもので、必要なすべての電源
が供給されたときに、はじめてプリント基板上の実装回
路が作動されるようにしたプリント基板実装回路の誤動
作防止装置を提供するものである。
【０００４】
【課題を解決するための手段】この発明は、コネクタ１
と、コネクタ１を介して外部回路２から複数種類の電源
３、４、５の供給をうけて信号を生成する信号生成回路
６と、生成された信号を外部回路２へ出力するために信
号生成回路６とコネクタ１とを電気的に接続する接続路
７を備えたプリント基板１０において、接続路７に挿入
された開閉手段８と、信号生成回路６にすべての種類の
電源３、４、５が供給されたことを検出して前記開閉手
段８を閉路する電源入力認識手段９を備えたことを特徴
とするプリント基板実装回路の誤動作防止装置を提供す
るものである。
と、コネクタ１を介して外部回路２から複数種類の電源
３、４、５の供給をうけて信号を生成する信号生成回路
６と、生成された信号を外部回路２へ出力するために信
号生成回路６とコネクタ１とを電気的に接続する接続路
７を備えたプリント基板１０において、接続路７に挿入
された開閉手段８と、信号生成回路６にすべての種類の
電源３、４、５が供給されたことを検出して前記開閉手
段８を閉路する電源入力認識手段９を備えたことを特徴
とするプリント基板実装回路の誤動作防止装置を提供す
るものである。
【０００５】開閉手段８が半導体スイッチング素子から
なることが好ましい。電源入力認識手段９が、複数種類
のすべての電源３、４、５からの電圧をうけたときには
じめて半導体スイッチング素子をオンする信号を出力す
る回路であってもよい。
なることが好ましい。電源入力認識手段９が、複数種類
のすべての電源３、４、５からの電圧をうけたときには
じめて半導体スイッチング素子をオンする信号を出力す
る回路であってもよい。
【０００６】
【作用】図１において、信号生成回路６は、すべての種
類の電源３、４、５が供給されたことを検出して開閉手
段８を閉路する。従って、信号生成回路６に電源３、
４、５の内いずれか１つが供給されない場合には、たと
え信号生成回路が信号を生成しても開閉手段８は開路と
なり、その信号は外部回路２へ出力されない。
類の電源３、４、５が供給されたことを検出して開閉手
段８を閉路する。従って、信号生成回路６に電源３、
４、５の内いずれか１つが供給されない場合には、たと
え信号生成回路が信号を生成しても開閉手段８は開路と
なり、その信号は外部回路２へ出力されない。
【０００７】
【実施例】以下、図面に示す第１および第２実施例に基
づいてこの発明を詳述する。なお、これによってこの発
明が限定されるものではない。
づいてこの発明を詳述する。なお、これによってこの発
明が限定されるものではない。
【０００８】第１実施例 図２は、この発明の第１実施例を示す構成説明図であ
り、外部回路１２は、＋５Ｖの電圧を出力する直流電源
１３および−４８Ｖの電圧を出力する直流電源１４を備
える。プリント基板２０は、コネクタ１１ａおよび１１
ｂと、コネクタ１ａおよび１１ｂを介して直流電源１３
および直流電源１４からの電圧の供給をうけて信号を生
成する信号生成回路１６と、生成された信号を外部回路
１２へ出力するために信号生成回路１６とコネクタ１ｂ
とを電気的に接続する接続路１７を備える。さらに、プ
リント基板２０は、誤動作防止装置として、接続路１７
に挿入された開閉手段１８と、信号生成回路１６に直流
電源１３および１４の両方から電圧が供給されたことを
検出して開閉手段１８を閉路する電源入力認識回路１９
を実装している。
り、外部回路１２は、＋５Ｖの電圧を出力する直流電源
１３および−４８Ｖの電圧を出力する直流電源１４を備
える。プリント基板２０は、コネクタ１１ａおよび１１
ｂと、コネクタ１ａおよび１１ｂを介して直流電源１３
および直流電源１４からの電圧の供給をうけて信号を生
成する信号生成回路１６と、生成された信号を外部回路
１２へ出力するために信号生成回路１６とコネクタ１ｂ
とを電気的に接続する接続路１７を備える。さらに、プ
リント基板２０は、誤動作防止装置として、接続路１７
に挿入された開閉手段１８と、信号生成回路１６に直流
電源１３および１４の両方から電圧が供給されたことを
検出して開閉手段１８を閉路する電源入力認識回路１９
を実装している。
【０００９】なお、開閉手段１８には半導体スイッチン
グ素子を用いることが好ましく、この実施例では、その
１種であるゲート素子（ＴＴＬ２４４又は２４０富士通
（株）製）を使用し、直流電源１３から電圧５Ｖをうけ
て駆動する。そして、この開閉手段、即ちゲート素子１
８は、その駆動中において、制御端子Ｃへの信号が「Ｌ
ＯＷ」のときに端子Ａからの入力を端子Ｂへ出力し、制
御端子Ｃへの信号が「ＨＩＧＨ」のときに端子Ｂの出力
を停止するようになっている( 非駆動時においては、当
然端子Ｂは出力しない）。また、電源入力認識回路１９
は、抵抗Ｒ１〜Ｒ３、ＮＰＮトランジスタＱ１およびイ
ンバータＧ１から構成される。
グ素子を用いることが好ましく、この実施例では、その
１種であるゲート素子（ＴＴＬ２４４又は２４０富士通
（株）製）を使用し、直流電源１３から電圧５Ｖをうけ
て駆動する。そして、この開閉手段、即ちゲート素子１
８は、その駆動中において、制御端子Ｃへの信号が「Ｌ
ＯＷ」のときに端子Ａからの入力を端子Ｂへ出力し、制
御端子Ｃへの信号が「ＨＩＧＨ」のときに端子Ｂの出力
を停止するようになっている( 非駆動時においては、当
然端子Ｂは出力しない）。また、電源入力認識回路１９
は、抵抗Ｒ１〜Ｒ３、ＮＰＮトランジスタＱ１およびイ
ンバータＧ１から構成される。
【００１０】このような構成において、まず、プリント
基板２０が正常にコネクタ１１ａおよび１１ｂに装着さ
れている時には、信号生成回路１６および電源入力認識
回路１９には、電圧５Ｖおよび−４８Ｖが供給され、ゲ
ート素子１８には５Ｖの駆動電圧が供給される。
基板２０が正常にコネクタ１１ａおよび１１ｂに装着さ
れている時には、信号生成回路１６および電源入力認識
回路１９には、電圧５Ｖおよび−４８Ｖが供給され、ゲ
ート素子１８には５Ｖの駆動電圧が供給される。
【００１１】この時、電源入力認識回路１９では、トラ
ンジスタＱ１のエミッタ電圧よりもベース電圧が低くな
って、トランジスタＱ１がオフ状態になるため、インバ
ータＧ１に信号「ＨＩＧＨ」が入力される。従って、イ
ンバータＧ１からゲート素子１８の制御端子Ｃには信号
「ＬＯＷ」が入力され、ゲート素子１８はオン状態にな
る。それによって、信号生成回路１６で生成された正常
な信号は、ゲート素子１８およびコネクタ１ｂを介して
外部回路１２へ供給される。
ンジスタＱ１のエミッタ電圧よりもベース電圧が低くな
って、トランジスタＱ１がオフ状態になるため、インバ
ータＧ１に信号「ＨＩＧＨ」が入力される。従って、イ
ンバータＧ１からゲート素子１８の制御端子Ｃには信号
「ＬＯＷ」が入力され、ゲート素子１８はオン状態にな
る。それによって、信号生成回路１６で生成された正常
な信号は、ゲート素子１８およびコネクタ１ｂを介して
外部回路１２へ供給される。
【００１２】次に、プリント基板２０をコネクタ１ａお
よび１ｂに対して挿抜する際に、一時的に電圧５Ｖのみ
がプリント基板２０へ供給される状態になった時には、
電源入力認識回路１９において、トランジスタＱ１がオ
ン状態となり、インバータＧ１からゲート素子１８の制
御端子Ｃへ信号「ＨＩＧＨ」が供給されるためゲート素
子１８はオフ状態となる。従って、信号生成回路１６
が、電圧５Ｖのみをうけて誤った信号を生成しても、そ
の信号は外部回路１２へ出力されることがない。
よび１ｂに対して挿抜する際に、一時的に電圧５Ｖのみ
がプリント基板２０へ供給される状態になった時には、
電源入力認識回路１９において、トランジスタＱ１がオ
ン状態となり、インバータＧ１からゲート素子１８の制
御端子Ｃへ信号「ＨＩＧＨ」が供給されるためゲート素
子１８はオフ状態となる。従って、信号生成回路１６
が、電圧５Ｖのみをうけて誤った信号を生成しても、そ
の信号は外部回路１２へ出力されることがない。
【００１３】また、プリント基板２０をコネクタ１ａお
よび１ｂに対して挿抜する際に一時的に電圧−４８Ｖの
みがプリント基板へ供給される状態の時には、ゲート素
子１８が駆動せず出力することがないので、電圧−４８
Ｖのみをうけて信号生成回路１６が誤った信号を生成し
ても、その信号は外部回路１２へ出力されない。このよ
うにして、プリント基板２０の挿抜時における信号生成
回路１６の誤動作を防止することができる。
よび１ｂに対して挿抜する際に一時的に電圧−４８Ｖの
みがプリント基板へ供給される状態の時には、ゲート素
子１８が駆動せず出力することがないので、電圧−４８
Ｖのみをうけて信号生成回路１６が誤った信号を生成し
ても、その信号は外部回路１２へ出力されない。このよ
うにして、プリント基板２０の挿抜時における信号生成
回路１６の誤動作を防止することができる。
【００１４】第２実施例 図３は、この発明の第２実施例を示す構成説明図であ
り、プリント基板２０ａは第１実施例のプリント基板２
０において電源認識回路１９のみを電源入力認識回路１
９ａに置換したものである。従って、共通の構成要素に
は同じ参照記号を付し、その説明を省略する。電源入力
認識回路１９ａは、リレーコイル２ａと、リレーコイル
２ａによって駆動される常開接点Ｓｂと、抵抗Ｒ４を備
えている。
り、プリント基板２０ａは第１実施例のプリント基板２
０において電源認識回路１９のみを電源入力認識回路１
９ａに置換したものである。従って、共通の構成要素に
は同じ参照記号を付し、その説明を省略する。電源入力
認識回路１９ａは、リレーコイル２ａと、リレーコイル
２ａによって駆動される常開接点Ｓｂと、抵抗Ｒ４を備
えている。
【００１５】このような構成において、まず、プリント
基板２０が正常にコネクタ１１ａおよび１１ｂに装着さ
れている時には、信号生成回路１６および電源入力認識
回路１９には、電圧５Ｖおよび−４８Ｖが供給され、ゲ
ート素子１８には５Ｖの駆動電圧が供給される。この
時、電源入力認識回路１９では、リレーコイルＳａに電
圧−４８Ｖが印加され接点Ｓｂがオン状態になるため、
制御端子Ｃには信号「ＬＯＷ」が入力され、ゲート素子
１８はオン状態になる。それによって、信号生成回路１
６で生成された正常な信号は、ゲート素子１８およびコ
ネクタ１ｂを介して外部回路１２へ供給される。
基板２０が正常にコネクタ１１ａおよび１１ｂに装着さ
れている時には、信号生成回路１６および電源入力認識
回路１９には、電圧５Ｖおよび−４８Ｖが供給され、ゲ
ート素子１８には５Ｖの駆動電圧が供給される。この
時、電源入力認識回路１９では、リレーコイルＳａに電
圧−４８Ｖが印加され接点Ｓｂがオン状態になるため、
制御端子Ｃには信号「ＬＯＷ」が入力され、ゲート素子
１８はオン状態になる。それによって、信号生成回路１
６で生成された正常な信号は、ゲート素子１８およびコ
ネクタ１ｂを介して外部回路１２へ供給される。
【００１６】次に、プリント基板２０をコネクタ１１ａ
および１１ｂに対して挿抜する際に、一時的に電圧５Ｖ
のみがプリント基板２０へ供給される状態になった時に
は、電源入力認識回路１９において、接点Ｓｂがオフ状
態となり、抵抗Ｒ４を介して制御端子Ｃへ信号「ＨＩＧ
Ｈ」が供給されるためゲート素子１８はオフ状態とな
る。従って、信号生成回路１６が、電圧５Ｖのみをうけ
て誤った信号を生成しても、その信号は外部回路１２へ
出力されることがない。
および１１ｂに対して挿抜する際に、一時的に電圧５Ｖ
のみがプリント基板２０へ供給される状態になった時に
は、電源入力認識回路１９において、接点Ｓｂがオフ状
態となり、抵抗Ｒ４を介して制御端子Ｃへ信号「ＨＩＧ
Ｈ」が供給されるためゲート素子１８はオフ状態とな
る。従って、信号生成回路１６が、電圧５Ｖのみをうけ
て誤った信号を生成しても、その信号は外部回路１２へ
出力されることがない。
【００１７】また、プリント基板２０をコネクタ１ａお
よび１ｂに対して挿抜する際に一時的に電圧−４８Ｖの
みがプリント基板へ供給される状態の時には、ゲート素
子１８が駆動せず出力することがないので、電圧−４８
Ｖのみをうけて信号生成回路１６が誤った信号を生成し
ても、その信号は外部回路１２へ出力されない。このよ
うにして、プリント基板２０ａの挿抜時における信号生
成回路１６の誤動作を防止することができる。
よび１ｂに対して挿抜する際に一時的に電圧−４８Ｖの
みがプリント基板へ供給される状態の時には、ゲート素
子１８が駆動せず出力することがないので、電圧−４８
Ｖのみをうけて信号生成回路１６が誤った信号を生成し
ても、その信号は外部回路１２へ出力されない。このよ
うにして、プリント基板２０ａの挿抜時における信号生
成回路１６の誤動作を防止することができる。
【００１８】
【発明の効果】この発明によれば、信号生成回路を実装
したプリント基板をコネクタに対して挿抜する時、信号
生成回路が誤った信号を出力することを防止することが
できる。
したプリント基板をコネクタに対して挿抜する時、信号
生成回路が誤った信号を出力することを防止することが
できる。
【図１】この発明の原理を示す構成図である。
【図２】第１実施例を示す構成説明図である。
【図３】第２実施例を示す構成説明図である。
１１ａ、１１ｂ コネクタ １２ 外部回路 １３、１４ 直流電源 １６ 信号生成回路 １７ 接続路 １８ ゲート素子 １９ 電源入力認識回路 Ｒ１、Ｒ２、Ｒ３ 抵抗 Ｑ１ ＮＰＮトランジスタ Ｇ１ インバータ
Claims (3)
- 【請求項１】 コネクタ（１）と、コネクタ（１）を介
して外部回路（２）から複数種類の電源（３、４、５）
の供給をうけて信号を生成する信号生成回路（６）と、
生成された信号を外部回路（２）へ出力するために信号
生成回路（６）とコネクタ（１）とを電気的に接続する
接続路（７）を備えたプリント基板（１０）において、
接続路（７）に挿入された開閉手段（８）と、信号生成
回路（６）にすべての種類の電源（３、４、５）が供給
されたことを検出して前記開閉手段（８）を閉路する電
源入力認識手段（９）を備えたことを特徴とするプリン
ト基板実装回路の誤動作防止装置。 - 【請求項２】 開閉手段（８）が半導体スイッチング素
子からなる請求項１のプリント基板実装回路の誤動作防
止装置。 - 【請求項３】 電源入力認識手段（９）が、複数種類の
すべての電源（３、４、５）からの電圧をうけたとき
に、はじめて半導体スイッチング素子をオンする信号を
出力する回路からなる請求項２のプリント基板実装回路
の誤動作防止装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33367593A JP2872029B2 (ja) | 1993-12-27 | 1993-12-27 | プリント基板実装回路の誤動作防止装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33367593A JP2872029B2 (ja) | 1993-12-27 | 1993-12-27 | プリント基板実装回路の誤動作防止装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07193381A JPH07193381A (ja) | 1995-07-28 |
| JP2872029B2 true JP2872029B2 (ja) | 1999-03-17 |
Family
ID=18268717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33367593A Expired - Lifetime JP2872029B2 (ja) | 1993-12-27 | 1993-12-27 | プリント基板実装回路の誤動作防止装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2872029B2 (ja) |
-
1993
- 1993-12-27 JP JP33367593A patent/JP2872029B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07193381A (ja) | 1995-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2872029B2 (ja) | プリント基板実装回路の誤動作防止装置 | |
| US7173350B2 (en) | Load drive control apparatus having minimized power consumption when functioning in waiting status | |
| KR100678620B1 (ko) | 차량용 전자제어장치의 전원 및 앰씨유 감시를 이용한릴레이 구동회로 | |
| JP2000307357A (ja) | プリアンプ回路 | |
| JP2773788B2 (ja) | 電圧切換回路 | |
| JPS6264226A (ja) | 電気機器 | |
| JPH08106345A (ja) | 異電圧素子間インタフェース装置 | |
| JP3166385B2 (ja) | 検出スイッチ | |
| JP2002528938A (ja) | 少なくとも１つのハイサイド半導体スイッチを有する電力出力段のための誤極性保護回路 | |
| JPS6319097A (ja) | 線路異常監視装置 | |
| JP3158413B2 (ja) | アブソリュートエンコーダへの電源電圧供給装置 | |
| KR880002186Y1 (ko) | 오디오 기기에서의 전원 온,오프 제어회로 | |
| JP2801342B2 (ja) | 電源ｏｎ―ｏｆｆ回路 | |
| JP3228843B2 (ja) | 並列電源システム | |
| JP3971588B2 (ja) | ヘッド保護装置、及びそのヘッド保護装置を備えたカードリーダ | |
| JPH0378708B2 (ja) | ||
| KR910000681Y1 (ko) | 기능 절환 장치 | |
| US20010006341A1 (en) | Reset circuit | |
| JP3092126B2 (ja) | 電源切換回路 | |
| JP3062989B2 (ja) | コイル駆動制御装置 | |
| JPH10209847A (ja) | 入力インタフェース回路 | |
| KR930005745Y1 (ko) | 마이콤 오동작시 리셋트 회로 | |
| JPS6145542Y2 (ja) | ||
| JP3090313B2 (ja) | 電源盤出力制御方法 | |
| JP2708497B2 (ja) | 電気部品の誤搭載検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981215 |