KR20000008581A - 전원 관리 기능을 갖는 컴퓨터 시스템 - Google Patents

Abstract

개시되는 본 발명의 컴퓨터 시스템은 ACPI에 따른 전원 관리를 수행하는 전원 관리 제어부를 구비하며, 상기 전원 관리 제어부는 컴퓨터 시스템의 상태에 따라 단계적으로 전원 감소를 제어한다. 컴퓨터 시스템에 구비되는 휘발성 메모리의 파워 플랜(power plan)은 다른 하드웨어 장치들과 독립적으로 설계되며 이에 따른 스위칭 회로가 구비된다. 상기 스위칭 회로는 상기 전원 관리 제어부의 제어를 받는데, 전원 공급 회로로부터 제공되는 메인 전원(main power)과 스탠바이 전원(standby power)중 선택된 하나의 전원을 상기 휘발성 메모리로 공급한다.

Description

전원 관리 기능을 갖는 컴퓨터 시스템(COMPUTER SYSTEM HAVING POWER MANAGEMENT FUNCTION)

본 발명은 컴퓨터 시스템에 관한 것으로, 보다 구체적으로는 전원 소비 감소를 위한 전원 관리(power management) 기능을 구비한 컴퓨터 시스템에 관한 것이다.

최근 십여년간 반도체 기술은 많은 발전을 해왔다. 반도체 기술의 발전에 따라 컴퓨터 시스템 및 주변 기기들의 성능도 급속히 발전되어 왔다. 컴퓨터 시스템의 성능이 증가되면서 전원 소비도 따라 증가하게 되었다. 이로 인하여 산업계에서는 컴퓨터 시스템의 전원 소비를 감소시키고자 하는 노력이 집중되고 있다. 예를 들어, 일정 시간 동안 입력 장치로부터 데이터 입력이 없는 경우에는 디스플레이 장치의 디스플레이 동작을 정지시키는 것과, 일정 시간 동안 하드디스크 드라이브의 엑세스가 발생되지 않는 경우 하드디스크 드라이브의 동작을 정지시키는 것 등의 전원 관리를 통해 컴퓨터 시스템의 전원 소비를 최소화하고 있다.

이러한 전원 관리 기능은 잘 알려진 것으로, 초기의 단순 전원 관리 기능을 갖는 "전원 관리 시스템(Power Management System)"에서 보다 향상된 전원 관리 기능을 갖는 "향상된 전원 관리 시스템(Advanced Power Management)"으로 그 기능이 향상되어 컴퓨터 시스템에 적용되어 왔다. 최근에는 인텔사(Intel Corporation), 마이크로소프트사(Microsoft Corporation), 도시바사(Toshiba Corporation)에 의해 새롭게 ACPI(Advanced Configuration and Power Interface Specification)가 제안되었다. ACPI에 관한 상세한 내용은 Advanced Configuration and Power Interface Specification Revision 1.0에 개시되어 있다. ACPI에 의하면, 컴퓨터 시스템의 동작 상태를 여러 단계로 구분하고, 각 단계에서 선택되는 하드웨어 장치들의 전원 소비를 감소시킨다.

도 1에는 ACPI에 따른 시스템 상태(system state) 및 그것의 천이(transition)를 보여주는 상태도가 도시되어 있다. 도 1에 도시된 바와 같이, 컴퓨터 시스템의 전체 시스템 상태는 크게 5가지로 구분되는데 Legacy 상태(20), GO 상태(40), G1 상태(50), G2 상태(30), G3 상태(10)이다. 상기 Legacy 상태(20)는 ACPI 기능이 디스에이블된 상태로서 전원 관리가 이루어지지 않는 상태이다. 상기 G3 상태(10)는 기계적 오프(Mechanical Off) 상태로서 시스템에 일체의 전원 공급이 차단된 상태이다. 상기 G2 상태(30)는 소프트 오프(Soft Off) 상태로서 소프트 스위치를 감지하기 위한 최소한의 전원 소비만 발생하는 상태이다. 상기 G0 상태(40)는 워킹(Working) 상태로서 컴퓨터 시스템이 정상적으로 동작하는 상태이다. 상기 G1 상태(50)는 슬리핑(Sleeping) 상태로서 전원 소비 감소가 단계적으로 이루어 진다.

다시, 상기 컴퓨터 시스템은 6단계의 슬리핑 상태(Sleeping state)로 구분이 된다. S0 상태는 상기 G0(40)에, S1~S4 상태(50a~50d)는 상기 G1 상태(50)에, S5 상태는 상기 G2 상태(30)에 각각 대응된다. 상기 S1~S4 상태(50a~50d)에서는 컴퓨터 시스템의 동작 상태에 따라 그에 대응되게 전원 감소가 단계적으로 진행된다. 특히, 상기 단계 S3 상태(50c)에서는 휘발성 메모리(volatile memory)에 시스템 콘텍스트(system context)가 저장되고 상기 휘발성 메모리에 공급되는 전원을 제외한 다른 하드웨어 장치들로 공급되는 전원은 차단된다. 이 동작은 일반적으로 SUSPEND_TO_RAM이라 한다. 상기 S4 상태(50d)에서는 불휘발성 메모리(non-volatile memory)에 시스템 콘텍스트가 저장되며, 시스템의 모든 하드웨어 장치들에 공급되는 전원이 차단된다. 이 상태는 일반적으로 SUSPEND_TO_DISK라 한다. 상기 S4 상태(50d)의 경우에는 상기 G2 상태(30)와 동일한 전원 상태를 갖게 된다.

이상과 같은 ACPI는 컴퓨터 시스템에 점차적으로 적용되고 있는데, 컴퓨터 시스템은 이에 적합하게 파워 플랜(power plane)을 가질 필요성이 요구된다. 특히, 종래의 컴퓨터 시스템은 휘발성 메모리의 파워 플랜이 다른 하드웨어 장치의 파워 플랜과 독립적으로 설계되어 있지 않아 상기 S3단계에서 효과적인 전원 감소가 이루어지지 않는 문제점이 있었다.

따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서 컴퓨터 시스템에서 메모리의 전원 소비를 효과적으로 감소시키는 컴퓨터 시스템을 제공하는데 있다.

도 1은 ACPI에 따른 컴퓨터 시스템의 상태(state) 및 각 상태의 천이(transition)를 보여주는 상태도;

도 2는 본 발명의 바람직한 실시예에 따른 컴퓨터 시스템에서 메모리 서브시스템과 전원 공급 회로에 관련된 부분의 회로 구성을 보여주는 블록도;

도 3은 도 2에 도시된 스위칭 회로의 회로 구성을 보여주는 블록도;

도 4는 도 2에 도시된 스위칭 회로의 상세 회로도; 그리고

도 5는 컴퓨터 시스템의 전원 공급 상태별로 전원 공급회로와 전원 관리 제어부에서 출력되는 주요 신호의 전압 레벨을 표로 보여주는 도면이다.

*도면의 주요 부분에 대한 부호의 설명*

100 : 전원 공급 회로 200 : 스위칭 회로

300 : 전원 관리 제어부 400 : 메모리 서브시스템

500 : 소프트 스위칭 600 : 리쥼 이벤트

700 : 시스템 상태 정보

상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 정상 동작 모드와 전원 소비 감소 모드를 갖는 전원 관리 기능을 갖는 컴퓨터 시스템은: 상기 정상 동작 모드에서 메인 전원을 공급하고, 상기 전원 감소 모드에서 스탠바이 전원을 공급하는 전원 공급 회로와; 상기 정상 동작 모드와 상기 전원 소비 감소 모드에 따라 다단계의 전원 관리 기능을 수행하는 전원 관리 제어부와; 휘발성 메모리와, 상기 휘발성 메모리의 동작을 제어하기 위한 메모리 컨트롤러를 포함하는 메모리 서브시스템과; 상기 전원 공급 회로와 상기 메모리 서브시스템으로의 전원 공급 패스에 구성되며, 상기 전원 관리 제어부의 제어를 받아 상기 메모리 서브시스템으로 전원을 입력하는 스위칭 회로를 포함하고, 상기 스위칭 회로는: (a) 상기 메모리 서브시스템으로 상기 메인 전원을 입력/차단하는 제 1 전원 입력부와; (b) 상기 메모리 서브시스템으로 상기 스탠바이 전원을 입력/차단하는 제 2 전원 입력부와; (c) 상기 전원관리 제어부의 제어에 따라 상기 제 1 및 제 2 전원 입력부의 스위칭 동작을 제어하는 스위칭 제어부를 포함한다.

이 실시예에 있어서, 상기 제 1 전원 입력부는 상기 스위칭 제어부의 제어에 따라 스위칭 동작하여 상기 메인 전원을 상기 메모리 서브시스템으로 공급/차단하는 트랜지스터를 포함한다.

이 실시예에 있어서, 상기 제 2 전원 입력부는: 상기 스탠바이 전원을 입력하여 소정의 전압 레벨을 갖는 스탠바이 전원으로 출력하는 레귤레이터와; 상기 스위칭 제어부의 제어에 따라 스위칭 동작하여 상기 레귤레이터로부터 출력되는 스탠바이 전원을 상기 메모리 시스템으로 공급/차단하는 트랜지스터를 포함한다.

이 실시예에 있어서 상기 스위칭 제어부는 상기 제 1 전원 입력부의 스위칭 동작을 제어하는 제 1 트랜지터와; 상기 제 2 전원 입력부의 스위칭 동작을 제어하는 제 2 트랜지스터와; 상기 전원 관리 제어부로부터 제공되는 소정의 제어 신호와 상기 전원 공급 회로가 정상적인 전원 공급 상태에서 출력하는 소정의 신호에 따라 각각 온/오프되어 상기 제 1 및 제 2 트랜지스터의 온/오프 동작을 제어하는 제 3 및 제 4 트랜지스터를 포함한다.

(실시예)

이하 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명한다.

본 발명의 신규한 컴퓨터 시스템은 ACPI에 따른 전원 관리를 수행하는 전원 관리 제어부를 구비하며, 상기 전원 관리 제어부는 컴퓨터 시스템의 상태에 따라 단계적으로 전원 감소를 제어한다. 특히, 휘발성 메모리의 파워 플랜(power plan)은 다른 하드웨어 장치들과 독립적으로 설계되며 이에 따른 스위칭 회로가 구비된다. 상기 스위칭 회로는 상기 전원 관리 제어부의 제어를 받는데, 전원 공급 회로로부터 제공되는 메인 전원(main power)과 스탠바이 전원(standby power)중 선태적으로 하나의 전원을 상기 휘발성 메모리로 공급한다.

도 2는 본 발명의 바람직한 실시예에 따른 컴퓨터 시스템에서 메모리 서브 시스템과 전원 공급 회로에 관련된 부분의 회로 구성을 보여주는 블록도 이다. 도 2를 참조하여, 본 발명의 바람직한 실시예에 따른 컴퓨터 시스템은 전원 공급회로(100), 스위칭 회로(200), 전원 관리 제어부(300), 메모리 서브시스템(400), 소프트 스위치(500) 그리고 도시되지 않았으나 컴퓨터 시스템의 기능 회로들이 포함된다.

상기 전원 공급 회로(100)는 스위칭 가능한 전원 공급회로이며, 시스템으로 제공되는 각종 전압 레벨을 갖는 다수의 전원을 공급한다. 미도시 되어 있으나 상기 전원 공급 회로(100)는 상기 전원 관리 제어부(300)를 위한 별도의 리니어 레귤레이터를 구비하고 있어서 외부 전원이 공급되는 경우에는 항상 상기 전원 관리 제어부(300)로 전원을 공급한다. 이는 참조 번호 101로 표시되었다. 그러므로 상기 전원 관리 제어부(300)는 외부 전원 공급이 차단되지 않는 경우를 제외하고는 지속적으로 동작을 한다. 이러한 것은 통상적으로 잘 알려진 바와 같다.

상기 전원 관리 제어부(300)는 상기 전원 공급 회로(100)와 상기 스위칭 회로(200)를 제어하여 ACPI에 기초한 전원 공급 제어를 수행한다. 상기 전원 관리 제어부(300)의 상기 전원 공급 제어는 시스템의 상태 정보(600)와 리쥼 이벤트(700)의 입력에 기초한다. 상기 시스템 상태 정보(600)는 ACPI에 기초한 시스템 동작 상태에 관한 정보로서, 바람직하게는 ACPI를 지원하는 바이오스로부터 제공된다.

도 1을 참조하여, 상기 리쥼 이벤트(600)는 컴퓨터 시스템이 슬리핑 상태인 G1 상태(50)에서 정상 상태로 복귀해야 하는 것을 알리는 인터럽트 신호들이다. 예를 들어, G1 상태(50)에서 키보드 장치의 입력이나, 외부 입출력 포트로부터 입력이 발생되는 경우에 해당되는 인터럽트가 발생하여 상기 전원 관리 제어부(700)로 입력된다. 그러면 상기 전원 관리 제어부(300)부는 상기 전원 공급 회로 및 상기 스위칭 회로(200)를 제어하여 시스템이 워킹 상태 즉, G0 상태(40)로 복귀되게 한다.

그리고 상기 전원 관리 제어부(300)는 상기 소프트 스위치(500)의 입력을 감지하여 그에 대응된 전원 공급 동작을 제어한다. 사용자는 상기 소프트 스위치(500)를 사용하여 시스템을 온/오프하거나, 시스템이 전원 절약 모드로 진입하게 한다. 시스템이 정상적으로 동작하고 있을 때, 상기 소프트 스위치(500)를 소정 시간 이내로 짧게 클릭(click)하면 시스템은 전원 절약 모드로 진입하는데, 바람직하게는 슬리핑 상태인 G1 상태(50)의 S4 상태(50d)로 진입한다. 이 경우 시스템 콘텍스트는 불휘발성 메모리인 하드디스크에 저장된다. 이러한 동작은 상기 전원 관리 제어부(600)가 상기 소프트 스위치의 입력을 감지하고 그에 대응된 SMI(system management interrupt)(800)를 발생함으로서 이루어진다. SMI(800)는 CPU(미도시됨)로 입력되고, 이에 따라 시스템 콘텍스트는 하드디스크의 특정 영역에 저장된다. 시스템이 정상적으로 동작하고 있을 때, 상기 소프트 스위치(500)를 소정 시간 이상으로 클릭하면 컴퓨터 시스템은 소프트 오프 상태인 G2 상태(30)로 진입한다.

이상과 같이 상기 전원 관리 제어부(300)는 시스템의 상태에 따라 전원 공급을 제어하는데 이때 전원 공급을 제어하기 위한 제어 신호 SUSA*, SUSB*, SUSC*를 출력한다. SUSA* 신호는 시스템이 워킹 상태인 G0 상태(40)로, SUSB* 신호는 시스템이 SUSPEND_TO_RAM 상태인 S3 상태(50c)로, 그리고 SUSC* 신호는 시스템이 소프트 오프 상태인 G2 상태(30)로 천이될 때 출력되는 신호들이다.

상기 메모리 서브시스템(400)은 메모리 컨트롤러(410), 메모리(420)로 구성된다. 상기 메모리(420)는 휘발성 메모리로서 DRAM(dynamic random access memory), SDRAM(synchronous DRAM) 등으로 구성된다. 상기 스위칭 회로(200)는 상기 전원 관리 제어부(300)의 제어에 의해 동작하며, 상기 전원 공급 회로(100)로부터 출력되는 메인 전원 Vmain1, Vmain2와, 스탠바이 전원 Vsb1을 입력받아 상기 메모리 서브시스템(400)의 전원을 입력한다. 상기 스위칭 회로(200)에 대하여 도 3 내지 도 5를 참조하여 상세히 설명한다.

도 3은 도 2에 도시된 스위칭 회로의 회로 구성을 보여주는 블록도이다. 도 3을 참조하여, 상기 스위칭 회로(200)는 크게 제 1 전원 입력부(210), 제 2 전원 입력부(220) 그리고 스위칭 제어부(230)로 구성된다. 상기 메모리 서브시스템(400)은 컴퓨터 시스템이 G0 상태(40)인 경우 상기 제 1 전원 입력부(210)를 통해 전원을 공급받고, 컴퓨터 시스템이 G1 상태(50) 중 S3 상태(50c)로 천이 되면 상기 제 2 전원 입력부(220)를 통해 전원을 입력받는다. 상기 스위칭 제어부(230)는 상기 전원 관리 제어부(300)로부터 제공되는 제어 신호들 SUSB*, SUSC*과 상기 전원 공급 회로(100)에서 제공되는 POWERGOOD 신호를 입력하여 상기 제 1 및 제 2 전원 입력부(210, 220)의 스위칭 동작을 제어한다. 상기 POWERGOOD 신호는 상기 전원 공급 회로(100)가 안정적으로 전원을 공급하게 되는 경우 출력하는 신호이다.

시스템이 G0 상태(40)에 있는 경우에는 상기 전원 공급 회로(100)로부터 메인 전원 Vmain1이 상기 제 1 전원 입력부(210)를 통해 상기 메모리 서브시스템(400)으로 공급된다. 사용자가 시스템을 사용하지 않고 소정 시간이 경과되어 시스템이 S3 상태(50c)로 천이 되고, 상기 제 2 전원 입력부(220)를 통해 스탠바이 전원 Vsb1이 소정 전압 레벨로 변환되어 상기 메모리 서브시스템(400)으로 제공된다. 또는 S3 상태(50c)로 천이 되게 하기 위해 시스템에 구비되는 특정 슬립 스위치(sleep switch)가 입력되는 경우에도 동일한 동작이 수행된다.

이때, 상기 전원 관리 제어부(300)는 상기 메모리 컨트롤러(410)에게 시스템이 S3 상태(50c)로 천이 되는 것을 알리는 신호 SUS_STATUS*(suspend status signal)를 제공한다. 상기 메모리 컨트롤러(410)는 이에 따라 상기 메모리(420)가 셀프 리프레쉬 모드(self refresh mode) 동작하도록 제어한다. 그러므로 시스템이 S3 상태(50c)로 천이된 후에는 상기 메모리(420)에 시스템의 컨텍스트 및 현재 작업중인 데이터가 보존된다. 사용자가 리쥼 스위치(resume switch; 일반적으로 상기 슬립 스위치와 겸용함)를 입력하거나, 외부 입력에 의해 리쥼 이벤트(700)가 발생하면 시스템은 G0 상태(40)로 천이(이때 소요 시간은 수초 이내임)된다.

좀더 구체적으로, 상기 스위칭 회로(200)의 상세 구성과 동작을 도 4를 참조하여 설명한다. 도 4에는 도 2에 도시된 스위칭 회로의 상세 회로도가 도시되어 있다.

도 4를 참조하여, 상기 제 1 전원 입력부(210)는 MOS 트랜지스터 Q7로 구성된다. 상기 전원 공급 회로(100)로부터 메인 전원 Vmain1은 상기 MOS 트랜지스터 Q7으로 입력되고, MOS 트랜지스터 Q7이 턴온된 경우에는 상기 메인 전원 Vmain1이 상기 메모리 서브시스템(400)으로 입력된다.

상기 제 2 전원 입력부(220)는 레귤레이터(221)와 커패시터 C1, C2, C3, C4, C5와 분압 저항 R1, R2 그리고 MOS 트랜지스터 Q1로 구성된다. 상기 레귤레이터(221)는 상기 전원 공급 회로(100)로부터 제공되는 스탠바이 전원 Vsb1을 소정의 전압 레벨을 갖는 스탠바이 전원 Vsb2로 변환하여 출력한다. 상기 스탠바이 전원 Vsb2는 미도시되어 있으나 시스템의 다른 회로에도 공급될 수 있다. 상기 스탠바이 전원Vsb1, Vsb2는 바람직하게는 각각 5V, 3V이다. 상기 레귤레이터(221)로부터 출력된 스탠바이 전원 Vsb2는 커패시터 C3, C4, C5로 구성되는 평활 회로를 거처 MOS 트랜지스터 Q1으로 입력된다. MOS 트랜지스터 Q1이 턴온된 경우에는 상기 스탠바이 전원 Vsb2는 상기 메모리 서브시스템(400)으로 입력된다.

상기 스위칭 제어부(230)은 MOS 트랜지스터 Q2, Q3, Q4, Q5, Q6과 저항 R3, R4, R5, R6, R7 그리고 분압 저항 R8, R9, R10으로 구성된다. 상기 스위칭 제어부(230)는 시스템의 상태에 따라서 상기 전원 관리 제어부(300)의 제어를 받아 상기 MOS 트랜지스터 Q1, Q7을 턴온/턴오프 시킨다.

이상과 같이 구성된 제 1 및 제 2 전원 입력부(210, 220)와 스위칭 제어부(230)는 상기 전원 관리 제어부(300)로부터 제공되는 제어 신호 SUSB*, SUSC* 그리고 상기 전원 공급 회로(100)에서 공급되는 POWERGOOD 신호에 의해 동작한다. 첨부 도면 도 5에는 컴퓨터 시스템의 전원 공급 상태별로 상기 전원 공급 회로(100)와 전원 관리 제어부(300)에서 출력되는 주요 신호의 전압 레벨을 표로 보여주는 도면이 도시되어 있다.

도 4 및 도 5를 참조하여, 컴퓨터 시스템이 워킹 상태인 GO 상태(40)에서는 SUSB*는 인엑티브 하이(inactive high), POWERGOOD 신호는 엑티브 하이(active high) 상태를 유지하여 MOS 트랜지스터 Q2, Q3가 온되며, MOS 트랜지스터 Q4, Q6의 게이트 전압은 로우 상태가 된다. 그러므로 MOS 트랜지스터 Q6, Q4도 오프 상태가 된다. 따라서 MOS 트랜지스터 Q6가 오프됨으로 분압 저항 R8, R9, R10에 의해 MOS 트랜지스터 Q7의 게이트가 하이 상태로되어 MOS 트랜지스터 Q7은 온되므로 메인 전원 Vmain1이 상기 메모리 서브시스템(400)으로 공급된다. 그리고 MOS 트랜지스터 Q1의 게이트 전압은 하이 상태를 유지하여 오프가 되어 스탠바이 전원 Vsb2는 상기 메모리 서브시스템(400)으로 공급되지 않는다. 그리고 SUSC* 신호는 인엑티브 하이 상태를 유지하여 MOS 트랜지스터 Q5는 온 된다.

컴퓨터 시스템이 SUSPEND_TO_RAM 즉, S3 상태(50c)로 될 때에는 SUSB*가 엑티브 로우 상태가 되고, 이에 따라 상기 전원 공급 회로(100)로부터 출력되는 메인 전원 Vmain1, Vmain2는 오프되고, POWERGOOD 신호도 인엑티브 로우 상태가 된다. 또한, SUSB*, POWERGOOD 신호에 의해서 MOS 트랜지스터 Q2, Q3도 오프 상태가 된다. 이에 따라 MOS 트랜지스터 Q4, Q6의 게이트 전압이 하이 상태가 되어 온 된다. MOS 트랜지스터 Q6가 온 상태가 되면 MOS 트랜지스터 Q7의 게이트 전압은 로우 상태가 되어 오프 된다. SUSPEND_TO_RAM 상태에서 SUSC* 신호는 하이 상태이므로 MOS 트랜지스터 Q4, Q5는 온되어 MOS 트랜지스터 Q1의 게이트 전압은 로우 상태가 되어온되며 스탠바이 전원 Vsb2는 상기 메모리 서브시스템(400)으로 공급된다. 이와 같이, SUSPEND_TO_RAM 상태에서 상기 전원 공급 회로(100)로부터 제공되는 스탠바이 전원 Vsb1에 의해 상기 메모리 서브시스템(400)에 전원이 공급된다.

컴퓨터 시스템이 소프트 오프 상태인 G2 상태(30)로 되면 SUSB*, POWERGOOD, SUSC* 신호는 모두 로우 상태를 유지하여 MOS 트랜지스터 Q2, Q3은 오프 상태, MOS 트랜지스터 Q6는 온 상태, MOS 트랜지스터 Q7은 오프 상태, MOS 트랜지스터 Q4는 온 상태가 된다. 그러나 MOS 트랜지스터 Q5는 오프가 되어 MOS 트랜지스터 Q1의 게이트 전압은 하이 상태를 유지하여 오프 된다. 따라서 소프트 오프 상태인 G2 상태(30)에서는 상기 메모리 서브시스템(400)으로 어떠한 전원도 공급되지 않게 된다.

이상과 같은 본 발명에 의하면, 메모리 서브시스템의 파워 플랜이 다른 하드웨어 디바이스와 독립적으로 구성되므로 SUSPEND_TO_RAM 상태에서 효과적인 전원 감소가 이루어진다. 특히, 스위칭 회로의 구성이 간단하여 생산 단가를 감소할 수 있는 효과가 있다.

Claims (4)

1. 정상 동작 모드와 전원 소비 감소 모드를 갖는 전원 관리 기능을 갖는 컴퓨터 시스템에 있어서:

   상기 정상 동작 모드에서 메인 전원을 공급하고, 상기 전원 감소 모드에서 스탠바이 전원을 공급하는 전원 공급 회로와;

   상기 정상 동작 모드와 상기 전원 소비 감소 모드에 따라 다단계의 전원 관리 기능을 수행하는 전원 관리 제어부와;

   휘발성 메모리와, 상기 휘발성 메모리의 동작을 제어하기 위한 메모리 컨트롤러를 포함하는 메모리 서브시스템과;

   상기 전원 공급 회로와 상기 메모리 서브시스템으로의 전원 공급 패스에 구성되며, 상기 전원 관리 제어부의 제어를 받아 상기 메모리 서브시스템으로 전원을 입력하는 스위칭 회로를 포함하고,

   상기 스위칭 회로는:

   (a) 상기 메모리 서브시스템으로 상기 메인 전원을 입력/차단하는 제 1 전원 입력부와;

   (b) 상기 메모리 서브시스템으로 상기 스탠바이 전원을 입력/차단하는 제 2 전원 입력부와;

   (c) 상기 전원관리 제어부의 제어에 따라 상기 제 1 및 제 2 전원 입력부의 스위칭 동작을 제어하는 스위칭 제어부를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
2. 제 1 항에 있어서,

   상기 제 1 전원 입력부는

   상기 스위칭 제어부의 제어에 따라 스위칭 동작하여 상기 메인 전원을 상기 메모리 서브시스템으로 공급/차단하는 트랜지스터를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
3. 제 1 항에 있어서,

   상기 제 2 전원 입력부는:

   상기 스탠바이 전원을 입력하여 소정의 전압 레벨을 갖는 스탠바이 전원으로 출력하는 레귤레이터(221)와;

   상기 스위칭 제어부의 제어에 따라 스위칭 동작하여 상기 레귤레이터로부터 출력되는 스탠바이 전원을 상기 메모리 시스템으로 공급/차단하는 트랜지스터(Q1)를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
4. 제 1 항에 있어서

   상기 스위칭 제어부는

   상기 제 1 전원 입력부의 스위칭 동작을 제어하는 제 1 트랜지터(Q6)와;

   상기 제 2 전원 입력부의 스위칭 동작을 제어하는 제 2 트랜지스터(Q4)와;

   상기 전원 관리 제어부로부터 제공되는 소정의 제어 신호(SUSB*)와 상기 전원 공급 회로가 정상적인 전원 공급 상태에서 출력하는 소정의 신호(POWERGOOD)에 따라 각각 온/오프되어 상기 제 1 및 제 2 트랜지스터(Q6, Q4)의 온/오프 동작을 제어하는 제 3 및 제 4 트랜지스터(Q2, Q3)를 포함하는 것을 특징으로 하는 컴퓨터 시스템.