KR20150102329A - 데이터 저장 장치 - Google Patents

데이터 저장 장치 Download PDF

Info

Publication number
KR20150102329A
KR20150102329A KR1020140024070A KR20140024070A KR20150102329A KR 20150102329 A KR20150102329 A KR 20150102329A KR 1020140024070 A KR1020140024070 A KR 1020140024070A KR 20140024070 A KR20140024070 A KR 20140024070A KR 20150102329 A KR20150102329 A KR 20150102329A
Authority
KR
South Korea
Prior art keywords
memory device
nonvolatile memory
controller
data
power
Prior art date
Application number
KR1020140024070A
Other languages
English (en)
Other versions
KR102155611B1 (ko
Inventor
이현주
김천성
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140024070A priority Critical patent/KR102155611B1/ko
Priority to US14/280,085 priority patent/US9524757B2/en
Publication of KR20150102329A publication Critical patent/KR20150102329A/ko
Application granted granted Critical
Publication of KR102155611B1 publication Critical patent/KR102155611B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2297—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)

Abstract

본 발명은 전력 소모를 감소시킬 수 있는 데이터 저장 장치에 관한 것이다. 본 발명의 실시 예에 따른 데이터 저장 장치는, 불휘발성 메모리 장치; 상기 불휘발성 메모리 장치에 데이터가 저장되도록 또는 상기 불휘발성 메모리 장치에 저장된 데이터가 독출되도록 상기 불휘발성 메모리 장치를 제어하는 컨트롤러; 및 상기 불휘발성 메모리 장치에 전원을 공급하는 전원 관리 유닛을 포함하되, 상기 컨트롤러는 상기 불휘발성 메모리 장치에 공급될 전원이 동적으로 변경되도록 상기 전원 관리 유닛을 제어한다.

Description

데이터 저장 장치{DATA STORAGE DEVICE}
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 전력 소모를 감소시킬 수 있는 데이터 저장 장치에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
본 발명의 실시 예는 전력 소모가 감소된 데이터 저장 장치를 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 불휘발성 메모리 장치; 상기 불휘발성 메모리 장치에 데이터가 저장되도록 또는 상기 불휘발성 메모리 장치에 저장된 데이터가 독출되도록 상기 불휘발성 메모리 장치를 제어하는 컨트롤러; 및 상기 불휘발성 메모리 장치에 전원을 공급하는 전원 관리 유닛을 포함하되, 상기 컨트롤러는 상기 불휘발성 메모리 장치에 공급될 전원이 동적으로 변경되도록 상기 전원 관리 유닛을 제어한다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 불휘발성 메모리 장치; 상기 불휘발성 메모리 장치에 구동 전원을 제공하는 전원 관리 유닛; 및 상기 불휘발성 메모리 장치를 통해서 처리될 데이터가 시퀀셜 데이터인지 랜덤 데이터인지를 판단하고, 판단 결과에 따라서 서로 다른 전원이 인가되도록 상기 전원 관리 유닛을 제어하는 컨트롤러를 포함한다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 불휘발성 메모리 장치; 상기 불휘발성 메모리 장치를 제어하는 컨트롤러; 및 상기 불휘발성 메모리 장치에 전원을 공급하는 전원 관리 유닛을 포함하되, 상기 전원 관리 유닛은 상기 불휘발성 메모리 장치에 공급될 복수의 전원들을 생성하고, 상기 컨트롤러의 제어에 응답하여 상기 복수의 전원들 중 어느 하나를 선택적으로 공급한다.
본 발명의 실시 예에 따르면 데이터 저장 장치의 전력 소모가 감소될 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다.
도 2는 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 예시적으로 설명하기 위한 순서도이다.
도 3 및 도 4는 본 발명의 실시 예에 따른 전원 관리 유닛을 예시적으로 보여주는 블럭도이다.
도 5는 본 발명의 실시 예에 따른 컨트롤러를 예시적으로 보여주는 블럭도이다.
도 6은 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다. 데이터 저장 장치(100)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(100)는 메모리 시스템이라고도 불릴 수 있다.
데이터 저장 장치(100)는 호스트 장치와 연결되는 인터페이스 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(100)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(100)는 컨트롤러(110), 불휘발성 메모리 장치(120) 및 전원 관리 유닛(130)을 포함할 수 있다. 비록 도시되지는 않았지만, 데이터 저장 장치(100)는 호스트 장치로부터 불휘발성 메모리 장치(120)로 또는 불휘발성 메모리 장치(120)로부터 호스트 장치로 전송될 데이터를 버퍼링(buffering)하거나 캐싱(caching)할 수 있는 휘발성 메모리 장치를 더 포함할 수 있다.
컨트롤러(110)는 내부의 동작 메모리 장치(도시되지 않음)에 로딩된 펌웨어 또는 소프트웨어의 구동을 통해서 데이터 저장 장치(100)의 제반 동작을 제어할 수 있다. 컨트롤러(110)는 펌웨어 또는 소프트웨어와 같은 코드 형태의 명령(instruction) 또는 알고리즘을 해독하고 구동할 수 있다. 컨트롤러(110)는 하드웨어 또는 하드웨어와 소프트웨어가 조합된 형태로 구현될 수 있다. 컨트롤러(110)는 마이크로 컨트롤 유닛(micro control unit, MCU), 중앙 처리 장치(central processing unit, CPU) 등으로 구성될 수 있다.
컨트롤러(110)는 불휘발성 메모리 장치(120)를 제어할 수 있다. 예시적으로, 컨트롤러(110)는 불휘발성 메모리 장치(120)가 읽기, 쓰기, 소거와 같은 동작을 수행하도록 제어할 수 있다. 또한, 컨트롤러(110)는 불휘발성 메모리 장치(120)가 저속 모드 또는 고속 모드로 동작하도록 동작 모드(MD)를 제어할 수 있다.
컨트롤러(110)는 입출력 드라이버(111_1)를 포함할 수 있다. 입출력 드라이버(111_1)는 불휘발성 메모리 장치(120)로 제공될 제어 신호들을 구동(driving)할 수 있다. 입출력 드라이버(111_1)는 불휘발성 메모리 장치(120)로 제공될 데이터 신호들을 구동할 수 있다. 또한, 입출력 드라이버(111_1)는 불휘발성 메모리 장치(120)로부터 제공된 데이터 신호들 또는 상태 신호들을 수신할 수 있다.
불휘발성 메모리 장치(120)는 데이터 저장 장치(100)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(120)는 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(magnetic random access memory: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory: PCRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 램(resistive random access memory: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다. 강유전체 램(FRAM), 마그네틱 램(MRAM), 상 변화 램(PCRAM) 및 저항성 램(RERAM)는 메모리 셀에 대한 랜덤 액세스가 가능한 불휘발성 랜덤 액세스 메모리 장치의 한 종류이다. 불휘발성 메모리 장치(120)는 낸드 플래시 메모리 장치와 위에서 언급한 다양한 형태의 불휘발성 랜덤 액세스 메모리 장치의 조합으로 구성될 수 있다.
전원 관리 유닛(130)은 데이터 저장 장치(100)의 내부 기능 블럭들(예를 들면, 컨트롤러(110) 및 불휘발성 메모리 장치(120))에 전원을 공급할 수 있다. 예시적으로, 전원 관리 유닛(130)은 외부로부터 입력된 소스 전원에 근거하여 생성한 컨트롤러 전원(PWRC)을 컨트롤러(110)에 공급할 수 있다. 전원 관리 유닛(130)은 외부로부터 입력된 소스 전원에 근거하여 생성한 메모리 전원(PWRM)을 불휘발성 메모리 장치(120)에 공급할 수 있다. 전원 관리 유닛(130)은 컨트롤러(110)로부터 제공되는 전원 관리 신호(PCTRL)에 근거하여 불휘발성 메모리 장치(120)에 공급될 메모리 전원(PWRM)을 생성할 수 있다.
컨트롤러(110)는 호스트 장치로부터 요청된 동작의 속성 또는 호스트 장치로부터 액세스 요청된 데이터의 속성에 근거하여 자신이 처리해야할 작업의 속성을 판단할 수 있다. 컨트롤러(110)는 처리해야할 작업의 속성에 근거하여 불휘발성 메모리 장치(120)에 공급되는 전원(PWRM)을 동적으로 가변할 수 있다. 불휘발성 메모리 장치(120)에 공급되는 전원(PWRM)이 동적으로 가변되면 불필요한 전력 소모가 감소될 수 있기 때문에, 데이터 저장 장치(100)의 전력 소모가 감소될 수 있다.
컨트롤러(110)는 처리해야할 작업의 속성에 근거하여 전원 관리 신호(PCTRL)를 전원 관리 유닛(130)에 제공할 수 있다. 컨트롤러(110)는 처리해야할 작업의 속성에 근거하여 불휘발성 메모리 장치(120)의 동작 모드(MD)를 제어할 수 있다. 즉, 컨트롤러(110)는 불휘발성 메모리 장치(120)에 공급되는 메모리 전원(PWRM)에 대응하는 동작 모드(MD)로 불휘발성 메모리 장치(120)가 동작하도록 불휘발성 메모리 장치(120)의 동작 모드(MD)를 설정할 수 있다. 또한, 컨트롤러(110)는 설정된 불휘발성 메모리 장치(120)의 동작 모드에 대응하는 입출력 드라이버(111_1)의 구동 전압 레벨을 설정할 수 있다.
컨트롤러(110)는 불휘발성 메모리 장치(120)를 통해서 처리될 데이터, 즉, 불휘발성 메모리 장치(120)에 쓰여질 데이터 또는 불휘발성 메모리 장치(120)로부터 독출될 데이터가 시퀀셜 데이터(sequential data)인지 랜덤 데이터(random data)인지를 판단할 수 있다. 컨트롤러(110)는 판단 결과에 따라서 불휘발성 메모리 장치(120)에 서로 다른 전원이 인가되도록 전원 관리 유닛(130)을 제어할 수 있다.
도 2는 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 예시적으로 설명하기 위한 순서도이다. 도 1 및 도 2를 참조하여 데이터 저장 장치의 동작이 이하 상세히 설명될 것이다.
S110 단계에서, 컨트롤러(110)는 처리해야할 작업의 속성에 근거하여 호스트 장치로부터 시퀀셜 데이터(seqeuntial data)와 관련된 동작이 요청되었는지를 판단할 수 있다. 예시적으로, 컨트롤러(110)는 요청된 동작의 속성 정보를 호스트 장치로부터 제공받고, 요청된 동작의 속성 정보에 근거하여 처리해야할 작업의 속성을 판단할 수 있다. 다른 예로서, 컨트롤러(110)는 어드레스 맵핑 정보에 근거하여 호스트 장치로부터 액세스 요청된 데이터의 속성 정보를 판단하고, 판단 결과에 따라서 처리해야할 작업의 속성을 판단할 수 있다. 여기에서, 어드레스 맵핑 정보는, 호스트 장치로부터 액세스 요청된 데이터를 불휘발성 메모리 장치를 통해서 처리하기 위해서(즉, 불휘발성 메모리 장치(120)에 저장하거나, 불휘발성 메모리 장치(120)로부터 독출하기 위해서) 참조해야할 호스트 장치의 어드레스에 대한 불휘발성 메모리 장치(120)의 어드레스 맵핑 정보를 의미할 수 있다.
호스트 장치로부터 시퀀셜 데이터와 관련된 동작이 요청된 경우, 절차는 S120 단계로 진행될 수 있다.
S120 단계에서, 컨트롤러(110)는 제1 전원을 불휘발성 메모리 장치(120)로 공급할 수 있다. 즉, 컨트롤러(110)는 불휘발성 메모리 장치(120)에 제1 전원이 공급되도록 전원 관리 신호(PCTRL)를 전원 관리 유닛(130)에 제공할 수 있다. 그리고 전원 관리 유닛(130)은 전원 관리 신호(PCTRL)에 근거하여 제1 전원을 생성하고, 생성된 제1 전원을 메모리 전원(PWRM)으로서 불휘발성 메모리 장치(120)에 공급할 수 있다.
시퀀셜 데이터와 관련된 동작이 요청된 경우에 불휘발성 메모리 장치(120)에 공급되는 제1 전원은, 제1 전압 레벨을 가질 수 있다.
S130 단계에서, 컨트롤러(110)는 제1 전원에 대응하는 제1 동작 모드로 동작하도록 불휘발성 메모리 장치(120)의 동작 모드(MD)를 설정할 수 있다. 제1 동작 모드는 고속 모드를 포함할 수 있다. 제1 동작 모드는 데이터 스트로브 신호의 상승 엣지와 하강 엣지에 데이터를 포획하는 방식의 더블 데이터 레이트(double data rate, 이하 DDR이라 칭함) 모드를 포함할 수 있다. 컨트롤러(110)의 제어에 따라 동작 모드가 변경되면, 불휘발성 메모리 장치(120)는 초기화되거나, 다른 동작 모드로 변경되기 전까지 설정된 동작 모드로 동작할 것이다.
S140 단계에서, 컨트롤러(110)는 제1 동작 모드에 대응하는 전압 레벨을 입출력 드라이버(111_1)의 구동 전압 레벨로 설정할 수 있다. 즉, 컨트롤러(110)는, 제1 동작 모드로 동작하는 불휘발성 메모리 장치(120)와 입출력 드라이버(111_1) 사이에 송수신되는 신호의 레벨이 매칭될 수 있도록, 입출력 드라이버(111_1)의 구동 전압 레벨을 제1 동작 모드에 대응하는 제2 전압 레벨로 설정할 수 있다.
반면, 호스트 장치로부터 시퀀셜 데이터와 관련된 동작이 요청되지 않은 경우, 즉, 호스트 장치로부터 랜덤 데이터와 관련된 동작이 요청된 경우, 절차는 S150 단계로 진행될 수 있다.
S150 단계에서, 컨트롤러(110)는 제2 전원을 불휘발성 메모리 장치(120)로 공급할 수 있다. 즉, 컨트롤러(110)는 불휘발성 메모리 장치(120)에 제2 전원이 공급되도록 전원 관리 신호(PCTRL)를 전원 관리 유닛(130)에 제공할 수 있다. 그리고 전원 관리 유닛(130)은 전원 관리 신호(PCTRL)에 근거하여 제2 전원을 생성하고, 생성된 제2 전원을 메모리 전원(PWRM)으로서 불휘발성 메모리 장치(120)에 공급할 수 있다.
랜덤 데이터와 관련된 동작이 요청된 경우에 불휘발성 메모리 장치(120)에 공급되는 제2 전원은, 제3 전압 레벨을 가질 수 있다. 제3 전압 레벨은 시퀀셜 데이터와 관련된 동작이 요청된 경우에 불휘발성 메모리 장치(120)에 공급되는 제1 전원의 제1 전압 레벨보다 낮을 수 있다.
S160 단계에서, 컨트롤러(110)는 제2 전원에 대응하는 제2 동작 모드로 동작하도록 불휘발성 메모리 장치(120)의 동작 모드(MD)를 설정할 수 있다. 제2 동작 모드는 저속 모드를 포함할 수 있다. 제2 동작 모드는 데이터 스트로브 신호를 사용하지 않는 싱글 데이터 레이트(single data rate, 이하 SDR이라 칭함) 모드를 포함할 수 있다. 컨트롤러(110)의 제어에 따라 동작 모드가 변경되면, 불휘발성 메모리 장치(120)는 초기화되거나, 다른 동작 모드로 변경되기 전까지 설정된 동작 모드로 동작할 것이다.
S170 단계에서, 컨트롤러(110)는 제2 동작 모드에 대응하는 전압 레벨을 입출력 드라이버(111_1)의 구동 전압 레벨로 설정할 수 있다. 즉, 컨트롤러(110)는, 제2 동작 모드로 동작하는 불휘발성 메모리 장치(120)와 입출력 드라이버(111_1) 사이에 송수신되는 신호의 레벨이 매칭될 수 있도록, 입출력 드라이버(111_1)의 구동 전압 레벨을 제2 동작 모드에 대응하는 제4 전압 레벨로 설정할 수 있다.
제2 동작 모드에 대응하는 제4 전압 레벨은 제1 동작 모드에 대응하는 제2 전압 레벨보다 높을 수 있다.
S140 단계 또는 S170 단계 이후의 S180 단계에서, 컨트롤러(110)는 요청된 동작(즉, 자신이 처리해야할 작업)을 처리할 수 있다.
S190 단계에서, 컨트롤러(110)는 파워 오프 상태로 진입하는지의 여부를 판단할 수 있다. 데이터 저장 장치(100)가 파워 오프 상태로 진입하지 않는 경우, 절차는 S110 단계로 진행될 수 있다. 반면, 데이터 저장 장치(100)가 파워 오프 상태로 진입하는 경우, 절차는 종료될 수 있다. 즉, 컨트롤러(110)는 데이터 저장 장치(100)의 동작이 종료될 때까지, 처리해야할 작업의 속성에 근거하여 불휘발성 메모리 장치(120)에 공급되는 메모리 전원(PWRM)을 동적으로 가변하고, 요청된 동작을 처리할 수 있다.
도 3은 본 발명의 실시 예에 따른 전원 관리 유닛을 예시적으로 보여주는 블럭도이다. 도 3을 참조하면, 전원 관리 유닛(130_A)은 전원 생성 블럭(131_A) 및 레지스터 셋(133_A)을 포함할 수 있다.
컨트롤러(도 1의 110)는 불휘발성 메모리 장치(도 1의 120)에 공급될 메모리 전원(PWRM)의 전압 레벨 값을 전원 관리 신호(PCTRL)로서 전원 관리 유닛(130_A)에 제공할 수 있다. 이러한 경우, 레지스터 셋(133_A)은 컨트롤러(110)로부터 제공된 전원 관리 신호(PCTRL)의 값을 저장할 수 있다.
전원 생성 블럭(131_A)은 레지스터 셋(133_A)에 저장된 메모리 전원(PWRM)의 전압 레벨 값(PWRLV)을 참조하여 메모리 전원(PWRM)을 생성하고, 생성된 메모리 전원(PWRM)을 불휘발성 메모리 장치(120)에 공급할 수 있다. 예시적으로, 전원 관리 신호(PCTRL)로서 제1 전원(PWRM1)의 전압 레벨 값이 제공된 경우, 전원 생성 블럭(131_A)은 제1 전원(PWRM1)을 생성하고, 생성된 제1 전원(PWRM1)을 불휘발성 메모리 장치(120)에 공급할 수 있다. 다른 예로서, 전원 관리 신호(PCTRL)로서 제2 전원(PWRM2)의 전압 레벨 값이 제공된 경우, 전원 생성 블럭(131_A)은 제2 전원(PWRM2)을 생성하고, 생성된 제2 전원(PWRM2)을 불휘발성 메모리 장치(120)에 공급할 수 있다.
즉, 불휘발성 메모리 장치(120)에 공급될 메모리 전원(PWRM)의 전압 레벨 값을 직접적으로 의미하는 전원 관리 신호(PCTRL)가 컨트롤러(110)로부터 제공되는 경우, 전원 관리 유닛(130_A)은 전원 관리 신호(PCTRL)에 대응하는 메모리 전원(PWRM)을 생성하고, 생성된 메모리 전원(PWRM)을 불휘발성 메모리 장치(120)로 공급할 수 있다.
도 4는 본 발명의 실시 예에 따른 전원 관리 유닛을 예시적으로 보여주는 다른 블럭도이다. 도 4를 참조하면, 전원 관리 유닛(130_B)은 전원 생성 블럭(131_B) 및 전압 선택 블럭(135_B)을 포함할 수 있다.
전원 생성 블럭(131_B)은 제1 전원(PWRM1)과 제2 전원(PWRM2)을 메모리 전원(PWRM)으로서 생성할 수 있다. 전원 생성 블럭(131_B)에 의해서 생성된 제1 전원(PWRM1)과 제2 전원(PWRM2)은 전원 선택 블럭(135_B)으로 제공될 수 있다.
전원 선택 블럭(135_B)은 컨트롤러(도 1의 110)로부터 제공된 전원 관리 신호(PCTRL)에 응답하여 제1 전원(PWRM1)과 제2 전원(PWRM2) 중에서 어느 하나를 선택하고, 선택된 전원을 메모리 전원(PWRM)으로서 불휘발성 메모리 장치(도 1의 120)에 공급할 수 있다.
도 5는 본 발명의 실시 예에 따른 컨트롤러를 예시적으로 보여주는 블럭도이다. 도 5를 참조하면, 컨트롤러(110)는 메모리 인터페이스 유닛(111), 호스트 인터페이스 유닛(112), 에러 정정 코드(ECC) 유닛(113), 컨트롤 유닛(114) 및 램(115)을 포함할 수 있다.
메모리 인터페이스 유닛(111)은 불휘발성 메모리 장치(도 1의 120)에 커맨드 및 어드레스를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(111)은 불휘발성 메모리 장치(120)과 데이터를 주고 받을 수 있다. 이를 위해서, 메모리 인터페이스 유닛(111)은 입출력 드라이버(111_1)를 포함할 수 있다.
호스트 인터페이스 유닛(112)은 호스트 장치의 프로토콜에 대응하여 호스트 장치와 데이터 저장 장치(도 1의 100) 사이를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(112)은 USB(universal serial bus), UFS(universal flash storage), MMC(multimedia card), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI expresss) 프로토콜들 중 어느 하나를 통해 호스트 장치와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(112)은 호스트 장치가 데이터 저장 장치(100)를 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(Disk Emulation) 기능을 수행할 수 있다.
ECC 유닛(113)은 불휘발성 메모리 장치(120)로 전송되는 데이터에 근거하여 패러티 비트를 생성할 수 있다. 생성된 패러티 비트는 불휘발성 메모리(120)의 스페어 영역(spare area)에 저장될 수 있다. ECC 유닛(113)은 불휘발성 메모리 장치(120)로부터 읽혀진 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, ECC 유닛(113)은 검출된 에러를 정정할 수 있다.
컨트롤 유닛(114)은 호스트 장치로부터 입력된 신호를 분석하고 처리할 수 있다. 컨트롤 유닛(114)은 호스트 장치의 요청에 응답하여 컨트롤러(110)의 제반 동작을 제어할 수 있다. 컨트롤 유닛(114)은 데이터 저장 장치(100)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 데이터 저장 장치(100)의 기능 블럭들의 동작을 제어할 수 있다. 램(115)은 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리 장치(working memory device)로써 사용될 수 있다.
도 6은 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다. 도 6을 참조하면, 컴퓨터 시스템(3000)은 시스템 버스(3700)에 전기적으로 연결되는 네트워크 어댑터(3100), 중앙 처리 장치(3200), 데이터 저장 장치(3300), 램(3400), 롬(3500) 그리고 사용자 인터페이스(3600)를 포함할 수 있다. 여기에서, 데이터 저장 장치(3300)는 도 1에 도시된 데이터 저장 장치(100)로 구성될 수 있다.
네트워크 어댑터(3100)는 컴퓨터 시스템(3000)과 외부의 네트워크들 사이의 인터페이싱을 제공할 수 있다. 중앙 처리 장치(3200)는 램(3400)에 상주하는 운영 체제(operating system)나 응용 프로그램(application program)을 구동하기 위한 제반 연산 처리를 수행할 수 있다.
데이터 저장 장치(3300)는 컴퓨터 시스템(3000)에서 필요한 제반 데이터를 저장할 수 있다. 예를 들면, 컴퓨터 시스템(3000)을 구동하기 위한 운영 체제(operating system), 응용 프로그램(application program), 다양한 프로그램 모듈(program module), 프로그램 데이터(program data), 그리고 사용자 데이터(user data) 등이 데이터 저장 장치(3300)에 저장될 수 있다.
램(3400)은 컴퓨터 시스템(3000)의 동작 메모리 장치로 사용될 수 있다. 부팅 시에 램(3400)에는 데이터 저장 장치(3300)로부터 읽혀진 운영 체제(operating system), 응용 프로그램(application program), 다양한 프로그램 모듈(program module)과 프로그램들의 구동에 소요되는 프로그램 데이터(program data)가 로드될 수 있다.
롬(3500)에는 운영 체제(operating system)가 구동되기 이전부터 활성화되는 기본적인 입출력 시스템인 바이오스(basic input/output system, BIOS)가 저장될 수 있다.
유저 인터페이스(3600)를 통해서 컴퓨터 시스템(3000)과 사용자 사이의 정보 교환이 이루어질 수 있다.
비록 도면에는 도시되지 않았지만, 컴퓨터 시스템(3000)은 배터리(battery), 응용 칩셋(application chipset), 카메라 이미지 프로세서(camera image processor) 등과 같은 장치들을 더 포함할 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 데이터 저장 장치
110 : 컨트롤러
111_1 : 입출력 드라이버
120 : 불휘발성 메모리 장치
130 : 전원 관리 유닛

Claims (20)

  1. 불휘발성 메모리 장치;
    상기 불휘발성 메모리 장치에 데이터가 저장되도록 또는 상기 불휘발성 메모리 장치에 저장된 데이터가 독출되도록 상기 불휘발성 메모리 장치를 제어하는 컨트롤러; 및
    상기 불휘발성 메모리 장치에 전원을 공급하는 전원 관리 유닛을 포함하되,
    상기 컨트롤러는 상기 불휘발성 메모리 장치에 공급될 전원이 동적으로 변경되도록 상기 전원 관리 유닛을 제어하는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 컨트롤러는 시퀀셜 데이터 또는 랜덤 데이터와 관련된 동작이 요청되었는지를 판단하고, 판단 결과에 따라서 상기 전원 관리 유닛을 제어하는 데이터 저장 장치.
  3. 제2항에 있어서,
    상기 컨트롤러는 상기 시퀀셜 데이터와 관련된 동작이 요청된 경우 제1 전압 레벨을 갖는 제1 전원이 상기 불휘발성 메모리 장치에 공급되도록 상기 전원 관리 유닛을 제어하는 데이터 저장 장치.
  4. 제3항에 있어서,
    상기 컨트롤러는 상기 제1 전원에 대응하는 제1 동작 모드로 동작하도록 상기 불휘발성 메모리 장치의 동작 모드를 설정하는 데이터 저장 장치.
  5. 제4항에 있어서,
    상기 컨트롤러는 상기 불휘발성 메모리 장치로 제공될 제어 신호 또는 데이터 신호를 구동하는 입출력 드라이버를 포함하되,
    상기 컨트롤러는 상기 제1 동작 모드에 대응하는 제2 전압 레벨을 상기 입출력 드라이버의 구동 전압 레벨로 설정하는 데이터 저장 장치.
  6. 제5항에 있어서,
    상기 제1 동작 모드는 고속 모드를 포함하는 데이터 저장 장치.
  7. 제5항에 있어서,
    상기 제1 동작 모드는 데이터 스트로브 신호를 이용하는 더블 데이터 레이트 모드를 포함하는 데이터 저장 장치.
  8. 제5항에 있어서,
    상기 컨트롤러는 상기 랜덤 데이터와 관련된 동작이 요청된 경우 상기 제1 전압 레벨보다 낮은 제3 전압 레벨을 갖는 제2 전원이 상기 불휘발성 메모리 장치에 공급되도록 상기 전원 관리 유닛을 제어하는 데이터 저장 장치.
  9. 제8항에 있어서,
    상기 컨트롤러는 상기 제2 전원에 대응하는 제2 동작 모드로 동작하도록 상기 불휘발성 메모리 장치의 동작 모드를 설정하는 데이터 저장 장치.
  10. 제9항에 있어서,
    상기 컨트롤러는 상기 불휘발성 메모리로 제공될 제어 신호 또는 데이터 신호를 구동하는 입출력 드라이버를 포함하되,
    상기 컨트롤러는, 상기 제2 동작 모드에 대응하고 상기 제2 전원의 전압 레벨보다 높은 제4 전압 레벨을 상기 입출력 드라이버의 구동 전압 레벨로 설정하는 데이터 저장 장치.
  11. 제10항에 있어서,
    상기 제2 동작 모드는 저속 모드를 포함하는 데이터 저장 장치.
  12. 제10항에 있어서,
    상기 제2 동작 모드는 싱글 데이터 레이트 모드를 포함하는 데이터 저장 장치.
  13. 제2항에 있어서,
    상기 컨트롤러는 요청된 동작의 속성 정보를 호스트 장치로부터 제공받고, 상기 요청된 동작의 속성 정보에 근거하여 상기 전원 관리 유닛을 제어하는 데이터 저장 장치.
  14. 제2항에 있어서,
    상기 컨트롤러는 호스트 장치로부터 액세스 요청된 데이터를 상기 불휘발성 메모리 장치를 통해서 처리하기 위해 참조해야할 어드레스 맵핑 정보에 근거하여 상기 호스트 장치로부터 액세스 요청된 데이터의 속성 정보를 판단하고, 상기 데이터의 속성 정보에 근거하여 상기 전원 관리 유닛을 제어하는 데이터 저장 장치.
  15. 불휘발성 메모리 장치;
    상기 불휘발성 메모리 장치에 구동 전원을 제공하는 전원 관리 유닛; 및
    상기 불휘발성 메모리 장치를 통해서 처리될 데이터가 시퀀셜 데이터인지 랜덤 데이터인지를 판단하고, 판단 결과에 따라서 서로 다른 전원이 인가되도록 상기 전원 관리 유닛을 제어하는 컨트롤러를 포함하는 데이터 저장 장치.
  16. 제15항에 있어서,
    상기 컨트롤러는 상기 불휘발성 메모리 장치를 통해서 처리될 데이터가 시퀀셜 데이터인 경우 제1 전원이 인가되도록 제어하고, 상기 불휘발성 메모리 장치를 통해서 처리될 데이터가 랜덤 데이터인 경우 제2 전원이 인가되도록 제어하는 데이터 저장 장치.
  17. 제16항에 있어서,
    상기 전원 관리 유닛은 상기 컨트롤러의 제어에 따라서 상기 제1 전원의 전압 레벨보다 낮은 전압 레벨을 갖는 상기 제2 전원을 생성하고, 생성된 제1 전원과 제2 전원 중 어느 하나를 상기 불휘발성 메모리 장치로 공급하는 데이터 저장 장치.
  18. 제16항에 있어서,
    상기 컨트롤러는 상기 제1 전원이 상기 불휘발성 메모리 장치에 공급될 때 상기 제1 전원에 대응하는 제1 동작 모드로 동작하도록 상기 불휘발성 메모리 장치의 동작 모드를 설정하고, 상기 제2 전원이 상기 불휘발성 메모리 장치에 공급될 때 상기 제2 전원에 대응하는 제2 동작 모드로 동작하도록 상기 불휘발성 메모리 장치의 동작 모드를 설정하는 데이터 저장 장치.
  19. 제18항에 있어서,
    상기 컨트롤러는 상기 불휘발성 메모리 장치로 제공될 제어 신호 또는 데이터 신호를 구동하는 입출력 드라이버를 포함하되,
    상기 컨트롤러는 상기 불휘발성 메모리 장치의 동작 모드를 상기 제1 동작 모드로 설정할 때 상기 제1 동작 모드에 대응하는 전압 레벨을 상기 입출력 드라이버의 구동 전압 레벨로 설정하고, 상기 불휘발성 메모리 장치의 동작 모드를 상기 제2 동작 모드로 설정할 때 상기 제2 동작 모드에 대응하고 상기 제1 동작 모드에 대응하는 전압 레벨보다 높은 전압 레벨을 상기 입출력 드라이버의 구동 전압 레벨로 설정하는 데이터 저장 장치.
  20. 불휘발성 메모리 장치;
    상기 불휘발성 메모리 장치를 제어하는 컨트롤러; 및
    상기 불휘발성 메모리 장치에 전원을 공급하는 전원 관리 유닛을 포함하되,
    상기 전원 관리 유닛은 상기 불휘발성 메모리 장치에 공급될 복수의 전원들을 생성하고, 상기 컨트롤러의 제어에 응답하여 상기 복수의 전원들 중 어느 하나를 선택적으로 공급하는 데이터 저장 장치.
KR1020140024070A 2014-02-28 2014-02-28 데이터 저장 장치 KR102155611B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140024070A KR102155611B1 (ko) 2014-02-28 2014-02-28 데이터 저장 장치
US14/280,085 US9524757B2 (en) 2014-02-28 2014-05-16 Data storage device capable of reducing power consumption

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140024070A KR102155611B1 (ko) 2014-02-28 2014-02-28 데이터 저장 장치

Publications (2)

Publication Number Publication Date
KR20150102329A true KR20150102329A (ko) 2015-09-07
KR102155611B1 KR102155611B1 (ko) 2020-09-14

Family

ID=54007088

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140024070A KR102155611B1 (ko) 2014-02-28 2014-02-28 데이터 저장 장치

Country Status (2)

Country Link
US (1) US9524757B2 (ko)
KR (1) KR102155611B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10466905B2 (en) 2017-07-07 2019-11-05 SK Hynix Inc. Memory controller to source logical to physical address mappings based on random read count

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180083093A (ko) * 2017-01-12 2018-07-20 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US11029883B2 (en) 2018-12-28 2021-06-08 Micron Technology, Inc. Reduce system active power based on memory usage patterns

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000008581A (ko) * 1998-07-14 2000-02-07 윤종용 전원 관리 기능을 갖는 컴퓨터 시스템
US7023726B1 (en) * 2004-11-12 2006-04-04 Industrial Technology Research Institute Hybrid magnetoresistive random access memory (MRAM) architecture
US7688666B2 (en) * 2006-08-30 2010-03-30 Samsung Electronics Co., Ltd. Memory system for controlling power and method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7440354B2 (en) * 2006-05-15 2008-10-21 Freescale Semiconductor, Inc. Memory with level shifting word line driver and method thereof
US7639540B2 (en) * 2007-02-16 2009-12-29 Mosaid Technologies Incorporated Non-volatile semiconductor memory having multiple external power supplies
ITMI20071012A1 (it) * 2007-05-18 2008-11-19 St Microelectronics Srl Dispositivo di memoria migliorato a veloce programmazione
JP2009181666A (ja) * 2008-01-31 2009-08-13 Sony Corp 半導体メモリ装置およびその動作方法
JP5304129B2 (ja) * 2008-09-17 2013-10-02 富士通株式会社 メモリデバイス
KR102044478B1 (ko) * 2013-04-22 2019-11-13 삼성전자주식회사 드라이버 및 이를 포함하는 메모리 컨트롤러

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000008581A (ko) * 1998-07-14 2000-02-07 윤종용 전원 관리 기능을 갖는 컴퓨터 시스템
US7023726B1 (en) * 2004-11-12 2006-04-04 Industrial Technology Research Institute Hybrid magnetoresistive random access memory (MRAM) architecture
US7688666B2 (en) * 2006-08-30 2010-03-30 Samsung Electronics Co., Ltd. Memory system for controlling power and method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10466905B2 (en) 2017-07-07 2019-11-05 SK Hynix Inc. Memory controller to source logical to physical address mappings based on random read count

Also Published As

Publication number Publication date
KR102155611B1 (ko) 2020-09-14
US9524757B2 (en) 2016-12-20
US20150248938A1 (en) 2015-09-03

Similar Documents

Publication Publication Date Title
US10891236B2 (en) Data storage device and operating method thereof
US10303378B2 (en) Data storage device
KR102419036B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102140592B1 (ko) 데이터 저장 장치
US20150052415A1 (en) Data storage device, operating method thereof and data processing system including the same
KR102225313B1 (ko) 데이터 저장 장치의 동작 방법
KR20160025292A (ko) 데이터 저장 장치, 그것을 포함하는 데이터 처리 시스템 및 그것의 동작 방법
US9372741B2 (en) Data storage device and operating method thereof
KR20150074550A (ko) 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템
US20200218653A1 (en) Controller, data storage device, and operating method thereof
KR20150055413A (ko) 데이터 저장 장치
KR20210098717A (ko) 컨트롤러, 컨트롤러의 동작 방법 및 이를 포함하는 저장 장치
US9324444B2 (en) Data storage device
KR20200129863A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20160105625A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180089742A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200114086A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20200089939A (ko) 메모리 시스템 및 그 동작 방법
KR102155611B1 (ko) 데이터 저장 장치
KR102634776B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US9588708B2 (en) Semiconductor memory device, operating method thereof, and data storage device including the same
KR20210068734A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102475688B1 (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
KR102180972B1 (ko) 메모리 컨트롤 유닛 및 그것을 포함하는 데이터 저장 장치
US10073637B2 (en) Data storage device based on a descriptor and operating method thereof

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant