CN112650384B - 一种低功耗休眠唤醒控制电路和多电源域的控制电路 - Google Patents

Abstract

本申请实施例公开了一种低功耗休眠唤醒控制电路和多电源域的控制电路。所述低功耗休眠唤醒控制电路包括：锁存器(Latch)，D端与休眠控制电路的输出端相连，RN端通过第六反相器与唤醒控制电路的输出端相连；第二与逻辑门(AND_2)的一个输入端与所述锁存器(Latch)的Q端相连，另一个输入端通过第五反相器与所述唤醒控制电路的输出端相连，输出端输出用于控制系统域内部系统电源(LDO_sys)是否休眠的休眠信号。

Description

一种低功耗休眠唤醒控制电路和多电源域的控制电路

技术领域

本申请实施例涉及信息处理领域，尤指一种低功耗休眠唤醒控制电路和多电源域的控制电路。

背景技术

随着互联网及电子终端产品的快速发展，产品对于低功耗的要求越来越高。当今芯片系统一般会有多种工作模式，包括普通模式、高速模式、休眠模式、低功耗模式等，以应对多种应用需求。当芯片不工作时，要求芯片快速进入低功耗模式，以保证设备能够超长待机，同时保证一些关键数据能够备份和实时时钟(Real_Time Clock，RTC)保持运行。

如图1所示，相关技术中保存信号的方法一般采用寄存器。D端输入，Q端输出，D端数据保存需要时钟信号clk。

如图2所示，在多电源域设计中，系统电源域和常开电源域由不同电源供电，系统电源VCC_sys外部供电，常开域电源VCC_bat一般由备份电池供电。系统电源VCC_sys供电给内部系统电源LDO_sys，其输出内部电压供电给逻辑电路logic、存储器memory及其他电路。常开域电源VCC_bat供电给常开域内部电源LDO_lp，其输出内部电压供电给低功耗休眠唤醒控制LP_ctrl电路、实时时钟RTC、逻辑电路logic_lp、敏感信息存储器Nvram。

标准数字单元包括逻辑门和寄存器等电路，一般为低压MOS管；LP_ctrl为数字电路，由低压MOS管搭建设计。休眠模式信号sleep_sys一般由系统电源域软件配置寄存器产生，进入常开电源域LP_ctrl模块由内部寄存器存储，寄存器需外部时钟ext_clk，或实时时钟clk作为时钟驱动。LP_ctrl向系统电源域Vdd_sys输出休眠信号sleep_lp。sleep_lp信号进入内部系统电源LDO_sys，控制PD(power down)其休眠，此时输出系统电源域Vdd_sys为0V，即系统输出内部电源断电。此时产生sleep_sys信号的逻辑电路也断电，sleep_sys为高阻态(“Z”态)，进入常开电源域LP_ctrl模块。LP_ctrl在断电前已存储上次信号，且必须设计成不会再被覆盖，所以不定态sleep_sys不会改变输出sleep_lp值，而导致休眠失效。

WAKEUP_pad输入唤醒信号wake_up进入lp_ctrl，清除存储的休眠信号sleep_lp，唤醒内部系统电源LDO_sys，恢复供电，系统电源域Vdd_sys域下电路被唤醒，重新运行。

由于系统电源域Vdd_sys和vdd_lp不同电源域，一般为了低功耗vdd_lp电压会尽量低，一般跨电源域信号需要处理，即需经过电压转换levelshift(LS)。休眠信号sleep_sys及其他逻辑信号logic_signals从系统电源域Vdd_sys电源域进入Vdd_lp电源域需通过LS；sleep_lp从Vdd_lp电源域进入系统电源域Vdd_sys需要通过LS。

在实际应用中，图2所示的常开域休眠唤醒电路存在硬件成本高、功耗较大等问题。

发明内容

为了解决上述任一技术问题，本申请实施例提供了一种低功耗休眠唤醒控制电路和多电源域的控制电路。

为了达到本申请实施例目的，本申请实施例提供了一种低功耗休眠唤醒控制电路，应用于多电源域的控制电路，包括：

锁存器(Latch)，D端与休眠控制电路的输出端相连，RN端通过第六反相器与唤醒控制电路的输出端相连；

第二与逻辑门(AND_2)的一个输入端与所述锁存器(Latch)的Q端相连，另一个输入端通过第五反相器与所述唤醒控制电路的输出端相连，输出端输出用于控制系统域内部系统电源(LDO_sys)是否休眠的休眠信号。

一种多电源域的控制电路，包括系统电源域和常开电源域，其中所述电路包括：

上文所述的低功耗休眠唤醒控制电路，位于常开电源域。

上述技术方案中的一个技术方案具有如下优点或有益效果：

通过Latch电路存储及控制休眠信号，无需额外时钟和寄存器；另外，通过对常开电源域的供电电源进行选择，可以减少对片外备份电池电量的消耗。

本申请实施例的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请实施例而了解。本申请实施例的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本申请实施例技术方案的进一步理解，并且构成说明书的一部分，与本申请实施例的实施例一起用于解释本申请实施例的技术方案，并不构成对本申请实施例技术方案的限制。

图1为相关技术中寄存器的示意图；

图2为相关技术中多电压域电路的示意图；

图3为图2所示电路中休眠唤醒控制电路的示意图；

图4为本申请实施例提供的功耗休眠唤醒控制LP_ctrl电路的示意图；

图5为本申请实施例提供的LP_ctrl接口的信号示意图；

图6为本申请实施例提供的功耗休眠唤醒控制LP_ctrl电路的电路图；

图7为本申请实施例提供的多电源域的控制电路的示意图；

图8所示为本申请实施例提供的应用场景一的关键信号的时序图；

图9所示为本申请实施例提供的应用场景二的关键信号的时序图；

图10所示为本申请实施例提供的应用场景三的关键信号的时序图；

图11所示为本申请实施例提供的应用场景四的关键信号的时序图；

图12所示为本申请实施例提供的应用场景五的关键信号的时序图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚明白，下文中将结合附图对本申请实施例的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请实施例中的实施例及实施例中的特征可以相互任意组合。

在实现本申请过程中，对相关技术进行了技术分析，发现相关技术至少存在如下问题，包括：

现有设计的常开域休眠唤醒电路存在额外需要寄存器存储休眠信号、额外需要单独时钟源、常开域一直消耗电池电量、休眠时常开域输入信号无钳位、功耗较大的缺点：

如图3所示，LP_ctrl的功能分为两个部分：休眠信号存储部分sleep_stroe，内部需要存储器；休眠唤醒控制部分ctrl。

当系统发出休眠命令，休眠模式信号sleep_sys从“0”变为“1”，存储电路将sleep_sys＝1存入寄存器，及Q＝1，此时WAKEUP_pad＝1，经过“与门”(AND)后，输出sleep_lp＝1信号到系统域内部系统电源LDO_sys，休眠内部系统电源LDO_sys。外部唤醒PAD为WAKEUP_pad。如需唤醒系统，则将WAKEUP_pad从“1”变为“0”，唤醒信号wakeup＝0，复位清除寄存器，同时输入AND，输出sleep_lp＝1信号到系统域内部系统电源LDO_sys，唤醒内部系统电源LDO_sys。

存储部分既然是寄存器，则需要额外单独时钟源clk_gen，可以是外部时钟ext_clk，或者是实时时钟rtc_clk。由于时钟一直作用在电路上，因此整体功耗较大。

在多电源域设计中，在某个电源域断电后，其他电源域需要对该断电电源域的输入信号做钳位处理，否则容易产生漏电。一般对于常开域的所有输入信号并没有钳位处理，休眠信号sleep_sys及其他逻辑信号logic_signals均是由系统电源域Vdd_sys电源域进入Vdd_lp电源域，当休眠时系统电源域Vdd_sys没有供电，这些信号均为高阻态(“Z”态)，而处于“Z”态的信号进入Vdd_lp电源域会产生漏电，由于漏电会造成常开域电路功能失效风险，因此增加了芯片功耗等缺陷。

另外，整个常开域均由常开域电源VCC_bat供电，则一直消耗片外备份电池电量。

基于上述分析存在的问题，本申请实施例提出如下解决方案：

图4为本申请实施例提供的功耗休眠唤醒控制LP_ctrl电路的示意图。如图4所示，所述电路应用于多电源域的控制电路，包括：

锁存器Latch，D端与休眠控制电路的输出端相连，RN端通过第六反相器与唤醒控制电路的输出端相连；

第二与逻辑门AND_2的输入端与所述锁存器Latch的Q端相连，以及通过第五反相器与所述唤醒控制电路相连。

从图4所示结构中可以看出，LP_ctrl电路中Latch为G高通，RN低复位结构。采用锁存器Latch进行休眠信号sleep_sys的存储，无需设置外部的时钟源，解决了相关技术中休眠唤醒电路额外需要寄存器存储休眠信号以及额外需要单独时钟源的问题。

如图5所示，LP_ctrl接口的信号，包括：

复位信号rstn；

输入休眠信号sleep_sys，高有效；

唤醒信号wakeup，高唤醒；

vd_out表示系统电源VCC_sys是否有供电，为1表示有供电，为0表示无供电；

iso为隔离电路，表示系统电源域Vdd_sys是否已上电稳定，为1表示上电稳定，为0表示未稳定；

输出休眠信号sleep_lp，高有效。

如图6所示，在系统配置寄存器进入休眠后，休眠信号sleep_sys＝1，经过LS，经过钳位电路(clamp)输入至LP_ctrl，LP锁存休眠信号，并向Vdd_sys输出休眠信号sleep_lp＝1，sleep_lp信号进入LDO_sys，控制PD其休眠，此时输出Vdd_sys为0V，即系统输出内部电源断电，系统进入低功耗休眠。

WAKEUP_pad输入唤醒信号wake_up＝1进入lp_ctrl，清除存储的休眠信号sleep_lp，唤醒LDO_sys，恢复供电，Vdd_sys域下电路被唤醒，重新运行。

在一个示例性实施例中，所述电路还包括：

所述钳位电路，输出钳位信号clamp，其中所述钳位信号clamp用于在由系统电源域产生的信号输入到常开域电源域时对信号进行钳位处理；

所述第一与逻辑门(AND_1)的输入端与一个输入端与所述休眠控制电路的输出端相连，另一个输入端与所述钳位电路的输出端相连，输出端与所述锁存器的D端相连。

通过设置钳位电路对输入的休眠信号进行处理，可以克服相关技术中休眠唤醒控制电路中对常开电源域的输入信号无钳位的问题。

在一个示例性实施例中，所述钳位电路的输入端，与所述锁存器(Latch)的Q端相连，与所述唤醒控制电路的输出端相连，通过第八反相器与隔离电路的输出端相连；

所述钳位电路利用三输入或逻辑门(NOR3)对所述锁存器(Latch)的Q端的输出信号、所述唤醒控制电路的输出信号以及第八反相器的输出信号进行或运算；

其中，所述隔离电路用于检测系统电源域是否已上电稳定。

在上述3个信号进行或运算，在任一个信号有效时，执行钳位处理。

在一个示例性实施例中，所述隔离电路(ISO)的输入信号(PODR_sys)为高阻态时，输出为0；输入不为高阻态时，输出数值与输入的数值相等。

如图6所示，上电复位电路PODR为内部系统电源LDO_sys电源域。ISO为Vps电源域的模拟电路，输入信号为PODR_sys。当系统电源VCC_sys掉电或内部系统电源LDO_sys休眠时，系统电源域Vdd_sys掉电为0V，此时PODR_sys信号由“1”变为“0”至Z态。ISO电路作用为：当输入为Z态时，输出为0；输入不为Z态时，输出为输入。

在一个示例性实施例中，所述电路中的任一逻辑门采用高压MOS实现。

LP_ctrl电路，因为内部没有寄存器设计，无需额外时钟信号驱动，这种设计没有动态消耗；另外，采用高压MOS管设计，且具有比低压MOS管设计更低的静态消耗的优点。

本申请实施例提供的电路，通过Latch电路存储及控制休眠信号，无需额外时钟和寄存器。

图7为本申请实施例提供的多电源域的控制电路的示意图。如图7所示，所述多电源域包括系统电源域和常开电源域，其中所述电路包括：

上文任一所述的低功耗休眠唤醒控制电路，位于常开电源域。

在一个示例性实施例中，所述控制电路还包括：

弱下拉电阻；

其中，所述唤醒控制电路的输出端通过所述弱下拉电阻与所述低功耗休眠唤醒控制电路相连

唤醒控制电路WAKEUP_pad后挂有“弱下拉电阻”weak_pd，默认为低，保证不影响休眠流程。

在一个示例性实施例，所述电路还包括：

电源切换电路Power_switch，与用于为系统电源域供电的系统电源VCC_sys以及常开域电源VCC_bat相连，当系统电源VCC_sys和常开域电源VCC_bat同时供电时，或者，当仅系统电源VCC_sys供电时，选择系统电源VCC_sys作为常开电源域的供电电源；当仅常开域电源VCC_bat供电时，选择常开域电源VCC_bat供电作为常开电源域的供电电源。

当系统电源VCC_sys有电时，消耗系统电源VCC_sys电量；当系统电源VCC_sys无电时，才消耗常开域电源VCC_bat电量，达到降低功耗，延长备份电池寿命等优点，克服相关技术中整个常开电源域均由常开域电源VCC_bat供电的问题。

在一个示例性实施例中，电源切换电路Power_switch的输出电压Vps供电给常开域内部电源LDO_lp和功耗休眠唤醒控制LP_ctrl电路；其中，所述常开域内部电源LDO_lp输出电压Vdd_lp供电给实时时钟RTC、逻辑电路logic_lp以及敏感信息存储Nvram。

如图7所示，系统电源域由系统电源VCC_sys供电，系统电源VCC_sys供电给内部系统电源LDO_sys，其输出内部电压供电给上电复位电路PODR、逻辑电路logic、存储器memory及其他电路。常开电源域由电源切换电路Power_switch选择系统电源VCC_sys或常开域电源VCC_bat作为电源。当系统电源VCC_sys、常开域电源VCC_bat同时供电时，或仅系统电源VCC_sys供电时，Power_switch(PS)选择系统电源VCC_sys供电。当仅常开域电源VCC_bat供电时，PS选择常开域电源VCC_bat供电。PS输出电压为Vps，作为电源供电给常开域内部电源LDO_lp和低功耗休眠唤醒控制电路LP_ctrl。LDO_lp输出电压Vdd_lp供电给实时时钟RTC、逻辑电路logic_lp、敏感信息存储器Nvram。

在一个示例性实施例中，电源切换电路Power_switch在选择系统电源VCC_sys作为常开电源域的供电电源时，向功耗休眠唤醒控制LP_ctrl电路发送供电指示信号vd_out以及隔离信号iso；其中：

所述供电指示信号vd_out表示系统电源VCC_sys是否有供电；

所述隔离信号iso表示系统电源域Vdd_sys是否已上电稳定。

PS为模拟电路设计，输出两个信号给LP_ctrl：vd_out表示系统电源VCC_sys是否有供电，为1表示有供电，为0表示无供电；iso为隔离电路，表示系统电源域Vdd_sys电源域是否已上电稳定，为1表示上电稳定，为0表示未稳定。

图7所示电路适用于如下应用场景，包括：

应用场景一：仅系统电源VCC_sys供电，常开域电源VCC_bat不供电，系统配置休眠，WAKEUP_pad唤醒。

图8所示为本申请实施例提供的应用场景一的关键信号的时序图。如图8所示，各关键信号的变化情况如下：

(1)系统电源VCC_sys上电且供电稳定，Power_switch选择系统电源VCC_sys为电源，系统正常运行，敏感信息写入常开域Nvram。PODR＝1，VD_OUT＝1，sleep_sys＝0，sleep_lp＝0，clamp＝1，wakeup＝0。

(2)软件配置休眠寄存器：sleep_sys＝1，开始进入休眠流程。此信号从系统电源域Vdd_sys域传至Vps域。sleep_sys与钳位信号clamp＝1经过与门(AND)进入Latch D端D＝1。

(3)Latch锁存信号，Q端输出1。Q经过三级反相器sleep_G＝0，G端为0，Latch锁存持续输出1。

(4)Q经过二级反相器sleep_latch＝1，与wakeup＝0、～ios_out＝0经过三输入或门(NOR3)，输出钳位信号clamp＝0，通过与门(AND_1)将sleep_sys钳位为0，其他系统域输入常开域信号均钳位成0。

(5)Q经过4级反相器inv4_out＝1，与～wakeup＝1经过与门AND_2，输出sleep_lp＝1至内部系统电源LDO_sys，使其休眠停止供电，系统电源域Vdd_sys逐渐掉电至0V，PODR变为0至Z态，～iso_out＝1，sleep_sys变为Z态。sleep_sys早已被clamp＝0钳位在AND_1，不会将Z态传入Vps电源域电路中，不会产生漏电。此时系统进入休眠状态。clamp＝0产生仅经过几个逻辑门速度很快，相比内部系统电源LDO_sys掉电是一个相对较慢的过程，所以不会导致内部系统电源LDO_sys掉电sleep_sys变为Z态后，仍未被clamp＝0钳位的情况。所以此时Nvram各输入信号也钳位为0，不会因为系统电源VCC_sys域来的输入信号变为Z态，而改变Nvram中的关键敏感信息数据。

(6)唤醒：WAKEUP_pad输入1，即wakeup＝1，经过INV5，～wakeup＝0，经过AND_2，使sleep_lp＝0至内部系统电源LDO_sys，使其唤醒，系统电源域Vdd_sys逐渐上电恢复供电，PODR变为1，系统重新运行，sleep_sys变为0。此过程中，wakeup＝1经过INV6，使Latch的RN＝0，Latch复位Q＝0，sleep_latch＝0，sleep_G＝1，Latch恢复不锁存状态。wakeup＝1经过NOR3使clamp仍为0，继续对系统域输入常开域信号保持钳位为0。当，WAKEUP_pad停止输入1(或输入0)时，即wakeup＝0，clamp＝1，钳位功能消失，放开sleep_sys及其他系统域输入常开域信号。由于clamp信号也由～iso_out控制，即使在内部系统电源LDO_sys未完全上电时，wakeup从1变为0，clamp信号仍然会保持钳位功能，最终当系统域内部系统电源LDO_sys完全恢复供电后，复位电路PODR＝1时，～iso_out＝0，释放钳位信号，clamp＝0。这样设计可保证整个休眠掉电及上电过程中，不会因为供电不稳定造成系统域输入对常开域信号产生漏电。

应用场景二：系统电源VCC_sys供电，常开域电源VCC_bat供电，系统配置休眠，WAKEUP_pad唤醒。

图9所示为本申请实施例提供的应用场景二的关键信号的时序图。如图9所示，各关键信号的变化情况如下：

(1)系统电源VCC_sys、常开域电源VCC_bat上电且供电稳定，Power_switch选择系统电源VCC_sys为电源，系统正常运行，敏感信息写入常开域Nvram。PODR＝1，VD_OUT＝1，sleep_sys＝0，sleep_lp＝0，clamp＝1，wakeup＝0。

(2)信号时序与情况一(2)～(6)相同。

应用场景三：系统电源VCC_sys供电，常开域电源VCC_bat供电，系统电源VCC_sys掉电，再恢复上电。

图10所示为本申请实施例提供的应用场景三的关键信号的时序图。如图10所示，各关键信号的变化情况如下：

(1)系统电源VCC_sys上电且供电稳定，Power_switch选择VCC_s为电源，系统正常运行，敏感信息写入常开域Nvram。PODR＝1，VD_OUT＝1，sleep_sys＝0，sleep_lp＝0，clamp＝1，wakeup＝0。

(2)此时系统电源VCC_sys主动下电或者意外下电，常开域电源VCC_bat持续供电。

(3)系统电源VCC_sys持续下电过程中，Power_switch选择电源从系统电源VCC_sys变为常开域电源VCC_bat，系统电源域Vdd_sys跟随系统电源VCC_sys下电至不供电。当系统电源域Vdd_sys下电达到PODR下电点时，PODR＝0，iso_in＝0，逻辑电路处于复位态；当系统电源VCC_sys下电低到一定电压时，VD_OUT＝0，表示系统电源VCC_sys已停止供电。

(4)此时，～iso_out＝1，sleep_latch＝0，wakeup＝0经过三输入或门(NOR3)，输出钳位信号clamp＝0，通过与门(AND_1)将sleep_sys钳位为0，其他系统域输入常开域信号均钳位成0，不会产生漏电，Nvram中的关键敏感信息数据得到保护，不会被篡改。

(5)当系统电源VCC_sys完全下电时，整个系统域都无电，PODR＝Z，VD_OUT＝0，sleep_sys＝Z，sleep_lp＝0，clamp＝0，wakeup＝0。

(6)系统电源VCC_sys恢复供电逐渐上电过程中，Power_switch选择电源从系统电源VCC_sys变为常开域电源VCC_bat，系统电源域Vdd_sys跟随系统电源VCC_sys上电至恢复供电。PODR跟随系统电源域Vdd_sys逐渐上电，达到到PODR下电点时，PODR由Z态变为0，逻辑电路处于复位态，sleep_sys由Z态变为0。

(7)系统电源VCC_sys完全恢复供电，系统电源域Vdd_sys上电到达PODR上电点时，PODR＝1，iso_in＝1，逻辑电路复位完成，系统重新运行。

(8)此时，～iso_out＝0，sleep_latch＝0，wakeup＝0经过三输入或门(NOR3)，释放钳位信号clamp＝1，放开sleep_sys及其他系统域输入常开域信号。保证系统完全上电复位完成后，再释放钳位信号，保证整个过程没有漏电。

应用场景四：系统电源VCC_sys供电，常开域电源VCC_bat供电，系统配置休眠，系统电源VCC_sys掉电再上电，WAKEUP_pad唤醒。

图11所示为本申请实施例提供的应用场景四的关键信号的时序图。如图11所示，各关键信号的变化情况如下：

(1)与情况一(1)～(5)相同。

(2)此时，系统电源VCC_sys主动下电或者意外下电，常开域电源VCC_bat持续供电。

(3)系统电源VCC_sys持续下电过程中，Power_switch选择电源从系统电源VCC_sys变为常开域电源VCC_bat，VD_OUT由1变为0。系统电源域Vdd_sys输出由0V变为不供电，sleep_lp持续为1，clamp持续为0。

(4)系统电源VCC_sys恢复供电逐渐上电过程中，Power_switch选择电源从系统电源VCC_sys变为常开域电源VCC_bat，VD_OUT由0变为1。系统电源域Vdd_sys输出由不供电变为0V，sleep_lp持续为1，clamp持续为0。

(5)唤醒：与情况一(6)相同。

休眠后，即使系统有意外掉电再上电的情况，仍会保持休眠，不会意外唤醒，钳位信号clamp＝0持续保护Nvram，只有通过WAKEUP_pad输入唤醒信号，才会唤醒系统。

应用场景五：系统电源VCC_sys供电，常开域电源VCC_bat供电，系统配置休眠，系统电源VCC_sys掉电，WAKEUP_pad唤醒，系统电源VCC_sys再上电。

图12所示为本申请实施例提供的应用场景五的关键信号的时序图。如图12所示，各关键信号的变化情况如下：

(1)与情况一(1)～(5)相同。

(2)此时，系统电源VCC_sys主动下电或者意外下电，常开域电源VCC_bat持续供电。

(3)系统电源VCC_sys持续下电过程中，Power_switch选择电源从系统电源VCC_sys变为常开域电源VCC_bat，VD_OUT由1变为0。系统电源域Vdd_sys输出由0V变为不供电，sleep_lp持续为1。

(4)唤醒：WAKEUP_pad输入1，即wakeup＝1，经过INV5，～wakeup＝0，经过AND_2，使sleep_lp＝0至内部系统电源LDO_sys。由于系统电源VCC_sys仍未供电，系统电源域Vdd_sys仍不会恢复供电。钳位信号clamp持续为0，保护Nvram。

(5)系统电源VCC_sys恢复供电逐渐上电过程中，Power_switch选择电源从系统电源VCC_sys变为常开域电源VCC_bat，VD_OUT由0变为1。系统电源域Vdd_sys逐渐上电恢复供电，PODR变为1，系统重新运行，clamp信号释放为1。

应用场景六：仅系统电源VCC_sys供电，常开域电源VCC_bat不供电，系统配置休眠，系统电源VCC_sys掉电再上电。

由于休眠后，系统电源VCC_sys也掉电，即外部两个电源均掉电，此时系统域和常开域电路均掉电，Nvram中数据清除。

上述应用场景一至六中电路实现效果如下：

在smic 55nm工艺下，系统电源VCC_sys为3.3V，常开域电源VCC_bat为3V，RTC工作，休眠功耗：

系统电源VCC_sys电流＜10uA；

系统电源VCC_sys下电，常开域电源VCC_bat电流＜1uA。

本申请实施例提供的电路，在处理不同电源域的输入信号进行钳位保护，在常开电源域利用锁存器对系统域逻辑及休眠信号的处理和唤醒。相比传统设计，不需要额外寄存器保存休眠信号，不需要额外时钟信号源，解决了不同电源域信号漏电，一直耗费备用电池电量，功耗较大的设计缺陷。

本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。

Claims (10)

1.一种低功耗休眠唤醒控制电路，应用于多电源域的控制电路，包括：

锁存器(Latch)，D端与休眠控制电路的输出端相连，RN端通过第六反相器与唤醒控制电路的输出端相连；

第二与逻辑门(AND_2)的一个输入端与所述锁存器(Latch)的Q端相连，另一个输入端通过第五反相器与所述唤醒控制电路的输出端相连，输出端输出用于控制系统域内部系统电源(LDO_sys)是否休眠的休眠信号。

2.根据权利要求1所述的低功耗休眠唤醒控制电路，其特征在于，所述低功耗休眠唤醒控制电路还包括：

钳位电路，输出钳位信号(clamp)，其中所述钳位信号(clamp)用于在由系统电源域产生的信号输入到常开电源域时对信号进行钳位处理；

第一与逻辑门(AND_1)的一个输入端与所述休眠控制电路的输出端相连，另一个输入端与所述钳位电路的输出端相连，输出端与所述锁存器的D端相连。

3.根据权利要求2所述的低功耗休眠唤醒控制电路，其特征在于：

所述钳位电路的输入端，与所述锁存器(Latch)的Q端相连，与所述唤醒控制电路的输出端相连，通过第八反相器与隔离电路的输出端相连；

所述钳位电路利用三输入或逻辑门(NOR3)对所述锁存器(Latch)的Q端的输出信号、所述唤醒控制电路的输出信号以及第八反相器的输出信号进行或运算；

其中，所述隔离电路用于检测系统电源域是否已上电稳定。

4.根据权利要求3所述的低功耗休眠唤醒控制电路，其特征在于：

所述隔离电路(ISO)的输入信号(PODR_sys)为高阻态时，输出为0；输入不为高阻态时，输出数值与输入的数值相等。

5.根据权利要求1至4任一所述的低功耗休眠唤醒控制电路，其特征在于，所述低功耗休眠唤醒控制电路中的任一逻辑门采用高压MOS实现。

6.一种多电源域的控制电路，包括系统电源域和常开电源域，其中所述多电源域的控制电路包括：

如权利要求1至5任一所述的低功耗休眠唤醒控制电路，位于常开电源域。

7.根据权利要求6所述的多电源域的控制电路，其特征在于，所述多电源域的控制电路还包括：

弱下拉电阻；

其中，所述唤醒控制电路的输出端通过所述弱下拉电阻与所述低功耗休眠唤醒控制电路相连。

8.根据权利要求6所述的多电源域的控制电路，其特征在于，所述多电源域的控制电路还包括：

电源切换电路(Power_switch)，与系统电源(VCC_sys)以及常开域电源(VCC_bat)相连，其中系统电源(VCC_sys)用于为系统电源域供电，当系统电源(VCC_sys)和常开域电源(VCC_bat)同时供电时，或者，当仅系统电源(VCC_sys)供电时，选择系统电源(VCC_sys)作为常开电源域的供电电源；当仅常开域电源(VCC_bat)供电时，选择常开域电源(VCC_bat)供电作为常开电源域的供电电源。

9.根据权利要求8所述的多电源域的控制电路，其特征在于，电源切换电路Power_switch的输出电压(Vps)供电给常开域内部电源(LDO_lp)和低功耗休眠唤醒控制(LP_ctrl)电路；其中，所述常开域内部电源LDO_lp输出电压(Vdd_lp)供电给实时时钟、逻辑电路以及敏感信息存储。

10.根据权利要求9所述的多电源域的控制电路，其特征在于：

电源切换电路(Power_switch)在选择系统电源(VCC_sys)作为常开电源域的供电电源时，向低功耗休眠唤醒控制电路发送供电指示信号(vd_out)以及隔离信号(iso)；其中：

所述供电指示信号(vd_out)表示系统电源(VCC_sys)是否有供电；

所述隔离信号(iso)表示系统电源域Vdd_sys是否已上电稳定。