JPH06332693A - タイムアウト機能付き休止命令の発行方式 - Google Patents
タイムアウト機能付き休止命令の発行方式Info
- Publication number
- JPH06332693A JPH06332693A JP5124570A JP12457093A JPH06332693A JP H06332693 A JPH06332693 A JP H06332693A JP 5124570 A JP5124570 A JP 5124570A JP 12457093 A JP12457093 A JP 12457093A JP H06332693 A JPH06332693 A JP H06332693A
- Authority
- JP
- Japan
- Prior art keywords
- time
- sleep
- instruction
- timeout
- sleep instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【目的】 休止後の再起動を外部割り込みに限らず、無
限指定とタイムアウト指定の両方の使用を可能とし、広
範囲なスリープ解除条件による再起動が可能なタイムア
ウト機能付き休止命令の発行方式を提供する。 【構成】 マイクロコンピュータなどを用いた機器制御
に適用され、プログラムの実行が一時停止され、コンピ
ュータ制御によるＣＰＵ１の処理が休止状態にされるス
リープ命令２にタイムアウト３の機能が付加され、外部
割り込み４またはイベント信号５が外部から入力される
構成となっている。そして、スリープ解除によるシステ
ムの再起動条件が、従来の外部割り込み４に加えて、タ
イムアウト３、イベント信号５の入力の３種類となって
いる。
限指定とタイムアウト指定の両方の使用を可能とし、広
範囲なスリープ解除条件による再起動が可能なタイムア
ウト機能付き休止命令の発行方式を提供する。 【構成】 マイクロコンピュータなどを用いた機器制御
に適用され、プログラムの実行が一時停止され、コンピ
ュータ制御によるＣＰＵ１の処理が休止状態にされるス
リープ命令２にタイムアウト３の機能が付加され、外部
割り込み４またはイベント信号５が外部から入力される
構成となっている。そして、スリープ解除によるシステ
ムの再起動条件が、従来の外部割り込み４に加えて、タ
イムアウト３、イベント信号５の入力の３種類となって
いる。
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータ制御にお
けるシステム処理の休止技術に関し、特にオペレーティ
ングシステムおよびマイクロコンピュータなどを用いた
機器制御において、システム処理休止後の再起動条件
が、外部割り込み、無限指定およびタイムアウト指定に
より可能なタイムアウト機能付き休止命令の発行方式に
適用して有効な技術に関する。
けるシステム処理の休止技術に関し、特にオペレーティ
ングシステムおよびマイクロコンピュータなどを用いた
機器制御において、システム処理休止後の再起動条件
が、外部割り込み、無限指定およびタイムアウト指定に
より可能なタイムアウト機能付き休止命令の発行方式に
適用して有効な技術に関する。
【０００２】
【従来の技術】従来、コンピュータ制御において、シス
テムの処理を続行する必要がない場合、ソフトウェアで
無限ループを実行するロジックを作成したり、さらには
ＣＰＵを外部割り込みが発生するまで無限に休止状態に
するスリープ命令を実行させることにより、システム処
理を休止状態にする制御技術が採用されている。
テムの処理を続行する必要がない場合、ソフトウェアで
無限ループを実行するロジックを作成したり、さらには
ＣＰＵを外部割り込みが発生するまで無限に休止状態に
するスリープ命令を実行させることにより、システム処
理を休止状態にする制御技術が採用されている。
【０００３】たとえば、株式会社アスキー発行、「８０
２８６ハンドブック」Ｐ２５４のＨＬＴ命令のように、
ＣＰＵを休止状態にする命令をサポートしているマイク
ロコンピュータなどにおいては、スリープ命令の実行後
に何らかの外部イベントが発生するまで無限に待つとい
う機能を備えている。
２８６ハンドブック」Ｐ２５４のＨＬＴ命令のように、
ＣＰＵを休止状態にする命令をサポートしているマイク
ロコンピュータなどにおいては、スリープ命令の実行後
に何らかの外部イベントが発生するまで無限に待つとい
う機能を備えている。
【０００４】
【発明が解決しようとする課題】ところが、前記のよう
な従来技術において、スリープ命令は外部割り込みが発
生するまで無限に休止状態が続くことの他に、必ず割り
込み処理のプログラムを必要とするために、特殊な限ら
れたプログラムの一部分でしか使用できないという問題
がある。
な従来技術において、スリープ命令は外部割り込みが発
生するまで無限に休止状態が続くことの他に、必ず割り
込み処理のプログラムを必要とするために、特殊な限ら
れたプログラムの一部分でしか使用できないという問題
がある。
【０００５】そこで、本発明の目的は、休止命令へのタ
イムアウト機能の追加によって外部割り込みに限らず、
広範囲なスリープ解除条件により再起動させることがで
き、ソフトウェアディレイとして使用することができる
タイムアウト機能付き休止命令の発行方式を提供するこ
とにある。
イムアウト機能の追加によって外部割り込みに限らず、
広範囲なスリープ解除条件により再起動させることがで
き、ソフトウェアディレイとして使用することができる
タイムアウト機能付き休止命令の発行方式を提供するこ
とにある。
【０００６】また、他の目的は、無限指定とタイムアウ
ト指定の両方の使用を可能とし、かつスリープ解除条件
が専用フラグのテストだけで判別できることから広範囲
な分野で利用可能なタイムアウト機能付き休止命令の発
行方式を提供することにある。
ト指定の両方の使用を可能とし、かつスリープ解除条件
が専用フラグのテストだけで判別できることから広範囲
な分野で利用可能なタイムアウト機能付き休止命令の発
行方式を提供することにある。
【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【０００９】すなわち、本発明のタイムアウト機能付き
休止命令の発行方式は、プログラムの実行を一時停止さ
せ、コンピュータ制御によるシステムの処理を休止状態
にする休止命令であって、休止命令にタイムアウト機能
を付加したものである。
休止命令の発行方式は、プログラムの実行を一時停止さ
せ、コンピュータ制御によるシステムの処理を休止状態
にする休止命令であって、休止命令にタイムアウト機能
を付加したものである。
【００１０】この場合に、休止命令のニーモニックコー
ドのオペランド値として任意の待ち時間値と無限時間と
しての零とを指定できるようにしたものである。
ドのオペランド値として任意の待ち時間値と無限時間と
しての零とを指定できるようにしたものである。
【００１１】また、休止命令のコンディションコードレ
ジスタに専用のタイムアウトフラグを設けて休止状態解
除時の条件を判別できるようにしたものである。
ジスタに専用のタイムアウトフラグを設けて休止状態解
除時の条件を判別できるようにしたものである。
【００１２】
【作用】前記したタイムアウト機能付き休止命令の発行
方式によれば、タイムアウト機能が休止命令に付加され
ることにより、休止命令の発生から指定時間の経過後に
再起動させることができる。これにより、従来のスリー
プ命令を活かした低消費電力化が実現できる上、ソフト
ウェアディレイロジックが削減できることによってプロ
グラムロジックを簡素化でき、さらにＣＰＵ内部のタイ
マーを使用するために正確な遅延時間を得ることができ
る。
方式によれば、タイムアウト機能が休止命令に付加され
ることにより、休止命令の発生から指定時間の経過後に
再起動させることができる。これにより、従来のスリー
プ命令を活かした低消費電力化が実現できる上、ソフト
ウェアディレイロジックが削減できることによってプロ
グラムロジックを簡素化でき、さらにＣＰＵ内部のタイ
マーを使用するために正確な遅延時間を得ることができ
る。
【００１３】この場合に、任意の待ち時間値と無限時間
としての零とが指定できることにより、無限指定とタイ
ムアウト指定とのどちらも使用することができ、所望に
応じて使い分けてシステムを処理することができる。
としての零とが指定できることにより、無限指定とタイ
ムアウト指定とのどちらも使用することができ、所望に
応じて使い分けてシステムを処理することができる。
【００１４】また、専用タイムアウトフラグによって休
止状態解除時の条件が判別できることにより、タイムア
ウトが発生した際に、タイムアウトフラグをテストする
だけでタイムアウトなのか、または外部割り込みなのか
を判断することができ、容易にスリープ解除条件を判別
することができる。
止状態解除時の条件が判別できることにより、タイムア
ウトが発生した際に、タイムアウトフラグをテストする
だけでタイムアウトなのか、または外部割り込みなのか
を判断することができ、容易にスリープ解除条件を判別
することができる。
【００１５】
【実施例】図１は本発明の一実施例であるタイムアウト
機能付き休止命令の発行方式を用いたリアルタイムオペ
レーティングシステムを示す概略構成図、図２は本実施
例におけるディスパッチング処理を示すフローチャー
ト、図３はハードレジスタポーリング処理を示すフロー
チャート、図４は受信アクノリッジ処理を示すフローチ
ャートである。
機能付き休止命令の発行方式を用いたリアルタイムオペ
レーティングシステムを示す概略構成図、図２は本実施
例におけるディスパッチング処理を示すフローチャー
ト、図３はハードレジスタポーリング処理を示すフロー
チャート、図４は受信アクノリッジ処理を示すフローチ
ャートである。
【００１６】まず、図１により本実施例のリアルタイム
オペレーティングシステムの構成を説明する。
オペレーティングシステムの構成を説明する。
【００１７】本実施例のリアルタイムオペレーティング
システムは、たとえばマイクロコンピュータなどを用い
た機器制御に適用され、プログラムの実行が一時停止さ
れ、コンピュータ制御によるＣＰＵ１の処理が休止状態
とされるスリープ命令（休止命令）２にタイムアウト３
の機能が付加され、外部割り込み４またはイベント信号
５が外部から入力される構成となっている。
システムは、たとえばマイクロコンピュータなどを用い
た機器制御に適用され、プログラムの実行が一時停止さ
れ、コンピュータ制御によるＣＰＵ１の処理が休止状態
とされるスリープ命令（休止命令）２にタイムアウト３
の機能が付加され、外部割り込み４またはイベント信号
５が外部から入力される構成となっている。
【００１８】すなわち、スリープ命令２にタイムアウト
３の機能が付加されると同時に、新たにＣＰＵ１への入
力信号にイベント信号５が設けられ、これによってシス
テムの再起動条件が従来の外部割り込み４に加えて、タ
イムアウト３、イベント信号５の入力の３種類となって
いる。
３の機能が付加されると同時に、新たにＣＰＵ１への入
力信号にイベント信号５が設けられ、これによってシス
テムの再起動条件が従来の外部割り込み４に加えて、タ
イムアウト３、イベント信号５の入力の３種類となって
いる。
【００１９】また、スリープ命令２においては、ニーモ
ニックコードのオペランド値として任意の待ち時間値と
無限時間としての零（０）とが指定でき、さらにコンデ
ィションコードレジスタに専用のタイムアウトフラグが
設けられ、スリープ状態解除時の条件が判別できるよう
になっている。
ニックコードのオペランド値として任意の待ち時間値と
無限時間としての零（０）とが指定でき、さらにコンデ
ィションコードレジスタに専用のタイムアウトフラグが
設けられ、スリープ状態解除時の条件が判別できるよう
になっている。
【００２０】次に、本実施例の作用について、始めに無
限のスリープ命令２を用いたディスパッチング処理を図
２に基づいて説明する。
限のスリープ命令２を用いたディスパッチング処理を図
２に基づいて説明する。
【００２１】まず、ディスパッチング処理では、レディ
キューテーブルにレディ状態のタスクが存在するか否か
を検索する（ステップ２０１）。その結果、レディ状態
のタスクが存在すれば（ステップ２０２）、対象タスク
を起動し、ＣＰＵの使用をタスクに割り付ける（ステッ
プ２０３）。
キューテーブルにレディ状態のタスクが存在するか否か
を検索する（ステップ２０１）。その結果、レディ状態
のタスクが存在すれば（ステップ２０２）、対象タスク
を起動し、ＣＰＵの使用をタスクに割り付ける（ステッ
プ２０３）。
【００２２】一方、レディ状態のタスクが存在しなけれ
ば（ステップ２０２）、何もする必要がないため、タイ
ムアウト３の“０”による無限時間を指定してスリープ
命令２を実行する（ステップ２０４）。これにより、シ
ステム全体が何らかのイベント信号５が発生し、システ
ムの動作を必要とするまで低消費電力による休止状態と
することができる。
ば（ステップ２０２）、何もする必要がないため、タイ
ムアウト３の“０”による無限時間を指定してスリープ
命令２を実行する（ステップ２０４）。これにより、シ
ステム全体が何らかのイベント信号５が発生し、システ
ムの動作を必要とするまで低消費電力による休止状態と
することができる。
【００２３】続いて、時間指定のスリープ命令２を用
い、一定の遅延時間間隔を必要とするハードレジスタポ
ーリング処理を図３に基づいて説明する。
い、一定の遅延時間間隔を必要とするハードレジスタポ
ーリング処理を図３に基づいて説明する。
【００２４】まず、ハードレジスタポーリング処理で
は、目的とする遅延時間にタイムアウト３の時間を指定
し、スリープ命令２を実行する（ステップ３０１）。そ
して、遅延時間経過後、ハードレジスタを参照し（ステ
ップ３０２）、ハードレジスタの内容が目的通りである
か否かを判定する（ステップ３０３）。
は、目的とする遅延時間にタイムアウト３の時間を指定
し、スリープ命令２を実行する（ステップ３０１）。そ
して、遅延時間経過後、ハードレジスタを参照し（ステ
ップ３０２）、ハードレジスタの内容が目的通りである
か否かを判定する（ステップ３０３）。
【００２５】その結果、目的通りにＯＫであれば終了す
るが、ＯＫでなければ、再びステップ３０１の遅延時間
指定のスリープ命令２の実行から繰り返す。なお、ステ
ップ３０１の遅延時間指定のスリープ命令２の実行は、
従来の処理ではソフトウェアディレイのプログラムロジ
ックで処理していたものであり、本実施例ではこのプロ
グラムロジックが不要となる。
るが、ＯＫでなければ、再びステップ３０１の遅延時間
指定のスリープ命令２の実行から繰り返す。なお、ステ
ップ３０１の遅延時間指定のスリープ命令２の実行は、
従来の処理ではソフトウェアディレイのプログラムロジ
ックで処理していたものであり、本実施例ではこのプロ
グラムロジックが不要となる。
【００２６】続いて、時間指定と、外部割り込み４の両
方をスリープ解除とする受信アクノリッジ処理を図４に
基づいて説明する。
方をスリープ解除とする受信アクノリッジ処理を図４に
基づいて説明する。
【００２７】まず、受信アクノリッジ処理では、Ｉ／Ｏ
に対してデータを得るための受信要求を発行し（ステッ
プ４０１）、決められた受信のタイムアウト３の時間を
指定し、スリープ命令２を実行する（ステップ４０
２）。そして、スリープ解除時、解除条件が外部割り込
み４のアクノリッジ割り込みなのか、タイムアウト３な
のかをタイムアウト３の専用フラグをテストする（ステ
ップ４０３）。
に対してデータを得るための受信要求を発行し（ステッ
プ４０１）、決められた受信のタイムアウト３の時間を
指定し、スリープ命令２を実行する（ステップ４０
２）。そして、スリープ解除時、解除条件が外部割り込
み４のアクノリッジ割り込みなのか、タイムアウト３な
のかをタイムアウト３の専用フラグをテストする（ステ
ップ４０３）。
【００２８】その結果、受信アクノリッジ割り込みであ
れば（ステップ４０４）、タイムアウト３のフラグは
“０”で正常終了となり（ステップ４０５）、一方タイ
ムアウト３のフラグが“１”であればタイムアウトエラ
ーとなる（ステップ４０６）。これにより、フラグをテ
ストするだけで、タイムアウト３または外部割り込み４
によるスリープ解除条件を容易に判別することができ
る。
れば（ステップ４０４）、タイムアウト３のフラグは
“０”で正常終了となり（ステップ４０５）、一方タイ
ムアウト３のフラグが“１”であればタイムアウトエラ
ーとなる（ステップ４０６）。これにより、フラグをテ
ストするだけで、タイムアウト３または外部割り込み４
によるスリープ解除条件を容易に判別することができ
る。
【００２９】従って、本実施例のリアルタイムオペレー
ティングシステムによれば、スリープ命令２にタイムア
ウト３の機能が付加され、外部割り込み４またはイベン
ト信号５が外部から入力されることにより、目的に応じ
てタイムアウト３による時間指定と無限指定の２通りの
スリープ状態を選択することができ、スリープ中の低消
費電力化を図ることができる。
ティングシステムによれば、スリープ命令２にタイムア
ウト３の機能が付加され、外部割り込み４またはイベン
ト信号５が外部から入力されることにより、目的に応じ
てタイムアウト３による時間指定と無限指定の２通りの
スリープ状態を選択することができ、スリープ中の低消
費電力化を図ることができる。
【００３０】また、ソフトウェアのロジックによるディ
レイに比較して正確な遅延時間を実現することができる
上に、ソフトウェアディレイロジックの廃止によってシ
ステムプログラムロジックを簡素化することができる。
レイに比較して正確な遅延時間を実現することができる
上に、ソフトウェアディレイロジックの廃止によってシ
ステムプログラムロジックを簡素化することができる。
【００３１】さらに、スリープ解除条件がタイムアウト
３なのか、外部割り込み４によるものなのかを専用フラ
グをテストするだけで容易に判別することができる。
３なのか、外部割り込み４によるものなのかを専用フラ
グをテストするだけで容易に判別することができる。
【００３２】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００３３】たとえば、本実施例のリアルタイムオペレ
ーティングシステムについては、マイクロコンピュータ
などを用いた機器制御に適用される場合について説明し
たが、本発明は前記実施例に限定されるものではなく、
他のオペレーティングシステムを用いたコンピュータ制
御などについても広く適用可能である。
ーティングシステムについては、マイクロコンピュータ
などを用いた機器制御に適用される場合について説明し
たが、本発明は前記実施例に限定されるものではなく、
他のオペレーティングシステムを用いたコンピュータ制
御などについても広く適用可能である。
【００３４】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【００３５】(1).システムの処理を休止状態にする休止
命令にタイムアウト機能を付加することにより、休止命
令の発生から指定時間の経過後に再起動させることがで
きるので、低消費電力化が実現できる上、ソフトウェア
ディレイロジックの削減によってプログラムロジックの
簡素化が可能となる。
命令にタイムアウト機能を付加することにより、休止命
令の発生から指定時間の経過後に再起動させることがで
きるので、低消費電力化が実現できる上、ソフトウェア
ディレイロジックの削減によってプログラムロジックの
簡素化が可能となる。
【００３６】(2).休止命令におけるニーモニックコード
のオペランド値として、任意の待ち時間値と無限時間と
しての零とを指定することができるので、所望に応じて
無限指定とタイムアウト指定とを使い分けてシステムの
処理を行うことが可能となる。
のオペランド値として、任意の待ち時間値と無限時間と
しての零とを指定することができるので、所望に応じて
無限指定とタイムアウト指定とを使い分けてシステムの
処理を行うことが可能となる。
【００３７】(3).休止命令におけるコンディションコー
ドレジスタに専用のタイムアウトフラグを設けることに
より、休止状態解除時の条件を判別することができるの
で、タイムアウトが発生した際に、タイムアウトフラグ
をテストしてスリープ解除条件を容易に判別することが
可能となる。
ドレジスタに専用のタイムアウトフラグを設けることに
より、休止状態解除時の条件を判別することができるの
で、タイムアウトが発生した際に、タイムアウトフラグ
をテストしてスリープ解除条件を容易に判別することが
可能となる。
【００３８】(4).前記(1) により、内部タイマーを使用
するために、ソフトウェアロジックディレイに比較して
正確な遅延時間の実現が可能となる。
するために、ソフトウェアロジックディレイに比較して
正確な遅延時間の実現が可能となる。
【図１】本発明の一実施例であるタイムアウト機能付き
休止命令の発行方式を用いたリアルタイムオペレーティ
ングシステムを示す概略構成図である。
休止命令の発行方式を用いたリアルタイムオペレーティ
ングシステムを示す概略構成図である。
【図２】本実施例におけるディスパッチング処理を示す
フローチャートである。
フローチャートである。
【図３】本実施例におけるハードレジスタポーリング処
理を示すフローチャートである。
理を示すフローチャートである。
【図４】本実施例における受信アクノリッジ処理を示す
フローチャートである。
フローチャートである。
１ ＣＰＵ ２ スリープ命令 ３ タイムアウト ４ 外部割り込み ５ イベント信号
Claims (3)
- 【請求項１】 プログラムの実行を一時停止させ、コン
ピュータ制御によるシステムの処理を休止状態にする休
止命令であって、前記休止命令にタイムアウト機能を付
加し、指定時間の経過後に再起動させることを特徴とす
るタイムアウト機能付き休止命令の発行方式。 - 【請求項２】 前記休止命令において、ニーモニックコ
ードのオペランド値として任意の待ち時間値と無限時間
としての零とを指定可能とし、前記システムの処理を無
限指定とタイムアウト指定とを使い分けて行うことを特
徴とする請求項１記載のタイムアウト機能付き休止命令
の発行方式。 - 【請求項３】 前記休止命令において、コンディション
コードレジスタに専用のタイムアウトフラグを設けて休
止状態解除時の条件を判別可能とし、タイムアウトが発
生した際に、該タイムアウトフラグをテストしてスリー
プ解除条件を判別することを特徴とする請求項１記載の
タイムアウト機能付き休止命令の発行方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5124570A JPH06332693A (ja) | 1993-05-27 | 1993-05-27 | タイムアウト機能付き休止命令の発行方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5124570A JPH06332693A (ja) | 1993-05-27 | 1993-05-27 | タイムアウト機能付き休止命令の発行方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06332693A true JPH06332693A (ja) | 1994-12-02 |
Family
ID=14888758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5124570A Pending JPH06332693A (ja) | 1993-05-27 | 1993-05-27 | タイムアウト機能付き休止命令の発行方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06332693A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002057893A3 (en) * | 2000-10-27 | 2003-05-30 | Arc Internat Uk Ltd | Method and apparatus for reducing power consuption in a digital processor |
| US9003422B2 (en) | 2004-05-19 | 2015-04-07 | Synopsys, Inc. | Microprocessor architecture having extendible logic |
-
1993
- 1993-05-27 JP JP5124570A patent/JPH06332693A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002057893A3 (en) * | 2000-10-27 | 2003-05-30 | Arc Internat Uk Ltd | Method and apparatus for reducing power consuption in a digital processor |
| US9003422B2 (en) | 2004-05-19 | 2015-04-07 | Synopsys, Inc. | Microprocessor architecture having extendible logic |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4851987A (en) | System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur | |
| US6016548A (en) | Apparatus for controlling duty ratio of power saving of CPU | |
| JP5795820B2 (ja) | プロセッサ、方法、システム、及び、プログラム | |
| JPS63163912A (ja) | マイクロコンピユ−タシステム | |
| US8056078B2 (en) | Cooperatively multitasking in an interrupt free computing environment | |
| JPH11219302A (ja) | デ―タ・プロセッサにおいて後続の命令処理に影響を及ぼす方法および装置 | |
| US6470456B1 (en) | Method and system for dynamically controlling the operation speed of a processor | |
| US20020099893A1 (en) | System and method for the handling of system management interrupts in a multiprocessor computer system | |
| JP2007249986A (ja) | ハードウェア制御のパワー管理機能を備えたコンピュータ・システム | |
| US5659760A (en) | Microprocessor having interrupt vector generation unit and vector fetching command unit to initiate interrupt processing prior to returning interrupt acknowledge information | |
| JPH05324141A (ja) | コンピュータシステム用電力制御装置 | |
| US5068821A (en) | Bit processor with powers flow register switches control a function block processor for execution of the current command | |
| US20060259753A1 (en) | Automatic halting of a processor in debug mode due to reset | |
| JP3822568B2 (ja) | イベント処理 | |
| JPH06332693A (ja) | タイムアウト機能付き休止命令の発行方式 | |
| JPH01243167A (ja) | データ処理装置 | |
| JPS62156738A (ja) | プログラム制御装置 | |
| JP2001109538A (ja) | パワーマネジメントシステム | |
| JP2002163126A (ja) | デバッグ用ｃｐｕに内蔵のイベント検出回路、イベント検出方法および外部周辺回路 | |
| US20020078336A1 (en) | Extended processor reset | |
| JP2575025B2 (ja) | インサ−キット・エミュレ−タ | |
| JPH06342376A (ja) | 情報処理装置 | |
| JPS6267655A (ja) | マイクロコンピユ−タ | |
| JPH02191041A (ja) | データ処理装置 | |
| JP2933182B2 (ja) | パイプライン制御方法 |