JPS6267655A - マイクロコンピユ−タ - Google Patents
マイクロコンピユ−タInfo
- Publication number
- JPS6267655A JPS6267655A JP60208412A JP20841285A JPS6267655A JP S6267655 A JPS6267655 A JP S6267655A JP 60208412 A JP60208412 A JP 60208412A JP 20841285 A JP20841285 A JP 20841285A JP S6267655 A JPS6267655 A JP S6267655A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- wait
- signal
- request signal
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータに関し、特に周辺機器の
アクセス時に発生するウェイト処理に関する。
アクセス時に発生するウェイト処理に関する。
従来のマイクロコンピュータのこの種のウェイト処理の
流れを第４図および第５図に示す。第４図はウェイト処
理を持つ一般的なマイクロコンピュータの流れを示すフ
ローチャート、第５図は内部タイミング信号のタイミン
グチャートである。
流れを第４図および第５図に示す。第４図はウェイト処
理を持つ一般的なマイクロコンピュータの流れを示すフ
ローチャート、第５図は内部タイミング信号のタイミン
グチャートである。
ＣＰＵはタイミング信号Ｔ１〜Ｔ５の繰り返しによって
命令実行を行なうが、周辺機器をアクセスした場合に、
ＣＰＵと周辺機器間でタイミングの同期が合わなかった
り、周辺機器のスピードが遅かった場合、周辺機器はＣ
ＰＵに対してアクセスが可能になるまでウェイト要求信
号を出力し続ける。
命令実行を行なうが、周辺機器をアクセスした場合に、
ＣＰＵと周辺機器間でタイミングの同期が合わなかった
り、周辺機器のスピードが遅かった場合、周辺機器はＣ
ＰＵに対してアクセスが可能になるまでウェイト要求信
号を出力し続ける。
ＣＰＵはウェイト要求信号をチェックし、ウェイト処理
サイクルに入れるタイミングになったら、第４図、第５
図に示したように、周辺機器からのウェイト要求信号が
無くなるまで、ウェイト処理サイクルステートＴＷを繰
り返す。
サイクルに入れるタイミングになったら、第４図、第５
図に示したように、周辺機器からのウェイト要求信号が
無くなるまで、ウェイト処理サイクルステートＴＷを繰
り返す。
（発明が解決しようとする問題点）
上述した従来のマイクロコンピュータは、ウェイト要求
信号を検出した場合ウェイト要求信号が無くなるまでウ
ェイト処理サイクルを繰り返し寅行するようになってい
るので、マイクロコンピュータか０ＭＯ８構造で実現さ
れている場合には、電力を無駄に消費しでしまうという
欠点があった。
信号を検出した場合ウェイト要求信号が無くなるまでウ
ェイト処理サイクルを繰り返し寅行するようになってい
るので、マイクロコンピュータか０ＭＯ８構造で実現さ
れている場合には、電力を無駄に消費しでしまうという
欠点があった。
本発明のマイクロコンピュータは、ＣＰＵからアクセス
された周辺機器からのウェイト要求信号を検出したとき
、ｃ−ｐｕかウェイト許可状態であれば制御信号を出力
するウェイト要求信号検出部と、該制御信号により、Ｃ
ＰＵの動作りロックのレベルを固定させるクロツウ制御
ゲートを備えたことを特徴とする。
された周辺機器からのウェイト要求信号を検出したとき
、ｃ−ｐｕかウェイト許可状態であれば制御信号を出力
するウェイト要求信号検出部と、該制御信号により、Ｃ
ＰＵの動作りロックのレベルを固定させるクロツウ制御
ゲートを備えたことを特徴とする。
ＣｐＵと周辺機器間でタイミングの同期合わせや周辺機
器のスピードか遅かった場合、周辺機器はウェイト要求
信号を発生し、ウェイト要求信号およびウェイト許可信
号に基づいた制御信号でクロツウ制御ゲートはＣＰＵの
動作クロ・ンクレベルを固定し、ＣＰＵはウェイト処理
を行なうので、無駄な電力消費を押えられる。
器のスピードか遅かった場合、周辺機器はウェイト要求
信号を発生し、ウェイト要求信号およびウェイト許可信
号に基づいた制御信号でクロツウ制御ゲートはＣＰＵの
動作クロ・ンクレベルを固定し、ＣＰＵはウェイト処理
を行なうので、無駄な電力消費を押えられる。
〔実施例〕
次に、本発明の実施例について図面を参照しで説明する
。
。
側１図は本発明のマイクロコンピュータの一実施例を示
すブロック図、第２図は第１図の実施例におけるＣＰＵ
の動作の流れを示すフローチャート、第３図は内部タイ
ミングのタイミングチャートである。
すブロック図、第２図は第１図の実施例におけるＣＰＵ
の動作の流れを示すフローチャート、第３図は内部タイ
ミングのタイミングチャートである。
”？イクロコンヒュ’） １０ハ、ＣＰＵ１１．ＲＡＭ
１２、ＲＯＭ１３、周辺機器１４、発振器１５、ウェイ
ト要求信号検出部１６およびクロック制御ゲート］７か
ら構成されている。ウェイト要求信号検出部１６はＣＰ
ＵＩＩからアクセスされた周辺機器］４からのウェイト
要求信号ａを検出し、かつＣＰＵ ｌ １からウェイト
許可信号すが出力されたときクロックレベル固定信号Ｃ
を出力する。クロック制御ゲート１７は通常、発振器］
５の出力信号（ＣＰＵの動作クロック）ｅをそのまま出
力しでいるが、クロックレベル制御信号Ｃが入力すると
出力信号ｅのレベルを固定する。
１２、ＲＯＭ１３、周辺機器１４、発振器１５、ウェイ
ト要求信号検出部１６およびクロック制御ゲート］７か
ら構成されている。ウェイト要求信号検出部１６はＣＰ
ＵＩＩからアクセスされた周辺機器］４からのウェイト
要求信号ａを検出し、かつＣＰＵ ｌ １からウェイト
許可信号すが出力されたときクロックレベル固定信号Ｃ
を出力する。クロック制御ゲート１７は通常、発振器］
５の出力信号（ＣＰＵの動作クロック）ｅをそのまま出
力しでいるが、クロックレベル制御信号Ｃが入力すると
出力信号ｅのレベルを固定する。
次に、本実施例の動作を説明する。
ＣＰＵＩＩはＲＯＭ１３内の命令コードをバス２２を介
しで読込む。この読込んた命令コードが周辺機器］４を
アクセスする命令であれば、ＣＰｔＪｌｌｉまバス２２
を介して周辺機器１４１こ対してアクセスを行なう。ア
クセスされた周辺機器１４（よ、ＣＰＵＩＩのアクセス
と同期かとれていない場合や周辺機器］４のスピードが
遅い場合、ウェイト要求信号検出部１６に対してウェイ
ト要求信号ａを出力する。ウェイト要求信号検出部１６
はウェイト要求信号ａ％検出後、ＣＰＵ１１からのウェ
イト許可信号すにより許可状態であれば、クロツウ制御
ゲート１７に対してクロックレベル固定信号Ｃを出力し
で、クロック制御ゲート］７の出力信号ｄのレベルを固
定させる。クロック制御ゲート］７の出力信号２０のレ
ベルか固定されたことにより、第３図に示したようにタ
イミング信号は、Ｔ３のステートを保持し、ＣＰＵ１１
、ＲＡＭ１２、ＲＯＭ１３はウェイト状態に入る。周辺
機器１４は、ＣＰＵＩＩのアクセスが可能になったらウ
ェイト要求信号検出部１６に対するつエイト要求信号ａ
の出力を停止し、ＣＰＵＩＩ、ＲへＭ１２、ＲＯＭ１３
はウェイト状態から抜は出る。
しで読込む。この読込んた命令コードが周辺機器］４を
アクセスする命令であれば、ＣＰｔＪｌｌｉまバス２２
を介して周辺機器１４１こ対してアクセスを行なう。ア
クセスされた周辺機器１４（よ、ＣＰＵＩＩのアクセス
と同期かとれていない場合や周辺機器］４のスピードが
遅い場合、ウェイト要求信号検出部１６に対してウェイ
ト要求信号ａを出力する。ウェイト要求信号検出部１６
はウェイト要求信号ａ％検出後、ＣＰＵ１１からのウェ
イト許可信号すにより許可状態であれば、クロツウ制御
ゲート１７に対してクロックレベル固定信号Ｃを出力し
で、クロック制御ゲート］７の出力信号ｄのレベルを固
定させる。クロック制御ゲート］７の出力信号２０のレ
ベルか固定されたことにより、第３図に示したようにタ
イミング信号は、Ｔ３のステートを保持し、ＣＰＵ１１
、ＲＡＭ１２、ＲＯＭ１３はウェイト状態に入る。周辺
機器１４は、ＣＰＵＩＩのアクセスが可能になったらウ
ェイト要求信号検出部１６に対するつエイト要求信号ａ
の出力を停止し、ＣＰＵＩＩ、ＲへＭ１２、ＲＯＭ１３
はウェイト状態から抜は出る。
以上説明したように本発明は、ＣＰＵと周辺機器間でタ
イミングの同期合わせや周辺機器のスピードが遅かった
場合、周辺機器はウェイト要求信号を発生し、ウェイト
要求信号とＣＰＵからのウェイト許可信号に基づいた制
御信号でＣＰＵの動作クロックレベルを固定することに
より、ウェイト処理を英現し、無駄な電力消費を抑えら
れる効果がある。
イミングの同期合わせや周辺機器のスピードが遅かった
場合、周辺機器はウェイト要求信号を発生し、ウェイト
要求信号とＣＰＵからのウェイト許可信号に基づいた制
御信号でＣＰＵの動作クロックレベルを固定することに
より、ウェイト処理を英現し、無駄な電力消費を抑えら
れる効果がある。
第１図は本発明のマイクロコンピュータの一実施例を示
すブロック図、第２図、第３図はそれぞれ第１図のウェ
イト処理７８実行した時のフローチャートと内部タイミ
ングのタイミングチャート、笥４図、笥５図はそれぞれ
従来のマイクロコンピュータの流れを示すフローチャー
トと内部タイミングのタイミングチャートである。 １０・・・マイクロコンピュータ １］・・・ＣＰＵ １２・・・ＲＡＭ１３・・
・巳○Ｍ １４・・・周辺機器］５・・・発振
器 ］６・・・ウェイト要求信号検出部 ］７・・・クロック制御ゲート ２２・・・バス ａ・・・ウェイト要求信号 ｂ・・・ウェイト許可信号 Ｃ・・・クロツクレベル固定信号 ｄ・・・クロック制御ゲート］７の出力信号ｅ・・・発
信器］５の出力信号
すブロック図、第２図、第３図はそれぞれ第１図のウェ
イト処理７８実行した時のフローチャートと内部タイミ
ングのタイミングチャート、笥４図、笥５図はそれぞれ
従来のマイクロコンピュータの流れを示すフローチャー
トと内部タイミングのタイミングチャートである。 １０・・・マイクロコンピュータ １］・・・ＣＰＵ １２・・・ＲＡＭ１３・・
・巳○Ｍ １４・・・周辺機器］５・・・発振
器 ］６・・・ウェイト要求信号検出部 ］７・・・クロック制御ゲート ２２・・・バス ａ・・・ウェイト要求信号 ｂ・・・ウェイト許可信号 Ｃ・・・クロツクレベル固定信号 ｄ・・・クロック制御ゲート］７の出力信号ｅ・・・発
信器］５の出力信号
Claims (1)
- 【特許請求の範囲】 マイクロコンピュータにおいて、 ＣＰＵからアクセスされた周辺機器からのウェイト要求
信号を検出したとき、ＣＰＵがウェイト許可状態であれ
ば制御信号を出力するウェイト要求信号検出部と、 該制御信号により、ＣＰＵの動作クロックのレベルを固
定させるクロック制御ゲートを備えたことを特徴とする
マイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60208412A JPS6267655A (ja) | 1985-09-19 | 1985-09-19 | マイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60208412A JPS6267655A (ja) | 1985-09-19 | 1985-09-19 | マイクロコンピユ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6267655A true JPS6267655A (ja) | 1987-03-27 |
Family
ID=16555809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60208412A Pending JPS6267655A (ja) | 1985-09-19 | 1985-09-19 | マイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6267655A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02500938A (ja) * | 1987-08-27 | 1990-03-29 | モトローラ・インコーポレーテツド | マイクロコンピュータ |
| JPH0460859A (ja) * | 1990-06-29 | 1992-02-26 | Nec Home Electron Ltd | 情報処理装置のウェイト制御方式 |
| JPH0675656A (ja) * | 1992-02-28 | 1994-03-18 | Samsung Electron Co Ltd | システムコントローラのクロック再発生回路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50104838A (ja) * | 1974-01-21 | 1975-08-19 | ||
| JPS5228831A (en) * | 1975-08-29 | 1977-03-04 | Hitachi Ltd | Information processing system |
| JPS5483726A (en) * | 1977-12-16 | 1979-07-04 | Fujitsu Ltd | Memory access processing system of data processing system |
| JPS5719822A (en) * | 1980-06-05 | 1982-02-02 | Nec Corp | Information processor |
-
1985
- 1985-09-19 JP JP60208412A patent/JPS6267655A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50104838A (ja) * | 1974-01-21 | 1975-08-19 | ||
| JPS5228831A (en) * | 1975-08-29 | 1977-03-04 | Hitachi Ltd | Information processing system |
| JPS5483726A (en) * | 1977-12-16 | 1979-07-04 | Fujitsu Ltd | Memory access processing system of data processing system |
| JPS5719822A (en) * | 1980-06-05 | 1982-02-02 | Nec Corp | Information processor |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02500938A (ja) * | 1987-08-27 | 1990-03-29 | モトローラ・インコーポレーテツド | マイクロコンピュータ |
| JPH0460859A (ja) * | 1990-06-29 | 1992-02-26 | Nec Home Electron Ltd | 情報処理装置のウェイト制御方式 |
| JPH0675656A (ja) * | 1992-02-28 | 1994-03-18 | Samsung Electron Co Ltd | システムコントローラのクロック再発生回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6267655A (ja) | マイクロコンピユ−タ | |
| JPS60129820A (ja) | 実行休止制御装置 | |
| JPS61267858A (ja) | マイクロコンピユ−タ | |
| JPH0683652A (ja) | マイクロコンピュ−タシステム | |
| JPS55119750A (en) | Processor providing test address function | |
| JPS60196849A (ja) | マイクロプロセサの暴走検出方法 | |
| KR100217384B1 (ko) | 인터럽트 제어장치와 그 제어방법 | |
| JPS61166631A (ja) | マイクロプログラム制御処理方法 | |
| JPS61245242A (ja) | 割り込み入力回路 | |
| JP2557785Y2 (ja) | シングルチップマイクロコンピュータ | |
| JPH03223949A (ja) | バス調停回路 | |
| JPS6243740A (ja) | マイクロプロセツサ装置の暴走対策回路 | |
| JPH01222328A (ja) | データ処理方式 | |
| JPS6265134A (ja) | 割込み処理方式 | |
| JPH0581041A (ja) | 情報処理装置 | |
| JPH06332693A (ja) | タイムアウト機能付き休止命令の発行方式 | |
| JPH05216661A (ja) | マイクロコンピュータ | |
| JPH0418655A (ja) | データ処理装置 | |
| JPH04273356A (ja) | 入出力制御装置 | |
| JPS58146944A (ja) | 情報処理装置 | |
| JPS62266624A (ja) | 計数装置 | |
| JPS61220035A (ja) | 割り込み発生回路 | |
| JPH05204831A (ja) | マイクロプロセッサ及びそれを使用したダイレクトメモリアクセス機能を有するマイクロコンピュータシステム | |
| JPH07219896A (ja) | 半導体集積回路 | |
| KR870006484A (ko) | 마이크로 프로세서를 이용한 공정제어방법 및 장치 |