JPS62266624A - 計数装置 - Google Patents
計数装置Info
- Publication number
- JPS62266624A JPS62266624A JP11141086A JP11141086A JPS62266624A JP S62266624 A JPS62266624 A JP S62266624A JP 11141086 A JP11141086 A JP 11141086A JP 11141086 A JP11141086 A JP 11141086A JP S62266624 A JPS62266624 A JP S62266624A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- processing
- program
- request
- hardware
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 claims abstract description 49
- 238000004364 calculation method Methods 0.000 claims description 3
- 230000006870 function Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000013500 data storage Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000010365 information processing Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
- G06F9/4831—Task transfer initiation or dispatching by interrupt, e.g. masked with variable priority
- G06F9/4837—Task transfer initiation or dispatching by interrupt, e.g. masked with variable priority time dependent
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、所定のカウントクロックを計数し、かつ処理
要求を発生するハードウェアカウンタと、プログラムお
よび各種データを記憶するメモリ部と、前記処理要求に
基づく処理と前記プログラムによる処理とを選択的に実
行する中央処理装置を備えた計数装置に関する。
要求を発生するハードウェアカウンタと、プログラムお
よび各種データを記憶するメモリ部と、前記処理要求に
基づく処理と前記プログラムによる処理とを選択的に実
行する中央処理装置を備えた計数装置に関する。
（従来の技術）
第３図はこの種の計数装置の従来例のブロック図、第４
図はそのタイムチャートである。
図はそのタイムチャートである。
マイクロコンピュータ１００は、実行部＋０１ 、プロ
グラムメモリ１０２、データメモリ１０１、割込み制御
部１０４およびカウントクロック！０５−１をカウント
する上位ｍビット、下位ｎビットで、周期Ｔｏのハード
ウェアカウンタ１０５を存し、これらは内部バス１０６
を介して相互に接続されている。現在実行中の命令が格
納されているアドレスを記憶するプログラムカウンタ（
以下、ＰＣと記す）１０１１ 、実行部１０１の動作状
態を示すプログラム・ステータス・ワード（以下、ＰＳ
Ｗと記す）１０１−２および汎用レジスタセット＋０１
−３を有する実行部１０１はプログラムメモリ１０２か
ら逐次命令コードを読出して実行し、処理データはデー
タメモリ１０３上に格納される。
グラムメモリ１０２、データメモリ１０１、割込み制御
部１０４およびカウントクロック！０５−１をカウント
する上位ｍビット、下位ｎビットで、周期Ｔｏのハード
ウェアカウンタ１０５を存し、これらは内部バス１０６
を介して相互に接続されている。現在実行中の命令が格
納されているアドレスを記憶するプログラムカウンタ（
以下、ＰＣと記す）１０１１ 、実行部１０１の動作状
態を示すプログラム・ステータス・ワード（以下、ＰＳ
Ｗと記す）１０１−２および汎用レジスタセット＋０１
−３を有する実行部１０１はプログラムメモリ１０２か
ら逐次命令コードを読出して実行し、処理データはデー
タメモリ１０３上に格納される。
次にハードウェアカウンタ１０５の動作について以下に
述べる。ハードウェアカウンタ１０５はカウントクロッ
ク１０５−１が入力されるたびにカウントアツプ動作を
行う。カウント動作を開始してから下位ｎビットからキ
ュリーが発生するまでの時間Ｔ１は ＴＩ＝Ｔ６Ｘ２Ｔｌ となり、この時間Ｔ、が上位ｍビットのインクリメント
周期になる。すなわち上位ｍビットがインクリメントさ
れる周期は下位ｎビットからキャリーが発生するｒｏｘ
２ｎに一度ということになる。ハードウェアカウンタ１
０５がカウンタ動作を開始してからＴ。ｘ ２ ”＋″
’の時間が経過するとハードウェアカウンタ１０５はオ
ーバフローを発生し、割込み要求信号線１０５−２をア
クティブにする。割込み要求信号線１０５−２がアクテ
ィブになったことを検知して割込み制御部１０４は実行
部１０１へ割込み処理実行要求線１０４−１をアクティ
ブにする。実行部１０１は現在実行しているプログラム
を中断し、Ｐ Ｃ１０１−１、Ｐ Ｓ Ｗ １０１−２
および汎用レジスタセット１０１−３を退避した後にプ
ログラムメモリ１０２内に記憶されている処理を実行す
る。
述べる。ハードウェアカウンタ１０５はカウントクロッ
ク１０５−１が入力されるたびにカウントアツプ動作を
行う。カウント動作を開始してから下位ｎビットからキ
ュリーが発生するまでの時間Ｔ１は ＴＩ＝Ｔ６Ｘ２Ｔｌ となり、この時間Ｔ、が上位ｍビットのインクリメント
周期になる。すなわち上位ｍビットがインクリメントさ
れる周期は下位ｎビットからキャリーが発生するｒｏｘ
２ｎに一度ということになる。ハードウェアカウンタ１
０５がカウンタ動作を開始してからＴ。ｘ ２ ”＋″
’の時間が経過するとハードウェアカウンタ１０５はオ
ーバフローを発生し、割込み要求信号線１０５−２をア
クティブにする。割込み要求信号線１０５−２がアクテ
ィブになったことを検知して割込み制御部１０４は実行
部１０１へ割込み処理実行要求線１０４−１をアクティ
ブにする。実行部１０１は現在実行しているプログラム
を中断し、Ｐ Ｃ１０１−１、Ｐ Ｓ Ｗ １０１−２
および汎用レジスタセット１０１−３を退避した後にプ
ログラムメモリ１０２内に記憶されている処理を実行す
る。
上述した従来の計数処理装置では、カウンタのビット数
が測定しようとする周期、すなわちカウンタがオーバフ
ローを起こすまでの時間とカウントクロック周波数によ
って決定され、カウンタの分解能を良くしようと思えば
、カウントするクロックの周波数を大きくする必要があ
るためにカウント数が多くなり、また長周期の測定を行
おうとすると、同様にカウント数が多くなるためにカウ
ンタのビット数を多くしなくてはならなくなり、その結
果回路規模が増大しコスト面から考えても好ましくない
という欠点がある。ところが、先に述べたようにカウン
タの上位側のビットがインクリメントされる周期は下位
側のビットにくらべて非常に長く、かならずしも有効に
利用されているとは言いがたく、ハードウェアの負担が
大きい割には有効に活用されていない。
が測定しようとする周期、すなわちカウンタがオーバフ
ローを起こすまでの時間とカウントクロック周波数によ
って決定され、カウンタの分解能を良くしようと思えば
、カウントするクロックの周波数を大きくする必要があ
るためにカウント数が多くなり、また長周期の測定を行
おうとすると、同様にカウント数が多くなるためにカウ
ンタのビット数を多くしなくてはならなくなり、その結
果回路規模が増大しコスト面から考えても好ましくない
という欠点がある。ところが、先に述べたようにカウン
タの上位側のビットがインクリメントされる周期は下位
側のビットにくらべて非常に長く、かならずしも有効に
利用されているとは言いがたく、ハードウェアの負担が
大きい割には有効に活用されていない。
Ｃ問題点を解決するための手段〕
本発明の計数装置は、メモリ部中に存在し、ハードウェ
アカウンタの上位桁を保持するカウントレジスタと、ハ
ードウェアカウンタがオーバフローを発生すると、中央
処理装置がプログラム実行にかかわる状態を保持したま
ま前記カウントレジスタに記憶したデータの演算および
転送処理（以下、これらデータの演算および転送処理を
まとめてマクロサービスという）を行うように制御する
カウント制御手段を有することを特徴とする。
アカウンタの上位桁を保持するカウントレジスタと、ハ
ードウェアカウンタがオーバフローを発生すると、中央
処理装置がプログラム実行にかかわる状態を保持したま
ま前記カウントレジスタに記憶したデータの演算および
転送処理（以下、これらデータの演算および転送処理を
まとめてマクロサービスという）を行うように制御する
カウント制御手段を有することを特徴とする。
マクロサービスは、ハードウェアカウンタからのＩ１０
要求が発生するとそれまでの処理を中断し、実行部中の
プログラムカウンタ、ＰＳＷ、汎用レジスタセット等を
保持したままインクリメントおよび転送処理を行ない、
マクロサービスが終了すると中断していたプログラムの
実行を再開するため、マクロサービスは特別なハードウ
ェアな付加することなく、また一連の処理は実行制御部
により全て自動的に行われるためマクロサービスのため
の処理用のソフトウェアを作成する必要もない。
要求が発生するとそれまでの処理を中断し、実行部中の
プログラムカウンタ、ＰＳＷ、汎用レジスタセット等を
保持したままインクリメントおよび転送処理を行ない、
マクロサービスが終了すると中断していたプログラムの
実行を再開するため、マクロサービスは特別なハードウ
ェアな付加することなく、また一連の処理は実行制御部
により全て自動的に行われるためマクロサービスのため
の処理用のソフトウェアを作成する必要もない。
従来の割込み機能だけでハードウェアカウンタのビット
数を減らそうとすると、ハードウェアカウンタでオーバ
フローが発生するたびに従来のソフトウェア割込み処理
を実行するために、ＰＣｌＰＳＷ、汎用レジスタセット
の退避・復帰処理、割込みプログラムへの分岐処理、お
よび命令の読出しく以下、前記処理をオーバヘッドと記
す）を行わなければならない。その結果、カウントデー
タの値のインクリメントおよび転送処理という本来の処
理よりもオーバヘッドのためにＣＰＵは多くの時間をさ
くことになり、ビット数が削減されればされるほどＩ１
０要求の発生が多くなりＣＰＵの効率は低下する。とこ
ろが、本発明ではハードウェアカウンタのビット数を削
減してもデータメモリ中の領域を上位側カウンタのカウ
ント値格納領域として利用し、あわせてマクロサービス
の機能を有することにより、オーバヘッドを必要とせず
にカウントデータの値のインクリメントおよび転送処理
が行え、ＣＰＵの処理能力の低下を極力抑えることがで
きる。また、複数本のカウンタを備えた情報処理装置に
おいてこれら複数本のカウンタに対して本実施例で述べ
たマクロサービスを適用すると、削減することができる
ハードウェアの量はカウンタの本数が多くなればなるほ
ど多くなりハードウェアの負担をかなり減らすことがで
き、実用的効果はさらに大きくなる。
数を減らそうとすると、ハードウェアカウンタでオーバ
フローが発生するたびに従来のソフトウェア割込み処理
を実行するために、ＰＣｌＰＳＷ、汎用レジスタセット
の退避・復帰処理、割込みプログラムへの分岐処理、お
よび命令の読出しく以下、前記処理をオーバヘッドと記
す）を行わなければならない。その結果、カウントデー
タの値のインクリメントおよび転送処理という本来の処
理よりもオーバヘッドのためにＣＰＵは多くの時間をさ
くことになり、ビット数が削減されればされるほどＩ１
０要求の発生が多くなりＣＰＵの効率は低下する。とこ
ろが、本発明ではハードウェアカウンタのビット数を削
減してもデータメモリ中の領域を上位側カウンタのカウ
ント値格納領域として利用し、あわせてマクロサービス
の機能を有することにより、オーバヘッドを必要とせず
にカウントデータの値のインクリメントおよび転送処理
が行え、ＣＰＵの処理能力の低下を極力抑えることがで
きる。また、複数本のカウンタを備えた情報処理装置に
おいてこれら複数本のカウンタに対して本実施例で述べ
たマクロサービスを適用すると、削減することができる
ハードウェアの量はカウンタの本数が多くなればなるほ
ど多くなりハードウェアの負担をかなり減らすことがで
き、実用的効果はさらに大きくなる。
（実施例）
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の計数装置の一実施例を示すブロック図
である。
である。
本実施例では従来からの割込み処理要求を広く解釈し、
周辺装置あるいは内部回路からの処理要求（以下、前記
割込み要求をＴ１０要求と記す）としてとらえる。
周辺装置あるいは内部回路からの処理要求（以下、前記
割込み要求をＴ１０要求と記す）としてとらえる。
ビット数ｎのハードウェアカウンタ１０５はカウントク
ロック１０５−１をカウントし、オーバフローが発生す
るとオーバフロー信号１０５−２を出力する。オーバフ
ロー発生により行なわれる処理を制御するカウンタ処理
制御部５００は、 Ｔ１０要求を制御する Ｉ１０要求
制御部２０５、中央処理装置に対して処理を要求するＩ
１０１０処理実求線２０５−１、Ｉ１０処理形態を指定
する Ｉ１０１０処理実態指定線２０５−２およびＴ１
０処理実行要求線２０５−１と Ｔ１０処理実行形態指
定線２０５−２を受けて中央処理装置（以下、ＣＰＵと
記す）５１Ｏの動作を制御するＴ１０要求受付は部２０
６を有する。ＣＰＵ５１０は、次に実行するプログラム
メモリ１０２のアドレスを指すＰ Ｃ１０１１、ＣＰ
Ｕ３１０全体の動作状態を示すＰ Ｓ Ｗ １０１−２
、処理中のデータを保持する汎用レジスタセット１０
１−３ 、算術論理演算機能を持つ算術論理演算ユニッ
ト（以下、ＡＬＵと記す）２０１、実行すべき命令を保
持する命令レジスタ２０２、命令レジスタ２０２の内容
を解読し、各種制御信号を発生する命令デコーダ２０３
、命令デコーダ２０３の出力によりＣＰＵ５１０全体の
動作を制御する実行制御部２０４を有する。また、デー
タメモリ部１０３はソフトウェアカウンタとしてｍビッ
トのカウントデータを格納するカウントデータ格納領域
１０３−１を有する。上記各部はすべて内部バス１０６
に接続されている。
ロック１０５−１をカウントし、オーバフローが発生す
るとオーバフロー信号１０５−２を出力する。オーバフ
ロー発生により行なわれる処理を制御するカウンタ処理
制御部５００は、 Ｔ１０要求を制御する Ｉ１０要求
制御部２０５、中央処理装置に対して処理を要求するＩ
１０１０処理実求線２０５−１、Ｉ１０処理形態を指定
する Ｉ１０１０処理実態指定線２０５−２およびＴ１
０処理実行要求線２０５−１と Ｔ１０処理実行形態指
定線２０５−２を受けて中央処理装置（以下、ＣＰＵと
記す）５１Ｏの動作を制御するＴ１０要求受付は部２０
６を有する。ＣＰＵ５１０は、次に実行するプログラム
メモリ１０２のアドレスを指すＰ Ｃ１０１１、ＣＰ
Ｕ３１０全体の動作状態を示すＰ Ｓ Ｗ １０１−２
、処理中のデータを保持する汎用レジスタセット１０
１−３ 、算術論理演算機能を持つ算術論理演算ユニッ
ト（以下、ＡＬＵと記す）２０１、実行すべき命令を保
持する命令レジスタ２０２、命令レジスタ２０２の内容
を解読し、各種制御信号を発生する命令デコーダ２０３
、命令デコーダ２０３の出力によりＣＰＵ５１０全体の
動作を制御する実行制御部２０４を有する。また、デー
タメモリ部１０３はソフトウェアカウンタとしてｍビッ
トのカウントデータを格納するカウントデータ格納領域
１０３−１を有する。上記各部はすべて内部バス１０６
に接続されている。
次に、カウンタ処理における動作について述べる。
ｎビットのハードウェアカウンタ１０５はカウントクロ
ック１０５−１をカウントし、その結果オーバフローが
発生すると、オーバフロー信号１０５−２を出力する。
ック１０５−１をカウントし、その結果オーバフローが
発生すると、オーバフロー信号１０５−２を出力する。
Ｉ１０要求制御部２０５はオーバフロー信号１０５−
２を受けてＴ１０要求受付は部２０６に対するＩ１０１
０処理実求線２０５−１をアクティブレベルとし、同時
に Ｉ１０１０処理実態指定線２０５−２をハイレベル
にする。 Ｔ１０要求受付は部２０６はＩ１０１０処理
実求線２０５−１がアクティブとなったときに１７０処
理実行形態指定線２０５−２がハイレベルであることを
検出し、マクロサービスによる処理を行うことを検知す
る。このＴ１０要求をマクロサービスで処理するため、
Ｔ１０要求受付は部２０６は実行制御部２０４を制御
してＰ Ｃ１０ｉ１のインクリメントを禁止し、Ｐ Ｃ
ｌ０１−１ 、 Ｐ Ｓ Ｗ １０１−２ 、汎用レ
ジスタセット＋０１３の値を保持したまま、以下に示す
処理を開始する。
２を受けてＴ１０要求受付は部２０６に対するＩ１０１
０処理実求線２０５−１をアクティブレベルとし、同時
に Ｉ１０１０処理実態指定線２０５−２をハイレベル
にする。 Ｔ１０要求受付は部２０６はＩ１０１０処理
実求線２０５−１がアクティブとなったときに１７０処
理実行形態指定線２０５−２がハイレベルであることを
検出し、マクロサービスによる処理を行うことを検知す
る。このＴ１０要求をマクロサービスで処理するため、
Ｔ１０要求受付は部２０６は実行制御部２０４を制御
してＰ Ｃ１０ｉ１のインクリメントを禁止し、Ｐ Ｃ
ｌ０１−１ 、 Ｐ Ｓ Ｗ １０１−２ 、汎用レ
ジスタセット＋０１３の値を保持したまま、以下に示す
処理を開始する。
まず、 Ｉ１０要求制御部２０５は、ソフトウェアカウ
ンタ１０３−１のデータを読出し、次に読出したデータ
をインクリメントし、再びソフトウェアカウンタ１０３
−１に格納する。以上一連の処理で１回のマクロサービ
スにおけるソフトウェアカウンタデータのインクリメン
トおよび転送処理が終了する。モしてハードウェアカウ
ンタ１０５かオーバフローを発生するたびに上記マクロ
サービスを繰り返し、その結果ソフトウェアカウンタ１
０３−１からオーバフローが発生したことを検知すると
実行制御部２０４は以下に述べる従来の割込み処理を行
なう。実行制御部２０４からのソフトウェアカウンタの
オーバフロー信号２０４〜１がアクティブになると、
Ｉ１０要求制御部２０５は Ｉ１０１０処理実求線２０
５−１を再びアクティブにするとともに従来の割込み要
求を発生するためにＩ１０処理実行形態指定線２０５−
２をロウレベルとする。すると、 Ｉ１０要求受付は部
２０６は割込処理プログラムを起動し、従来の（ｎ÷ｍ
）ビットカウンタのオーバフロー発生時と同様のソフト
ウェアによる割込処理を実行する。
ンタ１０３−１のデータを読出し、次に読出したデータ
をインクリメントし、再びソフトウェアカウンタ１０３
−１に格納する。以上一連の処理で１回のマクロサービ
スにおけるソフトウェアカウンタデータのインクリメン
トおよび転送処理が終了する。モしてハードウェアカウ
ンタ１０５かオーバフローを発生するたびに上記マクロ
サービスを繰り返し、その結果ソフトウェアカウンタ１
０３−１からオーバフローが発生したことを検知すると
実行制御部２０４は以下に述べる従来の割込み処理を行
なう。実行制御部２０４からのソフトウェアカウンタの
オーバフロー信号２０４〜１がアクティブになると、
Ｉ１０要求制御部２０５は Ｉ１０１０処理実求線２０
５−１を再びアクティブにするとともに従来の割込み要
求を発生するためにＩ１０処理実行形態指定線２０５−
２をロウレベルとする。すると、 Ｉ１０要求受付は部
２０６は割込処理プログラムを起動し、従来の（ｎ÷ｍ
）ビットカウンタのオーバフロー発生時と同様のソフト
ウェアによる割込処理を実行する。
第２図は、カウントクロック１０５−１ 、ハードウェ
アカウンタ１０５のビットｎ、ハードウェアカウンタ１
０５のオーバフロー信号１０５−２ 、ソフトウェアカ
ウンタ１０３−１のビットｍ、ソフトウェアカウンタ１
０３−１のオーバフロー信号のタイミングチャートであ
る。カウントクロック１０５−１の周期をＴ、とする。
アカウンタ１０５のビットｎ、ハードウェアカウンタ１
０５のオーバフロー信号１０５−２ 、ソフトウェアカ
ウンタ１０３−１のビットｍ、ソフトウェアカウンタ１
０３−１のオーバフロー信号のタイミングチャートであ
る。カウントクロック１０５−１の周期をＴ、とする。
ハードウェアカウンタ１０５の最上位桁ビットｎは時間
Ｔｏｘ２°−１に１回インクリメントされ、時間ＴｏＸ
２ｎ間隔でハードウェアカウンタ１０５のオーバフロー
信号１０５−２が発生し、マクロサービスが実行される
。マクロサービスによってソフトウェアカウンタ１０３
−１がインクリメントされつづけると、ソフトウェアカ
ウンタ１０３−１の最上位桁ビットｍは時間Ｔｏｘ２”
’−’に１回インクリメントされ、その結果時間ＴｏＸ
２ ｎ 軸間隔でソフトウェアカウンタ１０３−１の
オーバフロー信号が発生する。
Ｔｏｘ２°−１に１回インクリメントされ、時間ＴｏＸ
２ｎ間隔でハードウェアカウンタ１０５のオーバフロー
信号１０５−２が発生し、マクロサービスが実行される
。マクロサービスによってソフトウェアカウンタ１０３
−１がインクリメントされつづけると、ソフトウェアカ
ウンタ１０３−１の最上位桁ビットｍは時間Ｔｏｘ２”
’−’に１回インクリメントされ、その結果時間ＴｏＸ
２ ｎ 軸間隔でソフトウェアカウンタ１０３−１の
オーバフロー信号が発生する。
〔発明の効果〕
以上説明したように本発明は、ハードウェアカウンタか
ら発生するＩ１０要求により実行部が自動的にデータメ
モリ中の上位カウンタとして利用しているカウントデー
タ格納領域中のカウント値をアクセスしてそのカウント
値を再びもとのカウントデータ格納領域へ格納すること
より、ハードウェアカウンタのビット数を削減しても、
オーバヘッドを必要とせずにカウントデータの値のイン
クリメントおよび転送処理が行え、ＣＰＵの処理能力の
低下を極力抑えることができる効果がある。
ら発生するＩ１０要求により実行部が自動的にデータメ
モリ中の上位カウンタとして利用しているカウントデー
タ格納領域中のカウント値をアクセスしてそのカウント
値を再びもとのカウントデータ格納領域へ格納すること
より、ハードウェアカウンタのビット数を削減しても、
オーバヘッドを必要とせずにカウントデータの値のイン
クリメントおよび転送処理が行え、ＣＰＵの処理能力の
低下を極力抑えることができる効果がある。
第１図は本発明の計数装置の一実施例を示すブロック図
、第２図はそのタイムチャート、第３図は従来例のブロ
ック図、第４図は従来例のタイムチャートである。 ＋００−・・・・・マイクロコンピュータ１０１・・・
・・・実行部 １０１−１・・・プログラムカウンタ（ｐｃ）１０１−
２・・・プログラム・ステータス・ワード（ｐｓｗ） ＋０１：ｌ−・・汎用レジスタセット １０２・・・・・・プログラムメモリ １０３・・・・・・データメモリ １０３−１・・・ソフトウェアカウンタ１０４・・・・
・・割込み一制御部 １０４−１・・・割込み要求線 ＋０５・・・・・・ハードウェアカウンタ１０６・・・
・・・内部バス ２０１・・・・・・算術論理演算ユニット（ＡＬＵ）２
０２・・・・・・命令レジスタ ２０３・・・・・・命令レコーダ ２Ｑ４・・・・・・実行制Ｏ１１部 ２０４−１・・・ソフトウェアカウンタ１０３−１のオ
ーバフロー信号
、第２図はそのタイムチャート、第３図は従来例のブロ
ック図、第４図は従来例のタイムチャートである。 ＋００−・・・・・マイクロコンピュータ１０１・・・
・・・実行部 １０１−１・・・プログラムカウンタ（ｐｃ）１０１−
２・・・プログラム・ステータス・ワード（ｐｓｗ） ＋０１：ｌ−・・汎用レジスタセット １０２・・・・・・プログラムメモリ １０３・・・・・・データメモリ １０３−１・・・ソフトウェアカウンタ１０４・・・・
・・割込み一制御部 １０４−１・・・割込み要求線 ＋０５・・・・・・ハードウェアカウンタ１０６・・・
・・・内部バス ２０１・・・・・・算術論理演算ユニット（ＡＬＵ）２
０２・・・・・・命令レジスタ ２０３・・・・・・命令レコーダ ２Ｑ４・・・・・・実行制Ｏ１１部 ２０４−１・・・ソフトウェアカウンタ１０３−１のオ
ーバフロー信号
Claims (1)
- 【特許請求の範囲】 所定のカウントクロックを計数し、かつ処理要求を発生
するハードウェアカウンタと、プログラムおよび各種デ
ータを記憶するメモリ部と、前記処理要求に基づく処理
と前記プログラムによる処理とを選択的に実行する中央
処理装置を備えた計数装置において、 前記メモリ部中に存在し、前記ハードウェアカウンタの
上位桁を保持するカウントレジスタと、前記ハードウェ
アカウンタがオーバフローを発生すると、前記中央処理
装置が前記プログラム実行にかかわる状態を保持したま
ま前記カウントレジスタに記憶したデータの演算および
転送処理を行うように制御するカウント制御手段を有す
ることを特徴とする計数装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11141086A JPS62266624A (ja) | 1986-05-14 | 1986-05-14 | 計数装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11141086A JPS62266624A (ja) | 1986-05-14 | 1986-05-14 | 計数装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62266624A true JPS62266624A (ja) | 1987-11-19 |
| JPH0531775B2 JPH0531775B2 (ja) | 1993-05-13 |
Family
ID=14560454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11141086A Granted JPS62266624A (ja) | 1986-05-14 | 1986-05-14 | 計数装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62266624A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03134737A (ja) * | 1989-10-19 | 1991-06-07 | Matsushita Electric Ind Co Ltd | マイクロプロセッサ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54124929A (en) * | 1978-03-22 | 1979-09-28 | Fujitsu Ltd | Timer unit |
| JPS60183639A (ja) * | 1984-03-02 | 1985-09-19 | Nec Corp | デ−タ処理装置 |
-
1986
- 1986-05-14 JP JP11141086A patent/JPS62266624A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54124929A (en) * | 1978-03-22 | 1979-09-28 | Fujitsu Ltd | Timer unit |
| JPS60183639A (ja) * | 1984-03-02 | 1985-09-19 | Nec Corp | デ−タ処理装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03134737A (ja) * | 1989-10-19 | 1991-06-07 | Matsushita Electric Ind Co Ltd | マイクロプロセッサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0531775B2 (ja) | 1993-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1081857A (en) | Apparatus for processing interrupts in microprocessing systems | |
| US4250546A (en) | Fast interrupt method | |
| US5696989A (en) | Microcomputer equipped with DMA controller allowed to continue to perform data transfer operations even after completion of a current data transfer operation | |
| US5584031A (en) | System and method for executing a low power delay instruction | |
| JPH05307485A (ja) | データ処理装置 | |
| US5410721A (en) | System and method for incrementing a program counter | |
| KR970003321B1 (ko) | 코프로세서 지정 시스템 | |
| JP2661222B2 (ja) | パルス出力装置 | |
| JPS62266624A (ja) | 計数装置 | |
| JPS6290728A (ja) | 割込処理方法 | |
| JPS6236575B2 (ja) | ||
| JP3562215B2 (ja) | マイクロコンピュータ及び電子機器 | |
| JPH0634241B2 (ja) | 情報処理装置 | |
| GB2027238A (en) | Clear and wait instruction means and method | |
| JPS62156738A (ja) | プログラム制御装置 | |
| JPS59218569A (ja) | マイクロ・コンピユ−タ | |
| JPS6225333A (ja) | マイクロコンピユ−タ | |
| JP2002278753A (ja) | データ処理システム | |
| JPS59144955A (ja) | 情報処理装置 | |
| JPH10171654A (ja) | 高速データ演算処理装置 | |
| JPS633328B2 (ja) | ||
| JPS62166463A (ja) | デ−タ転送方式 | |
| JPH047773A (ja) | Ｄｍａコントローラ | |
| JPS61121136A (ja) | 演算処理装置 | |
| JPS6329872A (ja) | マイクロコンピユ−タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |