JPS6329872A - マイクロコンピユ−タ - Google Patents
マイクロコンピユ−タInfo
- Publication number
- JPS6329872A JPS6329872A JP61174485A JP17448586A JPS6329872A JP S6329872 A JPS6329872 A JP S6329872A JP 61174485 A JP61174485 A JP 61174485A JP 17448586 A JP17448586 A JP 17448586A JP S6329872 A JPS6329872 A JP S6329872A
- Authority
- JP
- Japan
- Prior art keywords
- port
- output
- input
- data
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、周辺機器とのインターフェイスのために入出
力ポートを内蔵したマイクロコンピュータく以下、マイ
コンと称する）に関する。
力ポートを内蔵したマイクロコンピュータく以下、マイ
コンと称する）に関する。
従来、この種のマイコンは、第４図に示すように外部機
器とのインターフェイスのためのポート回路１の入出力
を切換えるためのモードレジスタ２を備えていた。いま
、ポート回路１が入力ポートとして機能するようにモー
ドレジスタ２が設定されているとする。ここで、ＣＰＵ
４から内部データバス３を介して、ポート回路１を出
力モードに設定するようなデータかモードレジスタ２に
転送されると、ポート回路１は出力モードに切換ねり、
出力ポートとして機能するようになる。出力ポートから
入力ポートへの切換えも同様に、ＣＰＵ４から内部デー
タバス３を介して、ポート回路１を入力モードに設定す
るようなデータをモードレジスタ２に転送することによ
り実現される。
器とのインターフェイスのためのポート回路１の入出力
を切換えるためのモードレジスタ２を備えていた。いま
、ポート回路１が入力ポートとして機能するようにモー
ドレジスタ２が設定されているとする。ここで、ＣＰＵ
４から内部データバス３を介して、ポート回路１を出
力モードに設定するようなデータかモードレジスタ２に
転送されると、ポート回路１は出力モードに切換ねり、
出力ポートとして機能するようになる。出力ポートから
入力ポートへの切換えも同様に、ＣＰＵ４から内部デー
タバス３を介して、ポート回路１を入力モードに設定す
るようなデータをモードレジスタ２に転送することによ
り実現される。
上述した従来のマイコンでは、ＣＰＵが制御するモード
レジスタの指定によって入出力ポートの入出力モードを
切換えるような構成になっているため、ＣＰｕがモード
レジスタをアクセスしている期間中はポートを有効に利
用できず、特に頻繁にポートの入出力を切換えるような
制御をするマイコンの場合、ポートの利用効率が悪くな
るという欠点かある。
レジスタの指定によって入出力ポートの入出力モードを
切換えるような構成になっているため、ＣＰｕがモード
レジスタをアクセスしている期間中はポートを有効に利
用できず、特に頻繁にポートの入出力を切換えるような
制御をするマイコンの場合、ポートの利用効率が悪くな
るという欠点かある。
本発明のマイコンは、コンペアレジスタと、前記入出力
ポートに入出力されるデータとコンペアレジスタに設定
されているデータを比較するコンパレータと、前記入出
力ポート内に設けられ、前記コンパレータから一致信号
が出力されると、前記入出力ポートの入出力モートを切
換える手段とを有する。
ポートに入出力されるデータとコンペアレジスタに設定
されているデータを比較するコンパレータと、前記入出
力ポート内に設けられ、前記コンパレータから一致信号
が出力されると、前記入出力ポートの入出力モートを切
換える手段とを有する。
このように、ポートへの出力データまたはポートからの
入力データによってポートの入出力モードを直接切換え
ることにより、特にポートの入出力を頻繁に切換えるＩ
制御を必要とするようなマイコンにおいて、ポートの利
用効率を高め、ソフトウェアの負担を軽減できる。
入力データによってポートの入出力モードを直接切換え
ることにより、特にポートの入出力を頻繁に切換えるＩ
制御を必要とするようなマイコンにおいて、ポートの利
用効率を高め、ソフトウェアの負担を軽減できる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のマイコンの一実施例を示すブロック図
である。アンドゲート１１．３ステートバッファ＋２．
１３ 、バッファ１４、ポートレジスタ１５、トランス
ファゲート１６．１７によりポート回路１が構成され、
コンペアレジスタ６、コンパレータ７、トリガフリップ
フロップ２１、インバータ２２によりポート回路１の入
出力モードを切換えるための制御回路が構成されている
。ポート回路１には外部端子群５（８ビツト）が設けら
れている。
である。アンドゲート１１．３ステートバッファ＋２．
１３ 、バッファ１４、ポートレジスタ１５、トランス
ファゲート１６．１７によりポート回路１が構成され、
コンペアレジスタ６、コンパレータ７、トリガフリップ
フロップ２１、インバータ２２によりポート回路１の入
出力モードを切換えるための制御回路が構成されている
。ポート回路１には外部端子群５（８ビツト）が設けら
れている。
本実施例は、ポート回路１の入出力の切換えをポート回
路１の外部端子群５のレベルで行なうものである。すな
わち、ポート回路１が出力モードに設定されているとき
に、コンペアレジスタ６に設定した８ビツトデータと同
じデータが出力されると、ポート回路１は自動的に入力
モートに切換わり、ポート回路１が人力ポートに設定さ
れているときには、外部端子群５に入力したデータがコ
ンペアレジスタ６に設定した８ビツトデータと同じデー
タであったとき、ポート回路１が自動的に出力モードに
切換ねるというものである。
路１の外部端子群５のレベルで行なうものである。すな
わち、ポート回路１が出力モードに設定されているとき
に、コンペアレジスタ６に設定した８ビツトデータと同
じデータが出力されると、ポート回路１は自動的に入力
モートに切換わり、ポート回路１が人力ポートに設定さ
れているときには、外部端子群５に入力したデータがコ
ンペアレジスタ６に設定した８ビツトデータと同じデー
タであったとき、ポート回路１が自動的に出力モードに
切換ねるというものである。
以下、本実施例の動作を第２図のタイミングチャートを
参照しながら説明する。
参照しながら説明する。
まず、コンペアレジスタ６にはデータ”ＦＦ”が設定さ
れ、ポート回路１は出力モードにあり、このときトリガ
フリップフロップ２１の出力１０ＣＮＴは“０”である
とする。また、ポートレジスタ１５の読出し信号ＰＲＤ
は常に０”であるとする。ポート回路１は出力モートで
あるから、ＣＰＬＩ ４からの書込み信号ＷＨに同期し
てデータ［１０１，［１０２，００３（以上のデータは
ＦＦ“以外とする）をポートレジスタ１５とアクティブ
状態にある３ステートバツフア１３を経由して外部端子
群５に出力する。ここで、次の出力データ００４が’Ｆ
Ｆ“であったとすると、コンパレータ７は一致信号とし
てＩＮＴを出力し、トリガフリップフロップ２１の出力
１０（：ＮＴが反転して”ｌ”になる。すると、ポート
回路１の３ステートバツフア１２がアクティブになり、
３ステートバツフア１３はインアクティブになってポー
ト回路１は人力モードに切換ねる。コンバレータフの出
力信号ＩＮＴはまた（：ＰＵ ４への割込信号としても
機能し、ポート回路１が入力モードになったことをＣＰ
Ｕ ４に認識させる役目も果たす。さて、このようにし
て人力モードになったポート回路１は、外部から送られ
てくるデータＤ１１．０１２．０１３ （以上のデータ
は”ＦＦ”以外とする）に対し、（：ＰＵ ４からの読
出し信号ＲＯに同期して、アクティブ状態にある３ステ
ートバツフア１２から内部バス３にデータを出力するよ
うに動く。ここで、次の入力データ０１４が”ＦＦ”で
あったとすると、コンパレータ７は再び割込信号ＩＮＴ
を出力し、読出し信号ＲＤを止めるよう制御し、トリガ
フリップフロップ２１の出力＋０１１：ＮＴは“θ″に
反転してポート回路ｌは出力モードになる。読出し信号
ＲＤが止まるため、ＤＩ４（データ″ＦＦ”）は内部バ
ス３には取り込まれない。また、割込信号ＩＮＴは、ポ
ート回路１が出力モードになったことをＣＰＵ ４に認
識させる役目も果す。このように、コンペアレジスタ６
に設定したデータと同じデータが入力あるいは出力する
たびにポート回路１の入出力モードが切換ねることにな
る。本実施例ではコンペアレジスタ６に比較用データと
して”ＦＦ”を設定したため、入出力データとして有効
なデータは”ＦＦ“以外のものとなる。
れ、ポート回路１は出力モードにあり、このときトリガ
フリップフロップ２１の出力１０ＣＮＴは“０”である
とする。また、ポートレジスタ１５の読出し信号ＰＲＤ
は常に０”であるとする。ポート回路１は出力モートで
あるから、ＣＰＬＩ ４からの書込み信号ＷＨに同期し
てデータ［１０１，［１０２，００３（以上のデータは
ＦＦ“以外とする）をポートレジスタ１５とアクティブ
状態にある３ステートバツフア１３を経由して外部端子
群５に出力する。ここで、次の出力データ００４が’Ｆ
Ｆ“であったとすると、コンパレータ７は一致信号とし
てＩＮＴを出力し、トリガフリップフロップ２１の出力
１０（：ＮＴが反転して”ｌ”になる。すると、ポート
回路１の３ステートバツフア１２がアクティブになり、
３ステートバツフア１３はインアクティブになってポー
ト回路１は人力モードに切換ねる。コンバレータフの出
力信号ＩＮＴはまた（：ＰＵ ４への割込信号としても
機能し、ポート回路１が入力モードになったことをＣＰ
Ｕ ４に認識させる役目も果たす。さて、このようにし
て人力モードになったポート回路１は、外部から送られ
てくるデータＤ１１．０１２．０１３ （以上のデータ
は”ＦＦ”以外とする）に対し、（：ＰＵ ４からの読
出し信号ＲＯに同期して、アクティブ状態にある３ステ
ートバツフア１２から内部バス３にデータを出力するよ
うに動く。ここで、次の入力データ０１４が”ＦＦ”で
あったとすると、コンパレータ７は再び割込信号ＩＮＴ
を出力し、読出し信号ＲＤを止めるよう制御し、トリガ
フリップフロップ２１の出力＋０１１：ＮＴは“θ″に
反転してポート回路ｌは出力モードになる。読出し信号
ＲＤが止まるため、ＤＩ４（データ″ＦＦ”）は内部バ
ス３には取り込まれない。また、割込信号ＩＮＴは、ポ
ート回路１が出力モードになったことをＣＰＵ ４に認
識させる役目も果す。このように、コンペアレジスタ６
に設定したデータと同じデータが入力あるいは出力する
たびにポート回路１の入出力モードが切換ねることにな
る。本実施例ではコンペアレジスタ６に比較用データと
して”ＦＦ”を設定したため、入出力データとして有効
なデータは”ＦＦ“以外のものとなる。
言いかえれば、本実施例のような８ビツトポートの場合
、２５６種類のデータのうちの１つは入出力制御用のデ
ータとして確保しておく必要がある。
、２５６種類のデータのうちの１つは入出力制御用のデ
ータとして確保しておく必要がある。
しかし、以下に述べるように、本実施例と同様のポート
構成をもつマイコンどうしでインターフェイスをとるこ
とにより本発明の効果が十分に行なわれる。
構成をもつマイコンどうしでインターフェイスをとるこ
とにより本発明の効果が十分に行なわれる。
第３図は第１図のマイコンの使用例を示す図で、マイコ
ンＭｌ、Ｍ２はそれぞれポートＰ１゜Ｐ２を存し、ポー
トＰｉ、Ｐ２の外部端子群ＴＩ、Ｔ２は互いに接続され
ている。それぞれのコンペアレジスタにはデータ”ＦＦ
“が設定されているものとする。いま、マイコンＭ１の
ポートＰ１は出力モードに、マイコンＭ２のポートＰ２
は入力モートに設定されていたとする。すなわち、マイ
コンＭ１からマイコンＭ２へとデータが転送されている
場合を考える。ここで、マイコンＭ１のポートＰ１から
外部端子群Ｔ１ヘデータ”ＦＦ”が送出されたとする。
ンＭｌ、Ｍ２はそれぞれポートＰ１゜Ｐ２を存し、ポー
トＰｉ、Ｐ２の外部端子群ＴＩ、Ｔ２は互いに接続され
ている。それぞれのコンペアレジスタにはデータ”ＦＦ
“が設定されているものとする。いま、マイコンＭ１の
ポートＰ１は出力モードに、マイコンＭ２のポートＰ２
は入力モートに設定されていたとする。すなわち、マイ
コンＭ１からマイコンＭ２へとデータが転送されている
場合を考える。ここで、マイコンＭ１のポートＰ１から
外部端子群Ｔ１ヘデータ”ＦＦ”が送出されたとする。
これはマイコンＭ１からマイコンＭ２へのデータ出力の
終了を意味する。この動作によってマイコンＭ１のポー
トＰ１は出力モートから入力モートに、マイコンＭ２の
ポートＰ２は人力モードから出力モードに速やかに切換
ねって、今度はマイコンＭ２からマイコンＭ１へのデー
タ転送が行なえるようになる。以上の動作を従来例と比
較してみると、最初出力モードにあるマイコンＭ１のポ
ートＰｉが”ＦＦ”を出力し入力モートに切換わったこ
とは、−見、従来例のようにＣＰｕが出力状態にあるポ
ートのモードレジスタをアクセスしてポートを人力状態
に切換えるのと同等であるかのようにも見える。しかし
、ポートから制御用データ”ＦＦ“か出力する期間（第
２図のＤＯ４に相当する）は割込信号（第２図のＩＮＴ
に相当する）が発生しているわずかの期間だけであり、
従来のようにＣＰＵがポートのモートレジスタを切換え
るために必要な時間に比へて極めて短い。すなわち、入
出力モード切換のためにポートを有効に利用できない期
間が、従来に比べずっと短縮される。さらに、マイコン
Ｍ１のポートＰ１から出力したデータ”ＦＦ“は、相手
方のマイコンＭ２のポートＰ２を入力モードに切換える
作用もする。従って、ポートＰ２にとっては、端子レベ
ルで直接モートが切換わったことになり、従来のように
ポートＰ２を人力モードにするためにマイコンＭ２のＣ
ＰＵを介してモードレジスタを操作する必要もなく、高
速切換が可能となる。
終了を意味する。この動作によってマイコンＭ１のポー
トＰ１は出力モートから入力モートに、マイコンＭ２の
ポートＰ２は人力モードから出力モードに速やかに切換
ねって、今度はマイコンＭ２からマイコンＭ１へのデー
タ転送が行なえるようになる。以上の動作を従来例と比
較してみると、最初出力モードにあるマイコンＭ１のポ
ートＰｉが”ＦＦ”を出力し入力モートに切換わったこ
とは、−見、従来例のようにＣＰｕが出力状態にあるポ
ートのモードレジスタをアクセスしてポートを人力状態
に切換えるのと同等であるかのようにも見える。しかし
、ポートから制御用データ”ＦＦ“か出力する期間（第
２図のＤＯ４に相当する）は割込信号（第２図のＩＮＴ
に相当する）が発生しているわずかの期間だけであり、
従来のようにＣＰＵがポートのモートレジスタを切換え
るために必要な時間に比へて極めて短い。すなわち、入
出力モード切換のためにポートを有効に利用できない期
間が、従来に比べずっと短縮される。さらに、マイコン
Ｍ１のポートＰ１から出力したデータ”ＦＦ“は、相手
方のマイコンＭ２のポートＰ２を入力モードに切換える
作用もする。従って、ポートＰ２にとっては、端子レベ
ルで直接モートが切換わったことになり、従来のように
ポートＰ２を人力モードにするためにマイコンＭ２のＣ
ＰＵを介してモードレジスタを操作する必要もなく、高
速切換が可能となる。
本実施例では８ビツトの入出力ポートについて説明した
が、制御対象となるポートのビット数には特に制限はな
く、また、コンパレータで比較されるデータのビット数
もポートのビット数と同一である必要はない。例えば８
ビツトポートの下位の４ビツトに人力あるいは出力する
データのみが入出力を切換えるための対象となってもよ
い。
が、制御対象となるポートのビット数には特に制限はな
く、また、コンパレータで比較されるデータのビット数
もポートのビット数と同一である必要はない。例えば８
ビツトポートの下位の４ビツトに人力あるいは出力する
データのみが入出力を切換えるための対象となってもよ
い。
以上説明したように本発明は、ポートへの出力データま
たはポートからの入力データによってポートの入出力モ
ードを直接切換えることにより、特にポートの入出力モ
ードを直接切換える制御を必要とするようなマイコンに
おいて、ポートの利用効率を高め、ソフトウェアの負担
を軽減できる効果がある。
たはポートからの入力データによってポートの入出力モ
ードを直接切換えることにより、特にポートの入出力モ
ードを直接切換える制御を必要とするようなマイコンに
おいて、ポートの利用効率を高め、ソフトウェアの負担
を軽減できる効果がある。
第１図は本発明のマイコンの一実施例の構成図、第２図
は第１図を説明するためのタイミングチャート、第３図
は第１図の実施例の使用例を示す図、第４図は従来のマ
イコンの構成図である。 １・・・・・・ポート回路、 ２・・・・・・モー
トレジスタ３・・・・・・内部バス、 ４・・・
・・・ｃＰＵ、５・・・・・・外部端子群、 ６・・・・・・コンペアレジスタ、 ７・・・・・・コンパレータ、 １１・・・・・・アンドゲート、 ＋２．ｌｌ］・・・・・・３ステートバツフア、Ｉ４・
・・・・・バッファ、 １５・・・・・・ポート
レジスタ１６．１７ ・・・・・・トランスファゲート
、２１・・・・・・トリガフリップフロップ、２２・・
・・・・インバータ、 Ｍｌ、Ｍ２ ・・・・・・マイコン、 Ｐｌ、Ｐ２・・・・・・マイコンＭｌ、Ｍ２のポート、
ＴＩ、Ｔ２・・・・・・ポートＰ１．Ｐ２の外部端子群
。 呂込与信号ＷＲ 第２図
は第１図を説明するためのタイミングチャート、第３図
は第１図の実施例の使用例を示す図、第４図は従来のマ
イコンの構成図である。 １・・・・・・ポート回路、 ２・・・・・・モー
トレジスタ３・・・・・・内部バス、 ４・・・
・・・ｃＰＵ、５・・・・・・外部端子群、 ６・・・・・・コンペアレジスタ、 ７・・・・・・コンパレータ、 １１・・・・・・アンドゲート、 ＋２．ｌｌ］・・・・・・３ステートバツフア、Ｉ４・
・・・・・バッファ、 １５・・・・・・ポート
レジスタ１６．１７ ・・・・・・トランスファゲート
、２１・・・・・・トリガフリップフロップ、２２・・
・・・・インバータ、 Ｍｌ、Ｍ２ ・・・・・・マイコン、 Ｐｌ、Ｐ２・・・・・・マイコンＭｌ、Ｍ２のポート、
ＴＩ、Ｔ２・・・・・・ポートＰ１．Ｐ２の外部端子群
。 呂込与信号ＷＲ 第２図
Claims (1)
- 入出力ポートを内蔵したマイクロコンピュータにおいて
、コンペアレジスタと、前記入出力ポートに入出力され
るデータとコンペアレジスタに設定されているデータを
比較するコンパレータと、前記入出力ポート内に設けら
れ、前記コンパレータから一致信号が出力されると、前
記入出力ポートの入出力モードを切換える手段とを有す
ることを特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61174485A JPS6329872A (ja) | 1986-07-23 | 1986-07-23 | マイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61174485A JPS6329872A (ja) | 1986-07-23 | 1986-07-23 | マイクロコンピユ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6329872A true JPS6329872A (ja) | 1988-02-08 |
| JPH0535914B2 JPH0535914B2 (ja) | 1993-05-27 |
Family
ID=15979306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61174485A Granted JPS6329872A (ja) | 1986-07-23 | 1986-07-23 | マイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6329872A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0330162U (ja) * | 1989-07-28 | 1991-03-25 | ||
| US5928366A (en) * | 1996-09-25 | 1999-07-27 | Nec Corporation | Microcomputer based system for the fail-safe control of an electric motor or the like |
-
1986
- 1986-07-23 JP JP61174485A patent/JPS6329872A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0330162U (ja) * | 1989-07-28 | 1991-03-25 | ||
| US5928366A (en) * | 1996-09-25 | 1999-07-27 | Nec Corporation | Microcomputer based system for the fail-safe control of an electric motor or the like |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0535914B2 (ja) | 1993-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4271466A (en) | Direct memory access control system with byte/word control of data bus | |
| US4467447A (en) | Information transferring apparatus | |
| JP3171925B2 (ja) | データ処理装置 | |
| WO2007037930A2 (en) | PERFORMING AN N-BIT WRITE ACCESS TO AN MxN-BIT-ONLY PERIPHERAL | |
| US5742842A (en) | Data processing apparatus for executing a vector operation under control of a master processor | |
| JPS6329872A (ja) | マイクロコンピユ−タ | |
| JPH03257652A (ja) | マルチプロセッサシステムおよび割り込み制御装置 | |
| US5931930A (en) | Processor that indicates system bus ownership in an upgradable multiprocessor computer system | |
| JPH03238539A (ja) | メモリアクセス制御装置 | |
| JPH06274462A (ja) | 共有メモリの非同期書込み方式 | |
| JPH01304564A (ja) | シングルチップマイクロコンピュータ | |
| JP3611049B2 (ja) | 内部レジスタ回路 | |
| SU1084795A1 (ru) | Устройство прерывани | |
| JP2001188770A (ja) | １チップマイクロコンピュータ | |
| JPS62168258A (ja) | Ｃｐｕ切換回路 | |
| US20180188999A1 (en) | Integrated circuit inputs and outputs | |
| JPS62266624A (ja) | 計数装置 | |
| JPH07120325B2 (ja) | キャッシュメモリ制御用集積回路 | |
| JPS61184645A (ja) | 割込制御方式 | |
| JPH05204831A (ja) | マイクロプロセッサ及びそれを使用したダイレクトメモリアクセス機能を有するマイクロコンピュータシステム | |
| JPH04158484A (ja) | シングルチップマイクロコンピュータ | |
| JPH031265A (ja) | インタフェース回路 | |
| JPH03290750A (ja) | Ｄｍａ転送方法 | |
| JPS62150459A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPH01214945A (ja) | マイクロコンピュータ |