JPS6243740A - マイクロプロセツサ装置の暴走対策回路 - Google Patents
マイクロプロセツサ装置の暴走対策回路Info
- Publication number
- JPS6243740A JPS6243740A JP60183391A JP18339185A JPS6243740A JP S6243740 A JPS6243740 A JP S6243740A JP 60183391 A JP60183391 A JP 60183391A JP 18339185 A JP18339185 A JP 18339185A JP S6243740 A JPS6243740 A JP S6243740A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- circuit
- instruction
- runaway
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロプロセッサ装置の記憶回路からのデー
タ読出しのさいの暴走対策に関する。
タ読出しのさいの暴走対策に関する。
本発明は記憶回路のデータ読出しにおけるマイクロプロ
セッサ装置の暴走対策回路において、マイクロプロセッ
サの状態を検出する回路、アドレスワード検出回路およ
びデータバス割込み回路を設けることにより、 マイクロプロセッサに対して暴走対策を行うものである
。
セッサ装置の暴走対策回路において、マイクロプロセッ
サの状態を検出する回路、アドレスワード検出回路およ
びデータバス割込み回路を設けることにより、 マイクロプロセッサに対して暴走対策を行うものである
。
〔従来の技術］
従来この種の回路としてはデータバスをプルアップする
程度のものであった。
程度のものであった。
しかしこの場合の方法は特定のマイクロプロセソサにの
み適応可能であり、汎用性がないという欠点があった。
み適応可能であり、汎用性がないという欠点があった。
本発明はこの欠点を解決して各種のマイクロプロセッサ
に適用できるマイクロプロセッサ装置の暴走対策回路を
提供することを目的とする。
に適用できるマイクロプロセッサ装置の暴走対策回路を
提供することを目的とする。
〔問題点を解決するための手段）
本発明はプログラム記憶部分以外のアドレス領域の内容
を読み出している状態を検出する手段と、データバスに
ソフトウェア割込み命令を出力する手段を有することを
特徴とする。
を読み出している状態を検出する手段と、データバスに
ソフトウェア割込み命令を出力する手段を有することを
特徴とする。
すなわち本発明は、マイクロプロセッサと、プログラム
が格納された第一の記憶部分と、データが格納された第
二の記憶部分とを含むマイクロプロセッサ装置において
、 上記マイクロプロセッサが上記各記憶部分の内容を読み
出している状態を検出する状態検出回路と、割込み命令
を発生する割込み回路とを備え、上記割込み回路は、上
記状態検出回路が上記第二の記憶部分から命令を読み出
しあるいは空きの領域のアドレスワードを読み出してい
るときには割込み命令を出力する構成であることを特徴
とする。
が格納された第一の記憶部分と、データが格納された第
二の記憶部分とを含むマイクロプロセッサ装置において
、 上記マイクロプロセッサが上記各記憶部分の内容を読み
出している状態を検出する状態検出回路と、割込み命令
を発生する割込み回路とを備え、上記割込み回路は、上
記状態検出回路が上記第二の記憶部分から命令を読み出
しあるいは空きの領域のアドレスワードを読み出してい
るときには割込み命令を出力する構成であることを特徴
とする。
（作用〕
プロセッサが何からの原因で、プログラムアクセス時に
データ記憶部分をアクセスしたり、空きのアドレス領域
を読み出せば、暴走状態となるので、この状態を検出し
たときにデーバスにソフトウェア割込み命令を送出して
有効なプログラムに移行する。
データ記憶部分をアクセスしたり、空きのアドレス領域
を読み出せば、暴走状態となるので、この状態を検出し
たときにデーバスにソフトウェア割込み命令を送出して
有効なプログラムに移行する。
本発明Ｑ−一実施例図面に基づいて説明する。
図面は上記実施例のブロック構成図である。
本図においてマイクロプロセッサ装置はマイクロプロセ
ッサ１、データ記憶装置２およびプログラム記憶装置３
で構成されている。
ッサ１、データ記憶装置２およびプログラム記憶装置３
で構成されている。
ここで本発明の特徴とするところは、プログラム記憶装
置以外のアドレス空間を検出するアドレスワード検出器
４、マイクロプロセッサ１が命令の読み込みをしている
ことを検出する状態検出回路５およびソフトウェア割込
み命令をデータバスに出力する割込み命令出力回路６を
備えたことにある。
置以外のアドレス空間を検出するアドレスワード検出器
４、マイクロプロセッサ１が命令の読み込みをしている
ことを検出する状態検出回路５およびソフトウェア割込
み命令をデータバスに出力する割込み命令出力回路６を
備えたことにある。
いま、何からの理由で装置が暴走して、プログラム記憶
装置３以外のアドレス空間から命令を読み込もうとした
とき、この状態をアドレスワード検出器４とマイクロプ
ロセッサの状態検出回路５で検出し、データ記憶装置２
の出力を停止し、割込み命令出力回路６よりソフトウェ
ア割込み命令をデータバスに出力させる。マイクロプロ
セッサｌは上記ソフトウェア割込み命令を実行し、プロ
グラム記憶装置３内から有効なベクタアドレスを読み込
み実行を開始し暴走状態から脱出する。
装置３以外のアドレス空間から命令を読み込もうとした
とき、この状態をアドレスワード検出器４とマイクロプ
ロセッサの状態検出回路５で検出し、データ記憶装置２
の出力を停止し、割込み命令出力回路６よりソフトウェ
ア割込み命令をデータバスに出力させる。マイクロプロ
セッサｌは上記ソフトウェア割込み命令を実行し、プロ
グラム記憶装置３内から有効なベクタアドレスを読み込
み実行を開始し暴走状態から脱出する。
さらに本発明は、マイクロプロセッサが空のアドレス領
域の内容を読み出している状態を検出する手段と、デー
タバスにソフトウェア割込み命令を出力する手段とを備
えており、マイクロプロセッサが空のアドレス領域の内
容を読み出しているときに、データバスにソフトウェア
割込み命令を出力し、有効なプログラム記憶装置内のプ
ログラムに制御を移す構成とすることによっても暴走状
態からの脱出をはかることができる。
域の内容を読み出している状態を検出する手段と、デー
タバスにソフトウェア割込み命令を出力する手段とを備
えており、マイクロプロセッサが空のアドレス領域の内
容を読み出しているときに、データバスにソフトウェア
割込み命令を出力し、有効なプログラム記憶装置内のプ
ログラムに制御を移す構成とすることによっても暴走状
態からの脱出をはかることができる。
以上説明したように、本発明は、アドレスワード検出器
、マイクロプロセ・ノサの状態検出回路およびソフトウ
ェアをデータバスに割込む割込み命令出力回路を付加す
ることにより、各種のマイクロプロセッサを含むマイク
ロプロセッサ装置の暴走対策回路を簡単に実現できる効
果がある。
、マイクロプロセ・ノサの状態検出回路およびソフトウ
ェアをデータバスに割込む割込み命令出力回路を付加す
ることにより、各種のマイクロプロセッサを含むマイク
ロプロセッサ装置の暴走対策回路を簡単に実現できる効
果がある。
図は本発明の一実施例のブロック構成図。
ｌ・・・マイクロプロセッサ、２・・・データ記憶Ｖｚ
ｌ、３・・・プログラム記憶装置、４・・・アドレスワ
ード検出器、５・・・マイクロプロセンサの状態検出回
路、６・・・ソフトウェアの割込み命令出力回路。７・
・・トランジスタ・トランジスタ・ロジック回路。
ｌ、３・・・プログラム記憶装置、４・・・アドレスワ
ード検出器、５・・・マイクロプロセンサの状態検出回
路、６・・・ソフトウェアの割込み命令出力回路。７・
・・トランジスタ・トランジスタ・ロジック回路。
Claims (1)
- （１）マイクロプロセッサと、 プログラムが格納された第一の記憶部分と、データが格
納された第二の記憶部分と を含むマイクロプロセッサ装置において、 上記マイクロプロセッサが上記各記憶部分の内容を読み
出している状態を検出する状態検出回路と、 割込み命令を発生する割込み回路と を備え、 上記割込み回路は、 上記状態検出回路が上記第二の記憶部分から命令を読み
出しあるいは空きの領域のアドレスワードを読み出して
いるときには割込み命令を出力する構成である ことを特徴とするマイクロプロセッサ装置の暴走対策回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60183391A JPS6243740A (ja) | 1985-08-20 | 1985-08-20 | マイクロプロセツサ装置の暴走対策回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60183391A JPS6243740A (ja) | 1985-08-20 | 1985-08-20 | マイクロプロセツサ装置の暴走対策回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6243740A true JPS6243740A (ja) | 1987-02-25 |
Family
ID=16134952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60183391A Pending JPS6243740A (ja) | 1985-08-20 | 1985-08-20 | マイクロプロセツサ装置の暴走対策回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6243740A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0192844A (ja) * | 1987-06-11 | 1989-04-12 | Victor Co Of Japan Ltd | マイクロコンピュータの暴走防止方式 |
| JPH0276192A (ja) * | 1988-09-12 | 1990-03-15 | Matsushita Electric Ind Co Ltd | Ｉｃカードリーダー |
-
1985
- 1985-08-20 JP JP60183391A patent/JPS6243740A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0192844A (ja) * | 1987-06-11 | 1989-04-12 | Victor Co Of Japan Ltd | マイクロコンピュータの暴走防止方式 |
| JPH0276192A (ja) * | 1988-09-12 | 1990-03-15 | Matsushita Electric Ind Co Ltd | Ｉｃカードリーダー |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2003123118A (ru) | Новый режим процессора для ограничения функционирования гостевого программного обеспечения, выполняющегося на виртуальной машине, поддерживаемой монитором виртуальной машины | |
| EP0316904A2 (en) | Arithmetic processor performing mask and trap operations for exceptions | |
| KR930002959A (ko) | Scsi 컨트롤러, 그것을 사용한 정보처리 시스템 및 그 제어방법 | |
| JPS61166652A (ja) | 記憶保護例外による割込み発生方式 | |
| KR960035262A (ko) | 데이터 처리 시스템에서 인터럽트 대기의 선택적인 제어를 위한 방법과 장치 | |
| JPS6243740A (ja) | マイクロプロセツサ装置の暴走対策回路 | |
| JPS61228539A (ja) | アドレス変換回路 | |
| JPH0259933A (ja) | マイクロプロセッサ | |
| JPS6175446A (ja) | アドレス比較方式 | |
| JPH059815B2 (ja) | ||
| JPS62212733A (ja) | スタツク領域オ−バフロ−検出機構 | |
| JPH0438526A (ja) | マイクロコンピュータ | |
| JPH08153018A (ja) | 半導体システム | |
| JPS63155254A (ja) | 情報処理装置 | |
| JPH045729A (ja) | プロセッサ装置 | |
| JPS621042A (ja) | 電子計算機 | |
| JPS61286956A (ja) | デ−タ処理装置 | |
| JPH0443355B2 (ja) | ||
| JPH04128961A (ja) | マルチプロセッサ制御方式 | |
| KR920010439A (ko) | 정보처리시스템 | |
| JPS63120336A (ja) | メモリアクセスモ−ド切替え方式 | |
| JPH0782447B2 (ja) | Ｄｍａデータ転送制御装置 | |
| JPS62127951A (ja) | 割込み情報セ−ブ装置 | |
| KR920008609A (ko) | 마이크로프로세서 | |
| JPS58114136A (ja) | メモリ制御方式 |