JPS6175446A - アドレス比較方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理システムにおけるメモリ制御の 装置に係り、特にデータをメモ１月にあるアドレスに書
き込む際に、該アドレスが予め決められたアドレスを越
えたかどうかの判定を比較用アドレスメモリと比較手段
を設けることにより迅速に行なうアドレス比較方式に関
する。

〔従来の技術〕

従来、大きな一様のメモリを複数の部分メモリに区切っ
て使用する場合には、第２図の様にメモリ＃ｌを３つの
部分に分け、それぞれスタックエリアＡ２１．スタック
エリアＢ２２．ワークエリアとして用いることにしてい
る。これらの領域の大きさは第２図に示す通りで、スタ
ックエリアＡ２１はＯ番地から１０００番地へ、スタッ
クエリアＢ２２は１０００番地から２０００番地の方向
へ伸びるスタックエリアとして用い、ワークエリアは、
普通のメモリとして用いることとする。今、スタックエ
リアＡ２Ｌにデータを書き込みたい場合、該データを書
き込むアドレスが１０００番地以下であることを常に、
意識しなければならない。

スタックエリアＢ２２．ワークエリアについても同様で
ある。そこでデータを書き込むアドレスの正当性のチェ
ックが必要になってくるが、従来方式としては、それぞ
れの部分メモリ空間のスタート番地とエンド番地をある
特別なレジスタ、あるいは、メモリの一部分に記憶して
おき、メモリをアクセスするごとにこのスタート番地と
、エンド番地を続出し、アクセスするアドレスと比較し
てそのアドレスの正当性をチェックすることが必要にな
っていた。

〔発明が解決しようとする問題点〕

該従来方式ではメモリをアクセスするごとに、正当性の
チェックを行なわなければならず、しかも、中央処理装
置を用いて行なうことから、処理時間のオーバヘッドが
大きくなり、処理速度の低下をまねくことになる。

またこのチェックは、メインのプログラムに組込まれる
ので、プログラムサイズが大きくなるという欠点もあっ
た。

本発明は該欠点に鑑みてされたもので、メモリにデータ
を書き込む際に、高速にアドレス比較を行なう方式を提
供することを目的とする。

〔問題点を解決するための手段〕

該目的は、メモリｌを複数のスタックエリアに分割した
場合に、該スタックエリアのアドレスの範囲内にアクセ
スされるアドレスが入っているかを比較検出する比較回
路１４の結果をフラグ１６れる。

〔作　用〕

本発明は比較用のアドレスを保持するレジスタ１３を設
け、アクセスされるアドレスの正当性をスとの比較をマ
イクロプログラム１２からの指示により、自動的に行な
い、その比較結果をフラグ１６としてマイクロプログラ
ム１２からセンスすることにより行なうことにより、ア
ドレスの正当性のチェックを高速に行なうものである。

〔実施例〕

以下図面を参照しつつ本発明の詳細な説明する。

第１図は本発明の一実施例を示すブロック図である。

図において、１１はメモリ　（ＭＥＭ）、１２はマイク
ロプログラム、１３は比較アドレス用メモリ、１４は比
較器、１５はメモリアドレスレジスタ（ＭＡＲ）、１６
ばフラグ、１７はフィールドである。

第２図は本発明の一実施例を示すメモリ分割図である。

図において、２１はスタックエリアＡ、２２はスタック
エリアＢ、２３はワークエリア、２４はスタックポイン
タである。

第１図では、比較アドレス用メモリ１３には比較したい
アドレスが格納されており、該アドレスは中央処理装置
とは別のＡＬＵ上で動作するマイクロプログラム１２の
フィールド１７で指定することにより読出される。メモ
リアドレスレジスタ１５は、アクセスしようとするメモ
リ１１のアドレスを格納するメモリである。比較器１４
は比較アドレス用メモリ１３からの出力データ（アドレ
ス）とメモリアドレスレジスタ１５のデータ（アドレス
）比較を行い、その結果をフラグ１６として出力する。

該フラグ１６の出力は負・零・正があり、該出力はマイ
クロプロクム１２でセンスでき、また割込原因ともなり
得るものである。比較器１４の出力はメモリアドレスレ
ジスタ１５からの入力をそのまま出力し、比較アドレス
用メモリ１３からの入力はこの出力には影響を与えない
。

今、メモリ１１として第２図の様な構成を考え、スタッ
クエリアＡ２１をアクセスしている場合、比較アドレス
用メモリ１３にはスタート番地としてθ番地、エンド番
地として９９６番地が格納されている。まずスタックエ
リアＡ２１が５００番地まで伸びているとするとスタッ
クエリアＡ２１のスタックポインタ２４には５００が格
納されていると、スタックエリアＡ２１にあるデータを
格納する命令が図示しないプログラムからきたときは、
メモリアドレスレジスタ１５には該スタックポインタ２
４＋４の値をセットしマイクロプログラム１２で比較ア
ドレス用メモリ１３からエンド番地を読出してチェック
する様に指示するとメモリアドレスレジスタ１５の内容
は５０４でエンド番地は９９６であるからフラグ１６は
正となりスタックエリアＡ２１へのアクセスは許可され
ることになる。

次にスタックエリアＡ２１へのアクセスが許可されない
場合（フラグ１６の出力が零又は正）を説明する。

スタックポインタ２４がすでに９９６番地を指していて
（即ち、スタックエリアＡ２１は、すでに一杯になって
いる）さらにスタックエリアＡ２１ヘデータを格納する
命令がきたときには、メモリアドレスレジスタ１５は１
０００となり、比較アドレス用メモリ１３は９９６であ
るのでフラグ１６は負となりスタックエリアＡ２１への
アクセスは許可されない。この際の次の処理としてはマ
イクロプログラム１２でフラグ１６をセンスして該マイ
クロプログラムから図示しないガーベジコレクションを
呼ぶか又は割込処理ルーチンへ分岐する。

〔発明の効果〕

以上説明した艙り、本発明によればアドレスの正当性チ
ェックをハードウェアでしかもメイン処理の中央処理装
置は使わずに行なえることになり、プログラムサイズが
小さくなることによる処理の高速化とチェックをメイン
処理と並列に行なえるごとによる処理効率の向上が図れ
る効果がある。

ある。第２図は本発明の一実施例を示すメモリ分割図で
ある。

記号の説明、ｌ　１は、メモリ　（ＭＥＭ）、１２はマ
イクロプログラム、１３は比較アドレス用メモリ、１４
は比較器、１５はメモリアドレスレジスタ（ＭＡＲ）、
１６はフラグ、１７はフィールドである。

犀　１　囚 岸　２　図

Claims (1)

【特許請求の範囲】
1. メモリ空間を複数の部分メモリ空間に分割して使用する
   システムにおいて、該部分メモリ空間の上限、下限アド
   レスを保持する手段と、アクセスされるアドレスを保持
   する手段と、該アクセスされるアドレスが該下限アドレ
   スより大きく上限アドレスより小さいアクセス許可範囲
   内にあるかを比較検出する比較手段と、該アクセス許可
   範囲内にアクセスされるアドレスがあるときのみ当該部
   分メモリ空間のアクセスを許可する手段を設けたことを
   特徴とするアドレス比較方式。