JPS62154166A - マイクロコンピユ−タ - Google Patents
マイクロコンピユ−タInfo
- Publication number
- JPS62154166A JPS62154166A JP29670685A JP29670685A JPS62154166A JP S62154166 A JPS62154166 A JP S62154166A JP 29670685 A JP29670685 A JP 29670685A JP 29670685 A JP29670685 A JP 29670685A JP S62154166 A JPS62154166 A JP S62154166A
- Authority
- JP
- Japan
- Prior art keywords
- general
- register
- cpu
- purpose register
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は複数の仕事を時分割で並列実行するために複数
のＣＰＵを内蔵したマイクロコンピュータに関するもの
である。
のＣＰＵを内蔵したマイクロコンピュータに関するもの
である。
従来の技術
従来の複数のＣＰＵを内蔵するマイクロコンピュータと
しては、例えば特開昭６９−３３５６８号公報に示され
ている。
しては、例えば特開昭６９−３３５６８号公報に示され
ている。
第３図はこの従来のマイクロコンピュータのブロック図
を示すものであり、２つのＣＰＵすなわち２組のレジス
タ群を内蔵しており、ＣＰＵ選択フラグ６によってそれ
らのレジスタ群を切換えることによって切換えに伴なう
オーバーヘッドなしに２つのプログラムを時分割で並列
実行できるものである。１ａはＣＰＵ選択フラグ５がＣ
ＰＵＡを示している時に、能動状態になるＣＰＵＡ専用
レジスタ群であシ、その中には、プログラムカウンタ、
スタックポインタ、ステータスレジスタ等のプログラム
の実行に必要であり、その使用目的があらかじめ決めら
れている専用レジスタが複数含まれている。１ｂはＣＰ
Ｕ選択フラグ５がＣＰＵＢを示している時に能動状態罠
なるＣＰＵＢ専用レジスタ群であり、ＣＰＵＡ専用レジ
スタ群１ａと同様のレジスタが含まれる。２ａはＣＰＵ
Ａで実行されるプログラムによって使用可能なＣＰＵＡ
汎用レジスタ群であり、ＣＰＵ選択フラグ５がＣＰＵＡ
を示している時に使用可能になる。
を示すものであり、２つのＣＰＵすなわち２組のレジス
タ群を内蔵しており、ＣＰＵ選択フラグ６によってそれ
らのレジスタ群を切換えることによって切換えに伴なう
オーバーヘッドなしに２つのプログラムを時分割で並列
実行できるものである。１ａはＣＰＵ選択フラグ５がＣ
ＰＵＡを示している時に、能動状態になるＣＰＵＡ専用
レジスタ群であシ、その中には、プログラムカウンタ、
スタックポインタ、ステータスレジスタ等のプログラム
の実行に必要であり、その使用目的があらかじめ決めら
れている専用レジスタが複数含まれている。１ｂはＣＰ
Ｕ選択フラグ５がＣＰＵＢを示している時に能動状態罠
なるＣＰＵＢ専用レジスタ群であり、ＣＰＵＡ専用レジ
スタ群１ａと同様のレジスタが含まれる。２ａはＣＰＵ
Ａで実行されるプログラムによって使用可能なＣＰＵＡ
汎用レジスタ群であり、ＣＰＵ選択フラグ５がＣＰＵＡ
を示している時に使用可能になる。
２ｂはＣＰＵＢで実行されるプログラムによって使用可
能なＣＰＵＢ汎用レジスタ群であり、ＣＰＵ選択フラグ
５がＣＰＵＢを示している時釦使用可能になる。
能なＣＰＵＢ汎用レジスタ群であり、ＣＰＵ選択フラグ
５がＣＰＵＢを示している時釦使用可能になる。
すなわち、ＣＰＵ選択フラグ５がＣＰＵＡを示している
時は、ＣＰＵＡ専用レジスタ群１ａとＣＰＵＡ汎用レ汎
用レジスタ全２ａてＣＰＵＡ用のプログラムが実行され
、ＣＰＵ選択フラグ５がＣＰＵＢを示している時は、Ｃ
ＰＵＢ専用レジスタ群１ｂ（！：ＣＰＵＢ汎用レジス汎
用レジスター２ｂＰＵＢ用のプログラムが実行される。
時は、ＣＰＵＡ専用レジスタ群１ａとＣＰＵＡ汎用レ汎
用レジスタ全２ａてＣＰＵＡ用のプログラムが実行され
、ＣＰＵ選択フラグ５がＣＰＵＢを示している時は、Ｃ
ＰＵＢ専用レジスタ群１ｂ（！：ＣＰＵＢ汎用レジス汎
用レジスター２ｂＰＵＢ用のプログラムが実行される。
発明が解決しようとする問題点
しかしながら上記のような構成では、各ＣＰＵで実行さ
れるプログラムが使用可能な汎用レジスタの本数は固定
されている。しかし実際は、各ＣＰＵで実行されるプロ
グラムはそれぞれ異なったものであり、必要とする汎用
レジスタの本数も異なる場合が多い。したがって、ある
ＣＰＵで実行するプログラムでは使用しない汎用レジス
タが存在するにもかかわらず、他のＣＰＵで実行される
プログラムでは、汎用レジスタの本数が不足して汎用レ
ジスタのメモリへの退避が頻繁に行なわれるというよう
な状態が生じるという問題点を有していた。
れるプログラムが使用可能な汎用レジスタの本数は固定
されている。しかし実際は、各ＣＰＵで実行されるプロ
グラムはそれぞれ異なったものであり、必要とする汎用
レジスタの本数も異なる場合が多い。したがって、ある
ＣＰＵで実行するプログラムでは使用しない汎用レジス
タが存在するにもかかわらず、他のＣＰＵで実行される
プログラムでは、汎用レジスタの本数が不足して汎用レ
ジスタのメモリへの退避が頻繁に行なわれるというよう
な状態が生じるという問題点を有していた。
そこで本発明は、汎用レジスタを各ＣＰＵで実行される
プログラムに最適に割り当て、汎用レジスタを有効利用
することによってプログラムを効率良く実行するマイク
ロコンピュータを提供することを目的としている。
プログラムに最適に割り当て、汎用レジスタを有効利用
することによってプログラムを効率良く実行するマイク
ロコンピュータを提供することを目的としている。
問題点を解決するだめの手段
本発明は上記問題点を解決するために、１組の汎用レジ
スタ群と、それぞれの汎用レジスタをいずれのＣＰＵで
実行されるプログラムで使用可能にするかを示す汎用レ
ジスタ選択レジスタと、汎用レジスタ選択レジスタの値
に従って使用可能な汎用レジスタを選択する汎用レジス
タ選択回路と、使用不可能な汎用レジスタを使用しよう
としたことを検出する不当レジスタ使用検出回路を備え
たマイクロコンピュータである。
スタ群と、それぞれの汎用レジスタをいずれのＣＰＵで
実行されるプログラムで使用可能にするかを示す汎用レ
ジスタ選択レジスタと、汎用レジスタ選択レジスタの値
に従って使用可能な汎用レジスタを選択する汎用レジス
タ選択回路と、使用不可能な汎用レジスタを使用しよう
としたことを検出する不当レジスタ使用検出回路を備え
たマイクロコンピュータである。
作 用
本発明は前記した構成により、汎用レジスタを各ＣＰＵ
で実行されるプログラムに最適に割り当てることが可能
である。
で実行されるプログラムに最適に割り当てることが可能
である。
実施例
第１図は本発明のマイクロコンピュータの一実施例のブ
ロック図であり、本実施例ではＣＰＵＡとＣＰＵＢの２
つのＣＰＵを内蔵している。５はＣＰＵ選択フラグであ
り、その値が“Ｏ”の時はＣＰＵＡ専用レジスタ群１ａ
の能動状態になり、その中に含まれるプログラムカウン
タＡ１１ａの示す命令が実行され、１”の時はＣＰＵＢ
専用レジスタ群１ｂが能動状態になり、同様にその中に
含まれるプログラムカラ／りＢ１１ｂの示す命令が実行
される。
ロック図であり、本実施例ではＣＰＵＡとＣＰＵＢの２
つのＣＰＵを内蔵している。５はＣＰＵ選択フラグであ
り、その値が“Ｏ”の時はＣＰＵＡ専用レジスタ群１ａ
の能動状態になり、その中に含まれるプログラムカウン
タＡ１１ａの示す命令が実行され、１”の時はＣＰＵＢ
専用レジスタ群１ｂが能動状態になり、同様にその中に
含まれるプログラムカラ／りＢ１１ｂの示す命令が実行
される。
２は汎用レジスタ群であシ複数の汎用レジスタを含んで
いる。それぞれの汎用レジスタは、汎用レジスタ選択レ
ジスタ６の対応するピットが”０”の時は、ＣＰＵ選択
フラグ６の値が”○”の時にアクセス可能であり、１′
の時はＣＰＵ撰択）２グ５の値が”１”の時にアクセス
可能である。
いる。それぞれの汎用レジスタは、汎用レジスタ選択レ
ジスタ６の対応するピットが”０”の時は、ＣＰＵ選択
フラグ６の値が”○”の時にアクセス可能であり、１′
の時はＣＰＵ撰択）２グ５の値が”１”の時にアクセス
可能である。
すなわち、汎用レジスタ選択レジスタ６の値が”ｏ”の
ビットに対応する汎用レジスタはＣＰＵＡで実行するプ
ログラムで使用可能であり、”１”のピットに対応する
汎用レジスタはＣＰＵＢで実行するプログラムが使用可
能である。３は汎用レジスタ選択回路であり、汎用レジ
スタ選択レジスタ６の各ビットの中で、ＣＰＵ選択フラ
グ５の値と等しいと２．トに対応する汎用レジスタへの
アクセスを許可する。また４は不当レジスタ使用検出回
路であり、汎用レジスタ選択レジスタ６の各ピットの中
で、ＣＰＵ選択フラグ５の値と異なるビットに対応する
汎用レジスタ、すなわちアクセスを許可されていない汎
用レジスタへのアクセスを検出する。
ビットに対応する汎用レジスタはＣＰＵＡで実行するプ
ログラムで使用可能であり、”１”のピットに対応する
汎用レジスタはＣＰＵＢで実行するプログラムが使用可
能である。３は汎用レジスタ選択回路であり、汎用レジ
スタ選択レジスタ６の各ビットの中で、ＣＰＵ選択フラ
グ５の値と等しいと２．トに対応する汎用レジスタへの
アクセスを許可する。また４は不当レジスタ使用検出回
路であり、汎用レジスタ選択レジスタ６の各ピットの中
で、ＣＰＵ選択フラグ５の値と異なるビットに対応する
汎用レジスタ、すなわちアクセスを許可されていない汎
用レジスタへのアクセスを検出する。
第２図は本実施例の汎用レジスタの中の第ｎ番目のレジ
スタＲｎ２１と汎用し・ジスタ選択回路３の１ ２１
に関する部分と、不当レジスタ使用検出回路４のＲｎ２
１ に関する部分の回路図である。
スタＲｎ２１と汎用し・ジスタ選択回路３の１ ２１
に関する部分と、不当レジスタ使用検出回路４のＲｎ２
１ に関する部分の回路図である。
６１は汎用レジスタ選択レジスタ６の第ｎ番目のビ丹の
出力であり、その値力；１０”、ＣＰＵ選択フラグ５の
出力６１が”○”の時ＮＤＲゲート引出力３１１は”１
”となり、ＯＲゲートの出力であるＲｎアクセス許可信
号３１１は“１”にナル。６１が”０″、６１が′１″
の時はＮＤＲゲート３１の出力３１１、ＡＮＤゲート３
２の出力３２１はともに０″となり、Ｒｎアクセス許可
信号３３１は０”になる。また、６１カよ”１”。
出力であり、その値力；１０”、ＣＰＵ選択フラグ５の
出力６１が”○”の時ＮＤＲゲート引出力３１１は”１
”となり、ＯＲゲートの出力であるＲｎアクセス許可信
号３１１は“１”にナル。６１が”０″、６１が′１″
の時はＮＤＲゲート３１の出力３１１、ＡＮＤゲート３
２の出力３２１はともに０″となり、Ｒｎアクセス許可
信号３３１は０”になる。また、６１カよ”１”。
５１が”１″の時はＡＮＤゲ゛−ト３２の出力３２１は
“１”となり、Ｒｎアクセス許可信号３３１は”１”と
なり、６１が”１”、６１力；”Ｑ”の時は３１１と３
２１はともにｏ”となり、Ｒｎアクセス許可信号３３１
は“０”となる。すなわち、汎用レジスタ選択レジスタ
６の第ｎ番目のビットが”０″の時はＣＰＵＡのプログ
ラムを実行中にＲアクセス許可信号３３１は１”になり
、ＣＰＵＢのプログラムを実行中にはＲｎアクセス許可
信号３１１は“○”になる。また汎用レジスタ選択レジ
スタ６の第ｎ番目のビットが１１＃の時は、ＣＰＵＢの
プログラムを実行中にＲｎアクセス許可信号３３１は“
１″になり、ＣＰＵＡのプログラムを実行中にはＲｎア
クセス許可信号３３１は“０″になる。
“１”となり、Ｒｎアクセス許可信号３３１は”１”と
なり、６１が”１”、６１力；”Ｑ”の時は３１１と３
２１はともにｏ”となり、Ｒｎアクセス許可信号３３１
は“０”となる。すなわち、汎用レジスタ選択レジスタ
６の第ｎ番目のビットが”０″の時はＣＰＵＡのプログ
ラムを実行中にＲアクセス許可信号３３１は１”になり
、ＣＰＵＢのプログラムを実行中にはＲｎアクセス許可
信号３１１は“○”になる。また汎用レジスタ選択レジ
スタ６の第ｎ番目のビットが１１＃の時は、ＣＰＵＢの
プログラムを実行中にＲｎアクセス許可信号３３１は“
１″になり、ＣＰＵＡのプログラムを実行中にはＲｎア
クセス許可信号３３１は“０″になる。
Ｒアクセス許可信号３３１が′１″の時、Ｒｎ２１の内
容を読み出すためのＲｎリード信号２１１はＡＮＤゲー
ト６４を介してＲｎ２１に出力され、Ｒｎ２１にデータ
を書き込むためのＲｎライト信号２１２はＡＮＤゲート
６５を介してＲｎ２１に出力されＲ２１は読み出し書き
込みが可能になる。
容を読み出すためのＲｎリード信号２１１はＡＮＤゲー
ト６４を介してＲｎ２１に出力され、Ｒｎ２１にデータ
を書き込むためのＲｎライト信号２１２はＡＮＤゲート
６５を介してＲｎ２１に出力されＲ２１は読み出し書き
込みが可能になる。
またＲ アクセス禁止信号４２１は“０”であり、ＡＮ
Ｄゲート４３の出力であるＲｎ不当使用信号４３１は“
Ｑ”になる。
Ｄゲート４３の出力であるＲｎ不当使用信号４３１は“
Ｑ”になる。
Ｒアクセス許可信号３３１がＯｓの時は、ＡＮＤゲート
６４．６５の出力はともに１０ｓであり、Ｒｎ２１の読
み出し、書き込みは行なえない。また、Ｒアクセス禁止
信号４２１はｂであり、Ｒｎリード信号２１１かＲｎラ
イト信号２１２のいずれかが′１”の時、ＯＲゲート４
１の出力４１１は“１″となり、Ｒｎ不当使用信号４３
１は“１″になる。本実施例ではＲｎ不当使用信号４３
１は割込制御回路７に入力され割込みが発生する。
６４．６５の出力はともに１０ｓであり、Ｒｎ２１の読
み出し、書き込みは行なえない。また、Ｒアクセス禁止
信号４２１はｂであり、Ｒｎリード信号２１１かＲｎラ
イト信号２１２のいずれかが′１”の時、ＯＲゲート４
１の出力４１１は“１″となり、Ｒｎ不当使用信号４３
１は“１″になる。本実施例ではＲｎ不当使用信号４３
１は割込制御回路７に入力され割込みが発生する。
すなわち、汎用レジスタ選択レジスタ６の第ｎ番目のビ
ットが”○”の時はＲｎ２１はＣＰＵＡで実行されるプ
ログラムのみで使用することができ、ＣＰＵＢで実行さ
れるプログラムが使用しようとすると割込みが発生する
。また汎用レジスタ選択レジスタ６の第ｎ番目のビット
が１″の時は、Ｒ２１はＣＰＵＢで実行されるプログラ
ムのみで使用することができ、ＣＰＵＡで実行されるプ
ログラムが使用しようとすると割込みが発生する。
ットが”○”の時はＲｎ２１はＣＰＵＡで実行されるプ
ログラムのみで使用することができ、ＣＰＵＢで実行さ
れるプログラムが使用しようとすると割込みが発生する
。また汎用レジスタ選択レジスタ６の第ｎ番目のビット
が１″の時は、Ｒ２１はＣＰＵＢで実行されるプログラ
ムのみで使用することができ、ＣＰＵＡで実行されるプ
ログラムが使用しようとすると割込みが発生する。
尚、汎用レジスタ群２の中の他の汎用レジスタに関して
も同様である。
も同様である。
以上のように、本実施例によれば、汎用レジスタ群２中
のそれぞれの汎用レジスタを、トノＣＰＵで実行するプ
ログラムで使用するかを指定する汎用レジスタ選択レジ
スタと、そのレジスタによって指定されたＣＰＵがプロ
グラムを実行している時のみその汎用レジスタへのアク
セスを許可する汎用レジスタ選択回路と、指定されてい
ないＣＰＵで実行されているプログラムによるアクセス
を検出する不当レジスタ使用検出回路を設けることによ
って、従来のＣＰＵの切換えに伴なうオーバーヘッドが
ないという特徴を損なうことなく、すべての汎用レジス
タを有効に利用することができる。
のそれぞれの汎用レジスタを、トノＣＰＵで実行するプ
ログラムで使用するかを指定する汎用レジスタ選択レジ
スタと、そのレジスタによって指定されたＣＰＵがプロ
グラムを実行している時のみその汎用レジスタへのアク
セスを許可する汎用レジスタ選択回路と、指定されてい
ないＣＰＵで実行されているプログラムによるアクセス
を検出する不当レジスタ使用検出回路を設けることによ
って、従来のＣＰＵの切換えに伴なうオーバーヘッドが
ないという特徴を損なうことなく、すべての汎用レジス
タを有効に利用することができる。
発明の詳細
な説明したように、本発明は汎用レジスタのそれぞれを
どのＣＰＵで実行するプログラムで使用するかを指定す
ることが可能であり、本発明のマイクロコンピュータの
使用者は、各ＣＰＵで実行するプログラムが必要とする
汎用レジスタの本数を考慮したうえで汎用レジスタの割
り当てを行なうことによって、すべての汎用レジスタを
有効利用することができ、プログラム全体の実行効率を
高めることができるものであシ、実用上極めて有益なも
のである。
どのＣＰＵで実行するプログラムで使用するかを指定す
ることが可能であり、本発明のマイクロコンピュータの
使用者は、各ＣＰＵで実行するプログラムが必要とする
汎用レジスタの本数を考慮したうえで汎用レジスタの割
り当てを行なうことによって、すべての汎用レジスタを
有効利用することができ、プログラム全体の実行効率を
高めることができるものであシ、実用上極めて有益なも
のである。
第１図は本発明の一実施例のマイクロコンピュータのブ
ロック図、第２図は同実施例の汎用レジスタ選択回路と
不当レジスタ使用検出回路の一部の回路図、第３図は従
来のマイクロコンピュータのブロック図である。 １ａ・・・・・・ＣＰＵＡ専用レ専用レジスフ群・・・
・・・ＣＰＵＢ専用レジスタ群、２・・・・・・汎用レ
ジスタ群、３・・・・・・汎用レジスタ選択回路、４・
・・・・・不当レジスタ使用検出回路、６・・・・・・
ＣＰＵ選択フラグ、６・・・・・・汎用レジスタ選択レ
ジスタ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３因
ロック図、第２図は同実施例の汎用レジスタ選択回路と
不当レジスタ使用検出回路の一部の回路図、第３図は従
来のマイクロコンピュータのブロック図である。 １ａ・・・・・・ＣＰＵＡ専用レ専用レジスフ群・・・
・・・ＣＰＵＢ専用レジスタ群、２・・・・・・汎用レ
ジスタ群、３・・・・・・汎用レジスタ選択回路、４・
・・・・・不当レジスタ使用検出回路、６・・・・・・
ＣＰＵ選択フラグ、６・・・・・・汎用レジスタ選択レ
ジスタ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３因
Claims (1)
- プログラム実行アドレスを示すプログラムカウンタと、
スタック領域のアドレスを示すスタックポインタと、Ｃ
ＰＵの状態を示すステイタスレジスタを含む専用レジス
タ群を複数個と、前記専用レジスタ群のいずれが能動状
態であるかを示すＣＰＵ選択フラグと、汎用レジスタを
複数含む汎用レジスタ群と、前記汎用レジスタのそれぞ
れを前記専用レジスタ群のいずれが能動状態の時に使用
することを許可するかを示す汎用レジスタ選択レジスタ
と、前記汎用レジスタ群の中から使用許可されている前
記汎用レジスタを選択する汎用レジスタ選択回路と、前
記汎用レジスタ群の中の使用を許可されていない前記汎
用レジスタの使用を検出する不当レジスタ使用検出回路
を備えたことを特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29670685A JPS62154166A (ja) | 1985-12-27 | 1985-12-27 | マイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29670685A JPS62154166A (ja) | 1985-12-27 | 1985-12-27 | マイクロコンピユ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62154166A true JPS62154166A (ja) | 1987-07-09 |
Family
ID=17837030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29670685A Pending JPS62154166A (ja) | 1985-12-27 | 1985-12-27 | マイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62154166A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2004036416A1 (ja) * | 2002-10-18 | 2006-02-16 | 株式会社トプスシステムズ | マルチバンクレジスタを有するプロセッサおよびプロセッサの制御方法 |
-
1985
- 1985-12-27 JP JP29670685A patent/JPS62154166A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2004036416A1 (ja) * | 2002-10-18 | 2006-02-16 | 株式会社トプスシステムズ | マルチバンクレジスタを有するプロセッサおよびプロセッサの制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5812868A (en) | Method and apparatus for selecting a register file in a data processing system | |
| US5950221A (en) | Variably-sized kernel memory stacks | |
| US4408274A (en) | Memory protection system using capability registers | |
| AU613823B2 (en) | Virtual computer system having improved input/output interrupt control | |
| US4843541A (en) | Logical resource partitioning of a data processing system | |
| EP0213843A2 (en) | Digital processor control | |
| US5873124A (en) | Virtual memory scratch pages | |
| JP2539352B2 (ja) | 階層型多重計算機システム | |
| EP0098172A2 (en) | Register control processing system | |
| US7680999B1 (en) | Privilege promotion based on check of previous privilege level | |
| CN111752604A (zh) | 一种具有多个运行模式的处理器 | |
| US5491826A (en) | Microprocessor having register bank and using a general purpose register as a stack pointer | |
| JPS62154166A (ja) | マイクロコンピユ−タ | |
| EP0297892B1 (en) | Apparatus and method for control of asynchronous program interrupt events in a data processing system | |
| EP0301707A2 (en) | Apparatus and method for providing an extended processing environment on nonmicrocoded data processing system | |
| JPS6220583B2 (ja) | ||
| GB1495729A (en) | Apparatus and method for handling exceptions in a data processing system | |
| JPS6049352B2 (ja) | デ−タ処理装置 | |
| JPH01201751A (ja) | メモリー保護装置 | |
| JPS61184643A (ja) | 仮想計算機の起動制御方式 | |
| JPS59111557A (ja) | アドレス変換装置 | |
| JPH0258648B2 (ja) | ||
| JP2933569B2 (ja) | 中央演算処理装置 | |
| JPS59121455A (ja) | プレフイクシング方式 | |
| JPS63120336A (ja) | メモリアクセスモ−ド切替え方式 |