JPS61166652A - 記憶保護例外による割込み発生方式 - Google Patents
記憶保護例外による割込み発生方式Info
- Publication number
- JPS61166652A JPS61166652A JP60008076A JP807685A JPS61166652A JP S61166652 A JPS61166652 A JP S61166652A JP 60008076 A JP60008076 A JP 60008076A JP 807685 A JP807685 A JP 807685A JP S61166652 A JPS61166652 A JP S61166652A
- Authority
- JP
- Japan
- Prior art keywords
- memory protection
- code
- interrupt
- area
- protection code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/145—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being virtual, e.g. for virtual blocks or segments before a translation mechanism
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/468—Specific access rights for resources, e.g. using capability register
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Storage Device Security (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Executing Machine-Instructions (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、書込み割込みを発生すべきことを指定する記
憶保護コードが読み出され且つメモリ・アクセスが書込
みの場合には、主記憶に対するアクセスを抑止しないで
、割込み要求フラグのみをセットし、アクセスが完了し
た後に割込みを発生させるようにした記憶保護例外によ
る割込み発生方式に関するものである。
憶保護コードが読み出され且つメモリ・アクセスが書込
みの場合には、主記憶に対するアクセスを抑止しないで
、割込み要求フラグのみをセットし、アクセスが完了し
た後に割込みを発生させるようにした記憶保護例外によ
る割込み発生方式に関するものである。
第２図はアドレス変換バッファを説明する図である。第
２図において、１は中央処理装置、２はアドレス変換バ
ッファ、３は主メモリ、４は入出力装置をそれぞれ示し
ている。計算機のモードとしては、アドレス変換モード
とアドレス変換無効モードとがある。アドレス変換モー
ドにおいては、中央処理装置１の出力した論理アドレス
はアドレス変換バッファ２により物理アドレスに変換さ
れ、変換の結果帯られる変換アドレスにより主メモリ３
や入出力装置４がアクセスされる。アドレス変換無効モ
ードにおいては、中央処理装置１の出力したアドレスで
主メモリ３や入出力装置４がアクセスされる。
２図において、１は中央処理装置、２はアドレス変換バ
ッファ、３は主メモリ、４は入出力装置をそれぞれ示し
ている。計算機のモードとしては、アドレス変換モード
とアドレス変換無効モードとがある。アドレス変換モー
ドにおいては、中央処理装置１の出力した論理アドレス
はアドレス変換バッファ２により物理アドレスに変換さ
れ、変換の結果帯られる変換アドレスにより主メモリ３
や入出力装置４がアクセスされる。アドレス変換無効モ
ードにおいては、中央処理装置１の出力したアドレスで
主メモリ３や入出力装置４がアクセスされる。
第３図は従来の記憶保護を説明するための図である。第
３図において、５はエラー検出回路を示している。アド
レス変換バッファ２からは変換アドレスと記憶保護コー
ドとが読み出され、読み出された記憶保護コードはエラ
ー検出回路５により中央処理装置１からのアクセス・コ
ードと比較され、アクセス不可の場合には中央処理装置
１及びアクセス先装置に対してエラーが通知される。
３図において、５はエラー検出回路を示している。アド
レス変換バッファ２からは変換アドレスと記憶保護コー
ドとが読み出され、読み出された記憶保護コードはエラ
ー検出回路５により中央処理装置１からのアクセス・コ
ードと比較され、アクセス不可の場合には中央処理装置
１及びアクセス先装置に対してエラーが通知される。
第４図はスタックを説明する図である。第４図において
、６はスタック・ポインタ、７は書込み割込み領域、８
はスタック領域を示している。スタック・ポインタ６は
中央処理装置１が有している。スタック領域８には、割
込みに関する情報やエラーに関する情報などがスタック
される。スタッタ位置はスタック・ポインタ６で示され
る。スタック領域８が一杯になると、スタック・ポイン
タ６で示される記憶場所は書込み割込み領域７となる。
、６はスタック・ポインタ、７は書込み割込み領域、８
はスタック領域を示している。スタック・ポインタ６は
中央処理装置１が有している。スタック領域８には、割
込みに関する情報やエラーに関する情報などがスタック
される。スタッタ位置はスタック・ポインタ６で示され
る。スタック領域８が一杯になると、スタック・ポイン
タ６で示される記憶場所は書込み割込み領域７となる。
従来技術においては、書込み割込み領域７ｉ１に対応し
て書込み不可の記憶保護コードが設定されている。従っ
て、書込み割込み領域７にデータを書込もうとすると、
エラーが中央処理装置ｌ及び主メモリ３に通知され、中
央処理装置１はこのエラーに関する情報をスタックしよ
うとするが、再びエラーが通知され、エラーに関する情
報をスタックすることが出来ず、システムは停止せざる
を得なくなる。
て書込み不可の記憶保護コードが設定されている。従っ
て、書込み割込み領域７にデータを書込もうとすると、
エラーが中央処理装置ｌ及び主メモリ３に通知され、中
央処理装置１はこのエラーに関する情報をスタックしよ
うとするが、再びエラーが通知され、エラーに関する情
報をスタックすることが出来ず、システムは停止せざる
を得なくなる。
本発明は、上記の考察に基づくものであって、スタック
領域がオーバフローしたことを確実に中央処理装置に通
知できるようにした記憶保護例外による割込み発生方式
を提供することを目的としている。
領域がオーバフローしたことを確実に中央処理装置に通
知できるようにした記憶保護例外による割込み発生方式
を提供することを目的としている。
そしてそのため本発明の記憶保護例外による割込み発生
方式は、スタック・ポインタを存する中央処理装置と、
スタック領域と該スタック領域がオーバフローした時に
上記スタック・ポインタで指定される書込み割込み領域
とを有する主メモリと、上記主メモリの単位領域に対応
する記憶保護コードを格納する記憶手段とを具備する計
算機システムにおいて、書込み割込み領域に対応した特
定の記憶保護コードを設定して上記記憶手段に格納する
と共に、上記記憶手段から上記特定の記憶保護コードが
読み出された時に上記中央処理装置からのアクセス・コ
ードが書込みを指定しているか否かを調べ指定している
場合には所定値の信号を出力するチェック回路と、該チ
ェック回路が上記所定値の信号を出力した時にセットさ
れる割込み用フリップ・フロップと、上記記憶手段から
読み出された記憶保護コードが上記特定の記憶保護コー
ド以外の場合に読み出された記憶保護コードと上記中央
処理装置からのアクセス・コードを比較し両者が不一致
の場合にはエラー信号を出力するエラー検出回路とを設
け、装置をアクセスする際にはアクセス・アドレスに基
づいて上記記憶手段から記憶保護コードを読み出し、読
み出された記憶保護コードが上記特定の記憶保護コード
であり且つアクセス・コードが書込みを指定している場
合には上記チェック回路により上記割込み用フリップ・
フロップをセットし、上記書込み割込み領域にデータを
書き込み、書込み終了後に上記割込み用フリップ・フロ
ップに基づいて上記中央処理装置に割込みを通知するよ
うに構成されていることを特徴とするものである。
方式は、スタック・ポインタを存する中央処理装置と、
スタック領域と該スタック領域がオーバフローした時に
上記スタック・ポインタで指定される書込み割込み領域
とを有する主メモリと、上記主メモリの単位領域に対応
する記憶保護コードを格納する記憶手段とを具備する計
算機システムにおいて、書込み割込み領域に対応した特
定の記憶保護コードを設定して上記記憶手段に格納する
と共に、上記記憶手段から上記特定の記憶保護コードが
読み出された時に上記中央処理装置からのアクセス・コ
ードが書込みを指定しているか否かを調べ指定している
場合には所定値の信号を出力するチェック回路と、該チ
ェック回路が上記所定値の信号を出力した時にセットさ
れる割込み用フリップ・フロップと、上記記憶手段から
読み出された記憶保護コードが上記特定の記憶保護コー
ド以外の場合に読み出された記憶保護コードと上記中央
処理装置からのアクセス・コードを比較し両者が不一致
の場合にはエラー信号を出力するエラー検出回路とを設
け、装置をアクセスする際にはアクセス・アドレスに基
づいて上記記憶手段から記憶保護コードを読み出し、読
み出された記憶保護コードが上記特定の記憶保護コード
であり且つアクセス・コードが書込みを指定している場
合には上記チェック回路により上記割込み用フリップ・
フロップをセットし、上記書込み割込み領域にデータを
書き込み、書込み終了後に上記割込み用フリップ・フロ
ップに基づいて上記中央処理装置に割込みを通知するよ
うに構成されていることを特徴とするものである。
以下、本発明を図面を参照しつつ説明する。第１図は本
発明の１実施例のブロック図である。第１図において、
１０はチェック回路、１１は割込み用フリップ・フロッ
プをそれぞれ示している。
発明の１実施例のブロック図である。第１図において、
１０はチェック回路、１１は割込み用フリップ・フロッ
プをそれぞれ示している。
書込み割込み領域７に対応して特定の記憶保護コード、
例えばｒｌ ０１１Ｊが設定されている。アドレス変換
バッファ２から読み出された記憶保護コードが特定コー
ドｒｌ Ｏｌ １」の場合には、チェック回路１０は中
央処理装置からのアクセス・コードが書込みを指定して
いるか否かを調べる。
例えばｒｌ ０１１Ｊが設定されている。アドレス変換
バッファ２から読み出された記憶保護コードが特定コー
ドｒｌ Ｏｌ １」の場合には、チェック回路１０は中
央処理装置からのアクセス・コードが書込みを指定して
いるか否かを調べる。
アドレス変換バッファ２から読み出された記憶保護コー
ドが特定コードｒｉｏｌｌＪで且つ中央処理装置からの
アクセス・コードが書込を指定している場合には、チェ
ック回路１０は割込み要求用フリップ・フロップ１１を
セットする。この場合、エラー検出回路５はエラー信号
を出力せず、メモリ・アクセスはそのまま実行される。
ドが特定コードｒｉｏｌｌＪで且つ中央処理装置からの
アクセス・コードが書込を指定している場合には、チェ
ック回路１０は割込み要求用フリップ・フロップ１１を
セットする。この場合、エラー検出回路５はエラー信号
を出力せず、メモリ・アクセスはそのまま実行される。
メモリ・アクセスの実行が終了すると、中央処理装置１
に割込みが通知される。なお、エラー検出回路５は、ア
ドレス変換バッファ２から読み出された記憶保護コード
が上記特定コードｒｌ Ｏ１１」以外の場合に、記憶保
護コードと中央処理装置からのアクセス・コードとを比
較する。
に割込みが通知される。なお、エラー検出回路５は、ア
ドレス変換バッファ２から読み出された記憶保護コード
が上記特定コードｒｌ Ｏ１１」以外の場合に、記憶保
護コードと中央処理装置からのアクセス・コードとを比
較する。
以上の説明から明らかなように、本発明によれば、スタ
ック領域のオーバフローを確実に中央処理装置に知らせ
ることが出来る。
ック領域のオーバフローを確実に中央処理装置に知らせ
ることが出来る。
第１図は本発明の１実施例のブロック図、第２図はアド
レス変換バッファを説明する図、第３図は記憶保護を説
明する図、第４図はスタックを説明する図である。
Ｉ；□１・・・
中央処理装置、２・・・アドレス変換バッファ３・・・
主メモリ、４・・・入出力装置、５・・・エラー検出回
路、６・・・スタック・ポインタ、７・・・書込み割込
み領域、８・・・スタック領域、１０・・・チェック回
路、１１・・・割込み用フリップ・フロップ。
レス変換バッファを説明する図、第３図は記憶保護を説
明する図、第４図はスタックを説明する図である。
Ｉ；□１・・・
中央処理装置、２・・・アドレス変換バッファ３・・・
主メモリ、４・・・入出力装置、５・・・エラー検出回
路、６・・・スタック・ポインタ、７・・・書込み割込
み領域、８・・・スタック領域、１０・・・チェック回
路、１１・・・割込み用フリップ・フロップ。
Claims (1)
- スタック・ポインタを有する中央処理装置と、スタック
領域と該スタック領域がオーバフローした時に上記スタ
ック・ポインタで指定される書込み割込み領域とを有す
る主メモリと、上記主メモリの単位領域に対応する記憶
保護コードを格納する記憶手段とを具備する計算機シス
テムにおいて、書込み割込み領域に対応した特定の記憶
保護コードを設定して上記記憶手段に格納すると共に、
上記記憶手段から上記特定の記憶保護コードが読み出さ
れた時に上記中央処理装置からのアクセス・コードが書
込みを指定しているか否かを調べ指定している場合には
所定値の信号を出力するチェック回路と、該チェック回
路が上記所定値の信号を出力した時にセットされる割込
み用フリップ・フロップと、上記記憶手段から読み出さ
れた記憶保護コードが上記特定の記憶保護コード以外の
場合に読み出された記憶保護コードと上記中央処理装置
からのアクセス・コードを比較し両者が不一致の場合に
はエラー信号を出力するエラー検出回路とを設け、装置
をアクセスする際にはアクセス・アドレスに基づいて上
記記憶手段から記憶保護コードを読み出し、読み出され
た記憶保護コードが上記特定の記憶保護コードであり且
つアクセス・コードが書込みを指定している場合には上
記チェック回路により上記割込み用フリップ・フロップ
をセットし、上記書込み割込み領域にデータを書き込み
、書込み終了後に上記割込み用フリップ・フロップに基
づいて上記中央処理装置に割込みを通知するように構成
されていることを特徴とする記憶保護例外による割込み
発生方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60008076A JPS61166652A (ja) | 1985-01-19 | 1985-01-19 | 記憶保護例外による割込み発生方式 |
| US06/819,787 US4701846A (en) | 1985-01-19 | 1986-01-17 | Computer system capable of interruption using special protection code for write interruption region of memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60008076A JPS61166652A (ja) | 1985-01-19 | 1985-01-19 | 記憶保護例外による割込み発生方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61166652A true JPS61166652A (ja) | 1986-07-28 |
| JPH029373B2 JPH029373B2 (ja) | 1990-03-01 |
Family
ID=11683245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60008076A Granted JPS61166652A (ja) | 1985-01-19 | 1985-01-19 | 記憶保護例外による割込み発生方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4701846A (ja) |
| JP (1) | JPS61166652A (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8619989D0 (en) * | 1986-08-16 | 1986-09-24 | Modray Ltd | Controlling length of time |
| US5050213A (en) * | 1986-10-14 | 1991-09-17 | Electronic Publishing Resources, Inc. | Database usage metering and protection system and method |
| US4977594A (en) * | 1986-10-14 | 1990-12-11 | Electronic Publishing Resources, Inc. | Database usage metering and protection system and method |
| US4975878A (en) * | 1988-01-28 | 1990-12-04 | National Semiconductor | Programmable memory data protection scheme |
| US4947367A (en) * | 1988-03-28 | 1990-08-07 | Emc Corporation | System for converting digital data from magnetic tape format apparatus and method for converting a sequentially accessible magnetic tape data format to directly accessible write-once disk data format to worm optical disk format |
| CN101303717B (zh) | 1995-02-13 | 2015-04-29 | 英特特拉斯特技术公司 | 用于安全交易管理和电子权利保护的系统和方法 |
| US5892900A (en) * | 1996-08-30 | 1999-04-06 | Intertrust Technologies Corp. | Systems and methods for secure transaction management and electronic rights protection |
| US7133846B1 (en) | 1995-02-13 | 2006-11-07 | Intertrust Technologies Corp. | Digital certificate support system, methods and techniques for secure electronic commerce transaction and rights management |
| US6157721A (en) * | 1996-08-12 | 2000-12-05 | Intertrust Technologies Corp. | Systems and methods using cryptography to protect secure computing environments |
| US5943422A (en) | 1996-08-12 | 1999-08-24 | Intertrust Technologies Corp. | Steganographic techniques for securely delivering electronic digital rights management control information over insecure communication channels |
| US6658568B1 (en) | 1995-02-13 | 2003-12-02 | Intertrust Technologies Corporation | Trusted infrastructure support system, methods and techniques for secure electronic commerce transaction and rights management |
| US6948070B1 (en) | 1995-02-13 | 2005-09-20 | Intertrust Technologies Corporation | Systems and methods for secure transaction management and electronic rights protection |
| US20010011253A1 (en) * | 1998-08-04 | 2001-08-02 | Christopher D. Coley | Automated system for management of licensed software |
| US6330648B1 (en) * | 1996-05-28 | 2001-12-11 | Mark L. Wambach | Computer memory with anti-virus and anti-overwrite protection apparatus |
| US5920861A (en) * | 1997-02-25 | 1999-07-06 | Intertrust Technologies Corp. | Techniques for defining using and manipulating rights management data structures |
| US6112181A (en) * | 1997-11-06 | 2000-08-29 | Intertrust Technologies Corporation | Systems and methods for matching, selecting, narrowcasting, and/or classifying based on rights management and/or other information |
| US7233948B1 (en) | 1998-03-16 | 2007-06-19 | Intertrust Technologies Corp. | Methods and apparatus for persistent control and protection of content |
| DE19846673A1 (de) * | 1998-10-09 | 2000-04-20 | Siemens Ag | Verfahren zur Verbindung von Stackmanipulationsangriffen bei Funktionsaufrufen |
| US7243236B1 (en) | 1999-07-29 | 2007-07-10 | Intertrust Technologies Corp. | Systems and methods for using cryptography to protect secure and insecure computing environments |
| US6895508B1 (en) * | 2000-09-07 | 2005-05-17 | International Business Machines Corporation | Stack memory protection |
| US8364910B2 (en) * | 2007-03-08 | 2013-01-29 | Daniel Shawcross Wilkerson | Hard object: hardware protection for software objects |
| US9934166B2 (en) | 2010-12-10 | 2018-04-03 | Daniel Shawcross Wilkerson | Hard object: constraining control flow and providing lightweight kernel crossings |
| US9569612B2 (en) | 2013-03-14 | 2017-02-14 | Daniel Shawcross Wilkerson | Hard object: lightweight hardware enforcement of encapsulation, unforgeability, and transactionality |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4432050A (en) * | 1978-10-02 | 1984-02-14 | Honeywell Information Systems, Inc. | Data processing system write protection mechanism |
-
1985
- 1985-01-19 JP JP60008076A patent/JPS61166652A/ja active Granted
-
1986
- 1986-01-17 US US06/819,787 patent/US4701846A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH029373B2 (ja) | 1990-03-01 |
| US4701846A (en) | 1987-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61166652A (ja) | 記憶保護例外による割込み発生方式 | |
| KR920001334A (ko) | 멀티프로세서 또는 파이프 라인식 프로세서 시스템에서 데이타의 보존을 확실히 하는 방법 | |
| US4498132A (en) | Data processing system using object-based information and a protection scheme for determining access rights to such information and using multilevel microcode techniques | |
| JPS61166653A (ja) | アドレス変換エラー処理方法 | |
| US4455604A (en) | Digital data processing system having addressing means for translating operands into descriptors identifying data, plural multilevel microcode control means, and ability to execute a plurality of internal language dialects | |
| JPS6319058A (ja) | メモリ装置 | |
| JPH01286029A (ja) | マイクロプログラムのパッチ方式 | |
| JP2600376B2 (ja) | メモリ制御装置 | |
| JPS62115554A (ja) | マルチプロセツサシステムにおける記憶保護方式 | |
| JPS63752A (ja) | メモリ保護方式 | |
| JP2567833B2 (ja) | 割込み検出方式 | |
| JPS6027058B2 (ja) | 割込み制御回路 | |
| JPS6175446A (ja) | アドレス比較方式 | |
| JPS6020779B2 (ja) | 複合形電子計算機システム | |
| JPH1027153A (ja) | バス転送装置 | |
| JPS60129868A (ja) | メモリ・システム | |
| JPH0137019B2 (ja) | ||
| JPS63155351A (ja) | マルチプロセツサシステム | |
| JPS5659339A (en) | Input/output control unit | |
| JPH0480860A (ja) | プログラムロード方式 | |
| JPH02139635A (ja) | エラー処理方式 | |
| JPS6046454B2 (ja) | 情報転送装置 | |
| JPH0715666B2 (ja) | 仮想メモリシステム | |
| JPS6222165A (ja) | 主記憶装置アクセス制御方式 | |
| JPS62144258A (ja) | 動的アドレス変換装置 |