JPH029373B2 - - Google Patents
Info
- Publication number
- JPH029373B2 JPH029373B2 JP60008076A JP807685A JPH029373B2 JP H029373 B2 JPH029373 B2 JP H029373B2 JP 60008076 A JP60008076 A JP 60008076A JP 807685 A JP807685 A JP 807685A JP H029373 B2 JPH029373 B2 JP H029373B2
- Authority
- JP
- Japan
- Prior art keywords
- memory protection
- code
- interrupt
- memory
- protection code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/145—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being virtual, e.g. for virtual blocks or segments before a translation mechanism
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/468—Specific access rights for resources, e.g. using capability register
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Storage Device Security (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Executing Machine-Instructions (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、書込み割込みを発生すべきことを指
定する記憶保護コードが読み出され且つメモリ・
アクセスが書込みの場合には、主記憶に対するア
クセスを抑止しないで、割込み要求フラグのみを
セツトし、アクセスが完了した後に割込みを発生
させるようにした記憶保護例外による割込み発生
方式に関するものである。
定する記憶保護コードが読み出され且つメモリ・
アクセスが書込みの場合には、主記憶に対するア
クセスを抑止しないで、割込み要求フラグのみを
セツトし、アクセスが完了した後に割込みを発生
させるようにした記憶保護例外による割込み発生
方式に関するものである。
第２図はアドレス変換バツフアを説明する図で
ある。第２図において、１は中央処理装置、２は
アドレス変換バツフア、３は主メモリ、４は入出
力装置をそれぞれ示している。計算機のモードと
しては、アドレス変換モードとアドレス変換無効
モードとがある。アドレス変換モードにおいて
は、中央処理装置１の出力した論理アドレスはア
ドレス変換バツフア２により物理アドレスに変換
され、変換の結果得られる変換アドレスにより主
メモリ３や入出力装置４がアクセスされる。アド
レス変換無効モードにおいては、中央処理装置１
の出力したアドレスで主メモリ３や入出力装置４
がアクセスされる。
ある。第２図において、１は中央処理装置、２は
アドレス変換バツフア、３は主メモリ、４は入出
力装置をそれぞれ示している。計算機のモードと
しては、アドレス変換モードとアドレス変換無効
モードとがある。アドレス変換モードにおいて
は、中央処理装置１の出力した論理アドレスはア
ドレス変換バツフア２により物理アドレスに変換
され、変換の結果得られる変換アドレスにより主
メモリ３や入出力装置４がアクセスされる。アド
レス変換無効モードにおいては、中央処理装置１
の出力したアドレスで主メモリ３や入出力装置４
がアクセスされる。
第３図は従来の記憶保護を説明するための図で
ある。第３図において、５はエラー検出回路を示
している。アドレス変換バツフア２からは変換ア
ドレスと記憶保護コードとが読み出され、読み出
された記憶保護コードはエラー検出回路５により
中央処理装置１からのアクセス・コードと比較さ
れ、アクセス不可の場合には中央処理装置１及び
アクセス先装置に対してエラーが通知される。
ある。第３図において、５はエラー検出回路を示
している。アドレス変換バツフア２からは変換ア
ドレスと記憶保護コードとが読み出され、読み出
された記憶保護コードはエラー検出回路５により
中央処理装置１からのアクセス・コードと比較さ
れ、アクセス不可の場合には中央処理装置１及び
アクセス先装置に対してエラーが通知される。
第４図はスタツクを説明する図である。第４図
において、６はスタツク・ポインタ、７は書込み
割込み領域、８はスタツク領域を示している。ス
タツク・ポインタ６は中央処理装置１が有してい
る。スタツク領域８には、割込みに関する情報や
エラーに関する情報などがスタツクされる。スタ
ツク位置はスタツク・ポインタ６で示される。ス
タツク領域８が一杯になると、スタツク・ポイン
タ６で示される記憶場所は書込み割込み領域７と
なる。従来技術においては、書込み割込み領域７
に対応して書込み不可の記憶保護コードが設定さ
れている。従つて、書込み割込み領域７にデータ
を書込もうとすると、エラーが中央処理装置１及
び主メモリ３に通知され、中央処理装置１はこの
エラーに関する情報をスタツクしようとするが、
再びエラーが通知され、エラーに関する情報をス
タツクすることが出来ず、システムは停止さぜる
を得なくなる。
において、６はスタツク・ポインタ、７は書込み
割込み領域、８はスタツク領域を示している。ス
タツク・ポインタ６は中央処理装置１が有してい
る。スタツク領域８には、割込みに関する情報や
エラーに関する情報などがスタツクされる。スタ
ツク位置はスタツク・ポインタ６で示される。ス
タツク領域８が一杯になると、スタツク・ポイン
タ６で示される記憶場所は書込み割込み領域７と
なる。従来技術においては、書込み割込み領域７
に対応して書込み不可の記憶保護コードが設定さ
れている。従つて、書込み割込み領域７にデータ
を書込もうとすると、エラーが中央処理装置１及
び主メモリ３に通知され、中央処理装置１はこの
エラーに関する情報をスタツクしようとするが、
再びエラーが通知され、エラーに関する情報をス
タツクすることが出来ず、システムは停止さぜる
を得なくなる。
本発明は、上記の考察に基づくものであつて、
スタツク領域がオーバフローしたことを確実に中
央処理装置に通知できるようにした記憶保護例外
による割込み発生方式を提供することを目的とし
ている。
スタツク領域がオーバフローしたことを確実に中
央処理装置に通知できるようにした記憶保護例外
による割込み発生方式を提供することを目的とし
ている。
そしてそのため本発明の記憶保護例外による割
込み発生方式は、スタツク・ポインタを有する中
央処理装置と、スタツク領域と該スタツク領域が
オーバフローした時に上記スタツク・ポインタで
指定される書込み割込み領域とを有する主メモリ
と、上記主メモリの単位領域に対応する記憶保護
コードを格納する記憶手段とを具備する計算機シ
ステムにおいて、書込み割込み領域に対応した特
定の記憶保護コードを設定して上記記憶手段に格
納すると共に、上記記憶手段から上記特定の記憶
保護コードが読み出された時に上記中央処理装置
からのアクセス・コードが書込みを指定している
か否かを調べ指定している場合には所定値の信号
を出力するチエツク回路と、該チエツク回路が上
記所定値の信号を出力した時にセツトされる割込
み用フリツプ・フロツプと、上記記憶手段から読
み出された記憶保護コードが上記特定の記憶保護
コード以外の場合に読み出された記憶保護コード
と上記中央処理装置からのアクセス・コードを比
較し両者が不一致の場合にはエラー信号を出力す
るエラー検出回路とを設け、装置をアクセスする
際にはアクセス・アドレスに基づいて上記記憶手
段から記憶保護コードを読み出し、読み出された
記憶保護コードが上記特定の記憶保護コードであ
り且つアクセス・コードが書込みを指定している
場合には上記チエツク回路により上記割込み用フ
リツプ・フロツプをセツトし、上記書込み割込み
領域にデータを書き込み、書込み終了後に上記割
込み用フリツプ・フロツプに基づいて上記中央処
理装置に割込みを通知するように構成されている
ことを特徴とするものである。
込み発生方式は、スタツク・ポインタを有する中
央処理装置と、スタツク領域と該スタツク領域が
オーバフローした時に上記スタツク・ポインタで
指定される書込み割込み領域とを有する主メモリ
と、上記主メモリの単位領域に対応する記憶保護
コードを格納する記憶手段とを具備する計算機シ
ステムにおいて、書込み割込み領域に対応した特
定の記憶保護コードを設定して上記記憶手段に格
納すると共に、上記記憶手段から上記特定の記憶
保護コードが読み出された時に上記中央処理装置
からのアクセス・コードが書込みを指定している
か否かを調べ指定している場合には所定値の信号
を出力するチエツク回路と、該チエツク回路が上
記所定値の信号を出力した時にセツトされる割込
み用フリツプ・フロツプと、上記記憶手段から読
み出された記憶保護コードが上記特定の記憶保護
コード以外の場合に読み出された記憶保護コード
と上記中央処理装置からのアクセス・コードを比
較し両者が不一致の場合にはエラー信号を出力す
るエラー検出回路とを設け、装置をアクセスする
際にはアクセス・アドレスに基づいて上記記憶手
段から記憶保護コードを読み出し、読み出された
記憶保護コードが上記特定の記憶保護コードであ
り且つアクセス・コードが書込みを指定している
場合には上記チエツク回路により上記割込み用フ
リツプ・フロツプをセツトし、上記書込み割込み
領域にデータを書き込み、書込み終了後に上記割
込み用フリツプ・フロツプに基づいて上記中央処
理装置に割込みを通知するように構成されている
ことを特徴とするものである。
以下、本発明を図面を参照しつつ説明する。第
１図は本発明の１実施例のブロツク図である。第
１図において、１０はチエツク回路、１１は割込
み用フリツプ・フロツプをそれぞれ示している。
書込み割込み領域７に対応して特定の記憶保護コ
ード、例えば「1011」が設定されている。アドレ
ス変換バツフア２から読み出された記憶保護コー
ドが特定コード「1011」の場合には、チエツク回
路１０は中央処理装置からのアクセス・コードが
書込みを指定しているか否かを調べる。アドレス
変換バツフア２から読み出された記憶保護コード
が特定コード「1011」で且つ中央処理装置からの
アクセス・コードが書込を指定している場合に
は、チエツク回路１０は割込み要求用フリツプ・
フロツプ１１をセツトする。この場合、エラー検
出回路５はエラー信号を出力せず、メモリ・アク
セスはそのまま実行される。メモリ・アクセスの
実行が終了すると、中央処理装置１に割込みが通
知される。なお、エラー検出回路５か、アドレス
変換バツフア２から読み出された記憶保護コード
が上記特定コード「1011」以外の場合に、記憶保
護コードと中央処理装置からのアクセス・コード
とを比較する。
１図は本発明の１実施例のブロツク図である。第
１図において、１０はチエツク回路、１１は割込
み用フリツプ・フロツプをそれぞれ示している。
書込み割込み領域７に対応して特定の記憶保護コ
ード、例えば「1011」が設定されている。アドレ
ス変換バツフア２から読み出された記憶保護コー
ドが特定コード「1011」の場合には、チエツク回
路１０は中央処理装置からのアクセス・コードが
書込みを指定しているか否かを調べる。アドレス
変換バツフア２から読み出された記憶保護コード
が特定コード「1011」で且つ中央処理装置からの
アクセス・コードが書込を指定している場合に
は、チエツク回路１０は割込み要求用フリツプ・
フロツプ１１をセツトする。この場合、エラー検
出回路５はエラー信号を出力せず、メモリ・アク
セスはそのまま実行される。メモリ・アクセスの
実行が終了すると、中央処理装置１に割込みが通
知される。なお、エラー検出回路５か、アドレス
変換バツフア２から読み出された記憶保護コード
が上記特定コード「1011」以外の場合に、記憶保
護コードと中央処理装置からのアクセス・コード
とを比較する。
以上の説明から明らかなように、本発明によれ
ば、スタツク領域のオーバフローを確実に中央処
理装置に知らせることが出来る。
ば、スタツク領域のオーバフローを確実に中央処
理装置に知らせることが出来る。
第１図は本発明の１実施例のブロツク図、第２
図はアドレス変換バツフアを説明する図、第３図
は記憶保護を説明する図、第４図はスタツクを説
明する図である。 １……中央処理装置、２……アドレス変換バツ
フア、３……主メモリ、４……入出力装置、５…
…エラー検出回路、６……スタツク・ポインタ、
７……書込み割込み領域、８……スタツク領域、
１０……チエツク回路、１１……割込み用フリツ
プ・フロツプ。
図はアドレス変換バツフアを説明する図、第３図
は記憶保護を説明する図、第４図はスタツクを説
明する図である。 １……中央処理装置、２……アドレス変換バツ
フア、３……主メモリ、４……入出力装置、５…
…エラー検出回路、６……スタツク・ポインタ、
７……書込み割込み領域、８……スタツク領域、
１０……チエツク回路、１１……割込み用フリツ
プ・フロツプ。
Claims (1)
- １ スタツク・ポインタを有する中央処理装置
と、スタツク領域と該スタツク領域がオーバフロ
ーした時に上記スタツク・ポインタで指定される
書込み割込み領域とを有する主メモリと、上記主
メモリの単位領域に対応する記憶保護コードを格
納する記憶手段とを具備する計算機システムにお
いて、書込み割込み領域に対応した特定の記憶保
護コードを設定して上記記憶手段に格納すると共
に、上記記憶手段から上記特定の記憶保護コード
が読み出された時に上記中央処理装置からのアク
セス・コードが書込みを指定しているか否かを調
べ指定している場合には所定値の信号を出力する
チエツク回路と、該チエツク回路が上記所定値の
信号を出力した時にセツトされる割込み用フリツ
プ・フロツプと、上記記憶手段から読み出された
記憶保護コードが上記特定の記憶保護コード以外
の場合に読み出された記憶保護コードと上記中央
処理装置からのアクセス・コードを比較し両者が
不一致の場合にはエラー信号を出力するエラー検
出回路とを設け、装置をアクセスする際にはアク
セス・アドレスに基づいて上記記憶手段から記憶
保護コードを読み出し、読み出された記憶保護コ
ードが上記特定の記憶保護コードであり且つアク
セス・コードが書込みを指定している場合には上
記チエツク回路により上記割込み用フリツプ・フ
ロツプをセツトし、上記書込み割込み領域にデー
タを書き込み、書込み終了後に上記割込み用フリ
ツプ・フロツプに基づいて上記中央処理装置に割
込みを通知するように構成されていることを特徴
とする記憶保護例外による割込み発生方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60008076A JPS61166652A (ja) | 1985-01-19 | 1985-01-19 | 記憶保護例外による割込み発生方式 |
| US06/819,787 US4701846A (en) | 1985-01-19 | 1986-01-17 | Computer system capable of interruption using special protection code for write interruption region of memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60008076A JPS61166652A (ja) | 1985-01-19 | 1985-01-19 | 記憶保護例外による割込み発生方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61166652A JPS61166652A (ja) | 1986-07-28 |
| JPH029373B2 true JPH029373B2 (ja) | 1990-03-01 |
Family
ID=11683245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60008076A Granted JPS61166652A (ja) | 1985-01-19 | 1985-01-19 | 記憶保護例外による割込み発生方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4701846A (ja) |
| JP (1) | JPS61166652A (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8619989D0 (en) * | 1986-08-16 | 1986-09-24 | Modray Ltd | Controlling length of time |
| US4977594A (en) * | 1986-10-14 | 1990-12-11 | Electronic Publishing Resources, Inc. | Database usage metering and protection system and method |
| US5050213A (en) * | 1986-10-14 | 1991-09-17 | Electronic Publishing Resources, Inc. | Database usage metering and protection system and method |
| US4975878A (en) * | 1988-01-28 | 1990-12-04 | National Semiconductor | Programmable memory data protection scheme |
| US4947367A (en) * | 1988-03-28 | 1990-08-07 | Emc Corporation | System for converting digital data from magnetic tape format apparatus and method for converting a sequentially accessible magnetic tape data format to directly accessible write-once disk data format to worm optical disk format |
| CN101303717B (zh) | 1995-02-13 | 2015-04-29 | 英特特拉斯特技术公司 | 用于安全交易管理和电子权利保护的系统和方法 |
| US6658568B1 (en) | 1995-02-13 | 2003-12-02 | Intertrust Technologies Corporation | Trusted infrastructure support system, methods and techniques for secure electronic commerce transaction and rights management |
| US6948070B1 (en) | 1995-02-13 | 2005-09-20 | Intertrust Technologies Corporation | Systems and methods for secure transaction management and electronic rights protection |
| US5892900A (en) | 1996-08-30 | 1999-04-06 | Intertrust Technologies Corp. | Systems and methods for secure transaction management and electronic rights protection |
| US6157721A (en) * | 1996-08-12 | 2000-12-05 | Intertrust Technologies Corp. | Systems and methods using cryptography to protect secure computing environments |
| US5943422A (en) | 1996-08-12 | 1999-08-24 | Intertrust Technologies Corp. | Steganographic techniques for securely delivering electronic digital rights management control information over insecure communication channels |
| US7133846B1 (en) | 1995-02-13 | 2006-11-07 | Intertrust Technologies Corp. | Digital certificate support system, methods and techniques for secure electronic commerce transaction and rights management |
| US20010011253A1 (en) * | 1998-08-04 | 2001-08-02 | Christopher D. Coley | Automated system for management of licensed software |
| US6330648B1 (en) * | 1996-05-28 | 2001-12-11 | Mark L. Wambach | Computer memory with anti-virus and anti-overwrite protection apparatus |
| US5920861A (en) * | 1997-02-25 | 1999-07-06 | Intertrust Technologies Corp. | Techniques for defining using and manipulating rights management data structures |
| US6112181A (en) * | 1997-11-06 | 2000-08-29 | Intertrust Technologies Corporation | Systems and methods for matching, selecting, narrowcasting, and/or classifying based on rights management and/or other information |
| US7233948B1 (en) | 1998-03-16 | 2007-06-19 | Intertrust Technologies Corp. | Methods and apparatus for persistent control and protection of content |
| DE19846673A1 (de) * | 1998-10-09 | 2000-04-20 | Siemens Ag | Verfahren zur Verbindung von Stackmanipulationsangriffen bei Funktionsaufrufen |
| US7243236B1 (en) | 1999-07-29 | 2007-07-10 | Intertrust Technologies Corp. | Systems and methods for using cryptography to protect secure and insecure computing environments |
| US6895508B1 (en) * | 2000-09-07 | 2005-05-17 | International Business Machines Corporation | Stack memory protection |
| US8364910B2 (en) * | 2007-03-08 | 2013-01-29 | Daniel Shawcross Wilkerson | Hard object: hardware protection for software objects |
| US9934166B2 (en) | 2010-12-10 | 2018-04-03 | Daniel Shawcross Wilkerson | Hard object: constraining control flow and providing lightweight kernel crossings |
| US9569612B2 (en) | 2013-03-14 | 2017-02-14 | Daniel Shawcross Wilkerson | Hard object: lightweight hardware enforcement of encapsulation, unforgeability, and transactionality |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4432050A (en) * | 1978-10-02 | 1984-02-14 | Honeywell Information Systems, Inc. | Data processing system write protection mechanism |
-
1985
- 1985-01-19 JP JP60008076A patent/JPS61166652A/ja active Granted
-
1986
- 1986-01-17 US US06/819,787 patent/US4701846A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61166652A (ja) | 1986-07-28 |
| US4701846A (en) | 1987-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH029373B2 (ja) | ||
| KR920001334A (ko) | 멀티프로세서 또는 파이프 라인식 프로세서 시스템에서 데이타의 보존을 확실히 하는 방법 | |
| JPH0250499B2 (ja) | ||
| KR890002777A (ko) | 액세스 및 오류논리신호를 이용하는 주기억장치보호를 위한 장치 및 그 방법 | |
| JPS6319058A (ja) | メモリ装置 | |
| US6742073B1 (en) | Bus controller technique to control N buses | |
| JP2600376B2 (ja) | メモリ制御装置 | |
| Pohm et al. | Tutorial Series 13 Computer Memory Systems | |
| EP0358224A2 (en) | Semiconductor disk device useful in transaction processing system | |
| JPS5577072A (en) | Buffer memory control system | |
| JP3373535B2 (ja) | 電子計算機におけるアドレス変換方式 | |
| JPS60129868A (ja) | メモリ・システム | |
| JPS63752A (ja) | メモリ保護方式 | |
| JP2988048B2 (ja) | 辞書情報常駐アクセス装置 | |
| JPH01243146A (ja) | 共用メモリアクセス方式 | |
| JPS62212751A (ja) | デ−タ処理装置 | |
| JPS6043542B2 (ja) | 情報処理装置 | |
| JPH0210448A (ja) | キャッシュメモリシステム | |
| JPH04239346A (ja) | 属性付データファイル装置 | |
| JPH04130553A (ja) | 電子計算機 | |
| JPH01320557A (ja) | 共有記憶装置 | |
| JPS54142022A (en) | Information processor | |
| JPH02206863A (ja) | データメモリの書き込みデータ判別回路及びそれを備えたマイクロコンピュータ | |
| JPS62264355A (ja) | 情報処理装置 | |
| JPS5847785B2 (ja) | バツフア−記憶制御方式 |