JPH0438526A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は処理要求を発生することのできる周辺装置にあ
るいは内部回路を有するマイクロコンピュータに関し、
特にそれらの処理要求に基づいて処理を行なうことので
きる機能を備えたマイクロコンピュータに関する。

〔従来の技術〕

従来、中央処理装置が周辺装置あるいは内部回路などか
ら発生する処理要求に応答するためには、いわゆる割り
込み要求が広く用いられている。

しかし、この手法では、必ずプログラムカウンタ（以下
、ＰＣと称す）やプログラムステータスワード（以下、
ＰＳＷと称す）の対比および復帰処理を伴うなめに、処
理要求に対する応答が遅く、ＣＰＵの実行効率が低下す
る。

そこで、これを解決するために、マクロ・サービス機能
というものが考えだされている。

例えば、かかる従来のマクロ・サービス機能については
、ここでの説明を割愛するが、特開昭６３−１１８９４
９号公報等に記載されているように、レジスタ等の退避
を行なわずに実行するマクロサービスの実行回数をカウ
ントすることにより、割り込み処理の発生回数を低減す
ることを可能とする技術が知られている。

〔発明が解決しようとする課題〕

上述した従来のマクロ・サービス機能を導入したマイク
ロコンピュータは、ｐｃ’ｈｐｓｗを保持したままで、
あらかじめ定められた処理を行なうため、割込み処理と
比較して高速処理が可能になるという利点がある。しか
し、処理内容がファームウェアで固定されているため、
汎用性がないという欠点がある。

本発明の目的は、かかる従来のマクロ・サービス機能と
同様に処理要求に対して高速に応答し、しかもファーム
ウェアではなく、ユーザが任意に設定することのできる
汎用性の高い処理を可能にするマイクロコンピュータを
提供することにある。

〔課題を解決するための手段〕

本発明のマイクロコンピュータは、外部に接続された外
部メモリ内の命令の格納番地を記憶する第１のプログラ
ムカウンタと、前記外部メモリ内の命令によるプログラ
ムの実行状態を記憶する第１のプログラムステータスワ
ードと、プログラムおよび各種データを記憶する内部メ
モリと、前記内部メモリ内の命令の格納番地を記憶する
第２のプログラムカウンタと、前記内部メモリ内の命令
によるプログラムの実行状態を記憶する第２の７０グラ
ムステータスワードと、プログラムを実行する中央処理
装置と、処理要求を発生する処理要求発生部とを備え、
前記中央処理装置は処理要求が発生したときに、前記第
１のプログラムカウンタおよび前記第１のプログラムス
テータスワードの内容を保持したまま、前記第２のプロ
グラムカウンタにより前記内部メモリから命令を高速に
読取って処理を行ない且つプログラムの実行状態を前記
第２のプログラムステータスワードに記憶するように精
成される。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を示すマイクロコンピュータ
のブロック図である。

第１図に示すように、本実施例のマイクロコンピュータ
１０は、外部メモリ１１内の命令の格納番地を記憶する
第１のプログラム・カウンタ（ＰＣ）１２と、読み出し
た命令を記憶する命令レジスタ１３と、この命令レジス
タ１３内の命令を解析して各種制御信号（図示省略）を
発生する実行制御部１４と、各種演算を行なう算術論理
演算回路（ＡＬＵ）１５と、プログラムの実行状態を示
す第１のＰＳＷ１６及び第２のＰＳＷ１７と、プログラ
ム及び各種データを記憶するためのポインタ格納領域２
３および命令格納領域２４を有する内部メモリ１８と、
内部メモリ１８内の命令格納番地を記憶する第２のＰＣ
ｌ３と、マクロ・サービス処理要求が発生すると処理要
求信号線２０をアクティブにする周辺装置２１とを有し
ている。

しかも、これら各回路は内部バス２２を介して相互に接
続されている。

第２図は第１図に示す内部メモリの構成図である。

第２図に示すように、この内部メモリ１８は、処理要求
に対応したプログラムが命令格納領域２４に記憶されて
おり、その最終番地にはマクロ・サービス終了命令が設
定されている。また、内部メモリ１８はポインタ格納領
域２３を有し、ここにはその命令格納領域２４の開始番
地があらかじめ格納されている。

第３図は第１図におけるマイクロコンピュータの動作を
説明するための各回路のタイミング図である。

第３図に示すように、かかるマイクロコンピュータ１０
は、マクロ・サービス処理要求が発生した時、第１のＰ
Ｃｌ３に基づき外部メモリ１１から命令を読み出し、命
令レジスタ１３に命令を格納する。これにより、実行制
御部１４はこの格納された命令を解析して各種制御信号
を発生する。

まず、Ｔｏのタイミングで周辺回路２１がマクロ・サー
ビス処理要求を発生し、処理要求信号線２２をアクティ
ブにすると、実行制御部１４はＴＩのタイミングで内部
メモリ１８内のポインタ格納領域２３からデータｎを内
部バス２２に読み出し、そのデータｎを第２のＰＣｌ３
に格納する。

そして、実行制御部１４は第１のＰＣｌ３による外部メ
モリ１１からの命令読み出し動作を停止し、Ｔ２のタイ
ミングで第２のＰＣｌ３に基づき内部メモリ１８内の命
令格納領域２４からを読み出した命令を命令レジスタ１
３に格納する。実行制御部１４はその命令に従って処理
を行ない、マクロ・サービス終了命令を検出するまで命
令格納領域２４からの命令読み出しと実行とを繰返す。

その際、命令の実行状態は第２のＰＳＷ１７に記憶する
。

その後、Ｔ、＋１のタイミングで命令格納領域２４内の
（ｑ＋１）番地に設定されたマクロ・サービス終了命令
を検出すると、マクロ・サービス処理の終了と判断し、
実行制御部１４は再び第１のＰＣｌ３による外部メモリ
１１からの命令読み出し動作を開始する。この動作によ
ってマクロ・サービス処理要求の発生により中断されて
いたプログラムの実行を再開する。

このように、本実施例によれば、ファームウェアを用い
ることなく、マクロサービス機能による処理内容をユー
ザが任意に設定することができる。

〔発明の効果〕

以上説明したように、本発明のマイクロコンピュータは
、マクロ・サービス処理要求が発生したとき、外部メモ
リからのプログラム実行に関するＰＣおよびＰＳＷの内
容を保持したまま、内部メモリに設定されたマクロ・サ
ービス処理プログラムの実行を行なうことにより、マク
ロ・サービス処理の内容をファームウェアで固定するこ
となく、任意に設定することが可能であるため、汎用性
が高い、しかも、従来のマクロ・サービス処理と同様に
、通常の命令実行とマクロ・サービス処理を高速にスイ
ッチングすることができ且つ外部メモリから命令を読み
出し場合と比較して、内部メモリからは高速に命令を読
み出す事ができる。

従って、本発明によるマイクロコンピュータは、高速且
つ汎用性の高いマクロ・サービス処理を実現でき、その
実用効果は非常に高い。

ピユータのブロック図、第２図は第１図に示す内部メモ
リの構成図、第３図は第１図におけるマイクロコンピュ
ータの動作を説明するための各回路のタイミング図であ
る。

１０・・・マイクロコンピュータ、１１・・・外部メモ
ウ、１２・・・第１のプログラムカウンタ、１３・・・
命令レジスタ、１４・・・実行制御部、１５・・・算術
論理演算回路（ＡＬＵ）、１６・・・第１のプログラム
ステータスワード、１７・・・第２のプログラムステー
タスワード、１８・・・内部メモリ、１９・・・第２の
プログラムカウンタ、２０・・・処理要求信号線、２１
・・・周辺装置、２２・・・内部バス、２３・・・ポイ
ンタ格納領域、２４・・・命令格納領域。

Claims (1)

1. 【特許請求の範囲】 １、外部に接続された外部メモリ内の命令の格納番地を
   記憶する第１のプログラムカウンタと、前記外部メモリ
   内の命令によるプログラムの実行状態を記憶する第１の
   プログラムステータスワードと、プログラムおよび各種
   データを記憶する内部メモリと、前記内部メモリ内の命
   令の格納番地を記憶する第２のプログラムカウンタと、
   前記内部メモリ内の命令によるプログラムの実行状態を
   記憶する第２のプログラムステータスワードと、プログ
   ラムを実行する中央処理装置と、処理要求を発生する処
   理要求発生部とを備え、前記中央処理装置は処理要求が
   発生したときに、前記第１のプログラムカウンタおよび
   前記第１のプログラムステータスワードの内容を保持し
   たまま、前記第２のプログラムカウンタにより前記内部
   メモリから命令を高速に読取って処理を行ない且つプロ
   グラムの実行状態を前記第２のプログラムステータスワ
   ードに記憶することを特徴とするマイクロコンピュータ
   。 ２、請求項１記載の内部メモリは、ポインタ格納領域お
   よび命令格納領域を有することを特徴とするマイクロコ
   ンピュータ。