JPS58146944A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS58146944A JPS58146944A JP2873282A JP2873282A JPS58146944A JP S58146944 A JPS58146944 A JP S58146944A JP 2873282 A JP2873282 A JP 2873282A JP 2873282 A JP2873282 A JP 2873282A JP S58146944 A JPS58146944 A JP S58146944A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- information processing
- execution
- value
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 13
- 206010011224 Cough Diseases 0.000 claims 1
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
- G06F9/30079—Pipeline control instructions, e.g. multicycle NOP
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野]
本発明は情報処理装置に関し、より具体的には比較的短
い時間を経過して終了することのみを目的とする命令を
有する情報処理装置に関する。
い時間を経過して終了することのみを目的とする命令を
有する情報処理装置に関する。
[発鳴の技術的背景とその問題点]
システムの性能を向上させるために、情報処理装置(以
下プロセッサユニットと称す)を複数個使用し、システ
ム内の共通資源を、各々アクセスさせるマルチプロセッ
サシステムが知られている。
下プロセッサユニットと称す)を複数個使用し、システ
ム内の共通資源を、各々アクセスさせるマルチプロセッ
サシステムが知られている。
プロセッサユニットは、共通資源としてのメモリにアク
セスする例は一般に知られている。
セスする例は一般に知られている。
例えば、メモリ内に記憶されたデータあるいはテーブル
は、興なる時間にそのテーブルをアクセスする数個のプ
ロセッサユニットによって共有され、使用されデータ内
容を変更することができる。
は、興なる時間にそのテーブルをアクセスする数個のプ
ロセッサユニットによって共有され、使用されデータ内
容を変更することができる。
数個のプロセッサユニットが、このような共有資源をア
クセスする時には、相互の妨害が生じる可能性があり、
ひとつのプロセッサユニットが共通資源を使用し修正し
ている間に、他のプロセッサユニットがその共通資源を
修正するためのアクセスをしないような劃−が必要であ
る。
クセスする時には、相互の妨害が生じる可能性があり、
ひとつのプロセッサユニットが共通資源を使用し修正し
ている間に、他のプロセッサユニットがその共通資源を
修正するためのアクセスをしないような劃−が必要であ
る。
このような目的のために、従来より資源のロック/解除
機構を持つ情報処理装置が知られている。
機構を持つ情報処理装置が知られている。
ロック情報は、例えば、所定のメモリ位置に置かれ、1
つのプロセッサユニットが、メモリ内の共通テーブルを
参照しようとする際には、まず、そのテーブルに対して
、あらかじめ定められたメモリ内のロック用位置を調べ
、その内容が解除状態ならば、その内容をロック状態に
変更し、共通資源であるテーブルへのアクセス権を得る
。もし、調べたロック用メモリ位置の内容が、ロック状
態であれば、そのロック用メモリ位置が解除状態になる
まで、ロック用メモリ位置の検索を続けることになる。
つのプロセッサユニットが、メモリ内の共通テーブルを
参照しようとする際には、まず、そのテーブルに対して
、あらかじめ定められたメモリ内のロック用位置を調べ
、その内容が解除状態ならば、その内容をロック状態に
変更し、共通資源であるテーブルへのアクセス権を得る
。もし、調べたロック用メモリ位置の内容が、ロック状
態であれば、そのロック用メモリ位置が解除状態になる
まで、ロック用メモリ位置の検索を続けることになる。
このようなマルチプロセッサシステムの場合、ロック用
メモリ位置がロック状態から解除状態になるまで、持っ
ているプロセッサユニットは、ロック情報を収容するメ
モリ位置へのアクセスを繰り返すのが一般的である。
メモリ位置がロック状態から解除状態になるまで、持っ
ているプロセッサユニットは、ロック情報を収容するメ
モリ位置へのアクセスを繰り返すのが一般的である。
第1図に、その例をフローチャートとして示す。
このフローチャートに示されであるTEST &SE
T命令とは、オペランドとして指定したメモリ位置を読
み出すとともに、その内容を特定パターン(例えば全ビ
ット1)にセットする動作を、1つのメモリコマンドで
実行する命令であり、ロック機構を提供する手段として
知られている。こうした場合、メモリのテストの周期が
短ければ、ロック解除の検出を速かに行える利点がある
反面、メモリのアクセス頻度が大きく、他のプロセッサ
の処理速度を低下させるという不都合もある。
T命令とは、オペランドとして指定したメモリ位置を読
み出すとともに、その内容を特定パターン(例えば全ビ
ット1)にセットする動作を、1つのメモリコマンドで
実行する命令であり、ロック機構を提供する手段として
知られている。こうした場合、メモリのテストの周期が
短ければ、ロック解除の検出を速かに行える利点がある
反面、メモリのアクセス頻度が大きく、他のプロセッサ
の処理速度を低下させるという不都合もある。
このような不都合を緩和させるため、第2図フローチャ
ートに示すように、ロック状態の時には、適当な時間経
過したあと、メモリのテストをする方法が考えられる。
ートに示すように、ロック状態の時には、適当な時間経
過したあと、メモリのテストをする方法が考えられる。
ここで、時間を消費させるための手段としては、例えば
、乗算命令を実行させるなど、メモリへのアクセスが少
なく、プロセッサ内部での実行時間が大きいような命令
を実行させることができる。しかし、乗算が必ずしも充
分な時lIl消費とならない場合もあれば、また、プロ
セッサ内のプログラマブルレジスタの内容を変更してし
まうための対応なども必要である。
、乗算命令を実行させるなど、メモリへのアクセスが少
なく、プロセッサ内部での実行時間が大きいような命令
を実行させることができる。しかし、乗算が必ずしも充
分な時lIl消費とならない場合もあれば、また、プロ
セッサ内のプログラマブルレジスタの内容を変更してし
まうための対応なども必要である。
[発明の目的]
本発明の目的は、プログラムで実行時間を制御できる命
令を提供することにある。更に、他の目的は、プログラ
マブルレジスタの内容を変化させずに、命令実行による
時間遅延を得ることにある。
令を提供することにある。更に、他の目的は、プログラ
マブルレジスタの内容を変化させずに、命令実行による
時間遅延を得ることにある。
[発明の概!]
第3図は、情報処理装置のNOP命令の形式の例を示す
。この例では、命令は2バイト(16ピツト)の整数倍
の長さで構成され、その最上位の1バイト(図中31で
示される)が、命令コードを示すものとする。情報処理
装置には、具体的な処理は無く、命令を終了して、次の
命令へ処理を渡すN0P(No 0PERATION
>命令が備えられることが知られているが、従来、NO
P命令では、2バイトの命令の内、命令コード部のみ使
用し、下位の1バイトは無視される。
。この例では、命令は2バイト(16ピツト)の整数倍
の長さで構成され、その最上位の1バイト(図中31で
示される)が、命令コードを示すものとする。情報処理
装置には、具体的な処理は無く、命令を終了して、次の
命令へ処理を渡すN0P(No 0PERATION
>命令が備えられることが知られているが、従来、NO
P命令では、2バイトの命令の内、命令コード部のみ使
用し、下位の1バイトは無視される。
ところで本発明はNOP命令を拡張し、NOP命令の終
了に至るまでの時間を可変するようにしたものである。
了に至るまでの時間を可変するようにしたものである。
すなわち、NOP命令の下位バイトで、時間指定(より
具体的には、命令終了に至るまでのプロセッサ内部サイ
クル数指定)のできる命令を提供する。これにより、上
記目的を実現することができる。
具体的には、命令終了に至るまでのプロセッサ内部サイ
クル数指定)のできる命令を提供する。これにより、上
記目的を実現することができる。
[発明の実施例]
以下、第4図以降を使用して、本発明に関し、詳細に説
明する。
明する。
第4図は、拡張されたNOP命令の、プロセッサ内部の
実行手順を示すフローチャートである。
実行手順を示すフローチャートである。
ステップ41では、命令の下位バイトの内容を、プロセ
ッサ内のワーク用レジスタTEMPに移動する。その後
、ステップ42.43によって、TEMPの内容がOに
なるまで、TEMPの内容をデクリメントし、TEMP
の内容が0になると、命令を終了する。この例では、命
令の終了までの時間を決める要素は、第一義的には、ス
テップ42.43の実行に要する、内部サイクル時間に
依存する。
ッサ内のワーク用レジスタTEMPに移動する。その後
、ステップ42.43によって、TEMPの内容がOに
なるまで、TEMPの内容をデクリメントし、TEMP
の内容が0になると、命令を終了する。この例では、命
令の終了までの時間を決める要素は、第一義的には、ス
テップ42.43の実行に要する、内部サイクル時間に
依存する。
第5図は、拡張されたNOP命令の、他の実施例を示す
フローチャートである。このフローチャートにおいて、
ステップ51.52.53は、各々第4図のステップ4
1.42.43と同様である。
フローチャートである。このフローチャートにおいて、
ステップ51.52.53は、各々第4図のステップ4
1.42.43と同様である。
本発明実施例では、第4図による実施例よりも、更に大
きい待時間の単位を得ることを目的とし、ステップ54
〜56により、内部のグループをひとつ余計に設けたも
のである。ここでは、別のプロセッサ内部ワークレジス
タTEMPBに、所定値をセットし、それがOになるま
で、デクリメントを続けている。
きい待時間の単位を得ることを目的とし、ステップ54
〜56により、内部のグループをひとつ余計に設けたも
のである。ここでは、別のプロセッサ内部ワークレジス
タTEMPBに、所定値をセットし、それがOになるま
で、デクリメントを続けている。
第6図は、拡張されたNOP命令の更に他の実施例を示
1゜この例では、プロセッサの内部ワークレジスタをデ
クリメントするのでなく、他のタイミンクでデクリメン
トされるカウンータを使用するようにしている。ステッ
プ62では、カウンタの値が、0になったか、0から:
更にデクリメントしたというカウンタオーバーフロー条
件を調べ、条件が成立するまで、ステップ62を繰り返
すものであり、その手法は、公知の技術であるため、こ
こでは記述しない。
1゜この例では、プロセッサの内部ワークレジスタをデ
クリメントするのでなく、他のタイミンクでデクリメン
トされるカウンータを使用するようにしている。ステッ
プ62では、カウンタの値が、0になったか、0から:
更にデクリメントしたというカウンタオーバーフロー条
件を調べ、条件が成立するまで、ステップ62を繰り返
すものであり、その手法は、公知の技術であるため、こ
こでは記述しない。
第7図は、本発明により提供される命令を、実行するプ
ロセッサユニットの内部構成を示すブロック図である。
ロセッサユニットの内部構成を示すブロック図である。
主メモリ(図示せず)から続出された命令は、命令レジ
スタ71に記憶され、デコーダ72にて解読される。こ
こで解読された結果は、タイミング制御回路73を介し
て、内部レジスタ類74、外付はレジスタ75、論理演
算回路76、その他各部へ制御信号として供給される。
スタ71に記憶され、デコーダ72にて解読される。こ
こで解読された結果は、タイミング制御回路73を介し
て、内部レジスタ類74、外付はレジスタ75、論理演
算回路76、その他各部へ制御信号として供給される。
タイミング制御回路73は、上記デコーダ72による解
読結果に従い、命令独自のタイミングや、プロセッサユ
ニットの実行シーケンスをIIJllmするための各種
信号を生成する。
読結果に従い、命令独自のタイミングや、プロセッサユ
ニットの実行シーケンスをIIJllmするための各種
信号を生成する。
本発明により提供される命令も、従来から存在する命令
同様、上記ハードウェアにて実現されるものである。
同様、上記ハードウェアにて実現されるものである。
プロセッサユニットによる命令実行の詳細は、例えば、
IN置1社より、1978年4月15日に発行されたマ
イクロコンピュータユーザーズマニュアルMC8−85
を参照されたい。
IN置1社より、1978年4月15日に発行されたマ
イクロコンピュータユーザーズマニュアルMC8−85
を参照されたい。
[発明の効果]
以上の説明の如く、上記命令を設定することにより、プ
ログラムで指定した実行時間経過後に、命令実行を終了
する命令を与えることができる。
ログラムで指定した実行時間経過後に、命令実行を終了
する命令を与えることができる。
なお、本発明実施例では、命令による値指定の方法とし
て、2バイト命令の下位1バイトを使用するものとして
説明したが、他にも、命令フードに続く複数バイトによ
る指定、あるいは、命令によって指定されたプログラマ
ブルレジスタの内容による指定など、応用は容易である
。
て、2バイト命令の下位1バイトを使用するものとして
説明したが、他にも、命令フードに続く複数バイトによ
る指定、あるいは、命令によって指定されたプログラマ
ブルレジスタの内容による指定など、応用は容易である
。
第1図・第2図は、従来における資源のロック/解除機
構の概略動作を示すフローチャート、第3図は、NOP
命令のフォーマットを示す図、第4図〜第6図は、一本
発明実施例の動作を示すフローチャート、第7図は、本
発明を実行するプロセッサユニットの内部構成を示すブ
ロック図である。 71・・・命令レジスタ 72・・・デコーダ 73・・・タイミング制御回路 74・・・内部レジスタ 75・・・外付はレジスタ 76・・・論理演算回路 (7317)弁理士 則近 窓体(ほか1名)tIIZ
1図 第2図 第3図
構の概略動作を示すフローチャート、第3図は、NOP
命令のフォーマットを示す図、第4図〜第6図は、一本
発明実施例の動作を示すフローチャート、第7図は、本
発明を実行するプロセッサユニットの内部構成を示すブ
ロック図である。 71・・・命令レジスタ 72・・・デコーダ 73・・・タイミング制御回路 74・・・内部レジスタ 75・・・外付はレジスタ 76・・・論理演算回路 (7317)弁理士 則近 窓体(ほか1名)tIIZ
1図 第2図 第3図
Claims (3)
- (1)主記憶に格納された命令を、順次実行する情報処
理装置において、命令で与えられた値をインクリメント
又はデクリメントし、あらかじめ定められた値になった
ことを検出して、該命令の実行を終えることを特徴とす
る情報処理装置。 - (2)命令で与えられた値をマイクロプログラムが使用
するワークレジスタに移し、該ワークレジスタに設定さ
れた値をマイクロプログラムでインクリメント又はデク
リメントし、あらかじめ定められた値になったことを検
出して、該命令の実行を終えることを特徴とするマイク
ロプログラム制−による特許請求の範囲第1項記載の情
報処理装置。 - (3)一定時間ごとにカウントアツプ(カウントダウン
)されるカウンタをもち、命令で与えられた値を該カウ
ンタにセットし、咳カウンタの内容があらかじめ定めら
れた値以上(又は以下)になったことを検出して、該命
令の実行が終了するようにコントロールすることを特徴
とする特許請求の範囲第1項記載の情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2873282A JPS58146944A (ja) | 1982-02-26 | 1982-02-26 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2873282A JPS58146944A (ja) | 1982-02-26 | 1982-02-26 | 情報処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58146944A true JPS58146944A (ja) | 1983-09-01 |
Family
ID=12256602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2873282A Pending JPS58146944A (ja) | 1982-02-26 | 1982-02-26 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58146944A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62249233A (ja) * | 1986-04-22 | 1987-10-30 | Nippon Denso Co Ltd | マイクロプロセツサ |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5235543A (en) * | 1975-09-13 | 1977-03-18 | Hitachi Ltd | Micro-program control system |
JPS53103343A (en) * | 1977-02-22 | 1978-09-08 | Sharp Corp | Program apparatus |
JPS54124929A (en) * | 1978-03-22 | 1979-09-28 | Fujitsu Ltd | Timer unit |
-
1982
- 1982-02-26 JP JP2873282A patent/JPS58146944A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5235543A (en) * | 1975-09-13 | 1977-03-18 | Hitachi Ltd | Micro-program control system |
JPS53103343A (en) * | 1977-02-22 | 1978-09-08 | Sharp Corp | Program apparatus |
JPS54124929A (en) * | 1978-03-22 | 1979-09-28 | Fujitsu Ltd | Timer unit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62249233A (ja) * | 1986-04-22 | 1987-10-30 | Nippon Denso Co Ltd | マイクロプロセツサ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5983233A (ja) | 可変サイクル・タイム・マイクロコンピユ−タ | |
US4747045A (en) | Information processing apparatus having an instruction prefetch circuit | |
JPS6019028B2 (ja) | 情報処理装置 | |
EP0279953B1 (en) | Computer system having mixed macrocode and microcode instruction execution | |
EP0240606A2 (en) | Pipe-line processing system and microprocessor using the system | |
JPS58146944A (ja) | 情報処理装置 | |
JP2677719B2 (ja) | 情報処理装置 | |
US4566062A (en) | Timing control system in data processor | |
JPH0319974B2 (ja) | ||
JPS62156738A (ja) | プログラム制御装置 | |
JP2758624B2 (ja) | マイクロプログラムの調速方式 | |
JP2770743B2 (ja) | ウエイト制御方式 | |
JP3188042B2 (ja) | ディジタル計算機におけるテーブル検索装置 | |
JP2575025B2 (ja) | インサ−キット・エミュレ−タ | |
JP2544015B2 (ja) | マイクロプログラム処理装置 | |
JPH03156659A (ja) | ダイレクトメモリアクセスコントローラ | |
JPH04245332A (ja) | データ処理装置 | |
JPS6267655A (ja) | マイクロコンピユ−タ | |
JPS62243032A (ja) | 情報処理装置 | |
JPS62290934A (ja) | 情報処理装置 | |
JPS6217840A (ja) | 属性フラグによるマイクロプログラム制御方式 | |
JPH06332693A (ja) | タイムアウト機能付き休止命令の発行方式 | |
JPH0782434B2 (ja) | マイクロプログラム制御装置 | |
JPH0258152A (ja) | マイクロプロセッサ | |
JPS6299832A (ja) | 計算機制御方式 |