JPH03156659A - ダイレクトメモリアクセスコントローラ - Google Patents
ダイレクトメモリアクセスコントローラInfo
- Publication number
- JPH03156659A JPH03156659A JP29504989A JP29504989A JPH03156659A JP H03156659 A JPH03156659 A JP H03156659A JP 29504989 A JP29504989 A JP 29504989A JP 29504989 A JP29504989 A JP 29504989A JP H03156659 A JPH03156659 A JP H03156659A
- Authority
- JP
- Japan
- Prior art keywords
- data
- dma
- signal
- transfer
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 description 3
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ転送を行うコンピュータシステムに係
り、特に、データの検索を実施しながらメモリへデータ
転送を行うダイレクトメモリアクセスコントローラの制
御装置に関する。
り、特に、データの検索を実施しながらメモリへデータ
転送を行うダイレクトメモリアクセスコントローラの制
御装置に関する。
従来、コンピュータシステムにおいて用いられていたダ
イレクトメモリアクセス（以下ＤＭＡ）コントローラは
、特開昭６３−２４５７５７号及び特開昭６３−１８４
５１号公報に記載のように、指定されたデータ転送数に
よりＤＭＡ転送を停止させるか、あるいは、ＤＭＡ転送
を終了したことを示す信号を出していた。
イレクトメモリアクセス（以下ＤＭＡ）コントローラは
、特開昭６３−２４５７５７号及び特開昭６３−１８４
５１号公報に記載のように、指定されたデータ転送数に
よりＤＭＡ転送を停止させるか、あるいは、ＤＭＡ転送
を終了したことを示す信号を出していた。
ＤＭＡ転送のデータによってＤＭＡ転送を停止する方式
についての公知例はない。
についての公知例はない。
上記従来技術はＤＭＡ転送中のデータによりＤＭＡ転送
を停止することは行っていなかった。
を停止することは行っていなかった。
本発明の目的は、ＤＭＡ転送中に指定したデータが転送
された場合、ＤＭＡ転送を停止し、停止したことを示す
信号を出力することにある。
された場合、ＤＭＡ転送を停止し、停止したことを示す
信号を出力することにある。
（課題を解決するための手段〕
上記目的は、ＤＭＡコントローラに対しＤＭＡ転送中の
データバス上のデータを取込み、ＣＰＵで指定したデー
タとの比較を行い、一致していれば、ＤＭＡ転送動作を
停止させると同時に、ＣＰＵに対しＤＭＡが停止したこ
とを示す信号を出力し。
データバス上のデータを取込み、ＣＰＵで指定したデー
タとの比較を行い、一致していれば、ＤＭＡ転送動作を
停止させると同時に、ＣＰＵに対しＤＭＡが停止したこ
とを示す信号を出力し。
ＣＰＵからこの信号を止めることができる機能をもった
制御回路を付加することで達成される。
制御回路を付加することで達成される。
ＤＭＡコントローラに付加した制御回路は、ＤＭＡ転送
期間中に、データがデータバス上に出力されていること
を示す信号を受信するとＤＭＡ開始前にＣＰＵによりラ
ッチに設定された検索データとの比較を行う、比較の結
果、一致していれば、ＤＭＡ転送動作を停止する信号を
出力し、ＤＭＡ転送を停止させる。これと同時にＣＰＵ
に対し停止したことを示す信号を出力する。この信号は
、ＣＰＵに対する割込信号として使用する。
期間中に、データがデータバス上に出力されていること
を示す信号を受信するとＤＭＡ開始前にＣＰＵによりラ
ッチに設定された検索データとの比較を行う、比較の結
果、一致していれば、ＤＭＡ転送動作を停止する信号を
出力し、ＤＭＡ転送を停止させる。これと同時にＣＰＵ
に対し停止したことを示す信号を出力する。この信号は
、ＣＰＵに対する割込信号として使用する。
ＣＰＵが本割込を受信すると、プログラムは検知された
データに対する処理を行い割込信号をリセットするとと
もに制御回路が出力しているＤＭＡ停止信号をリセット
する。ＤＭＡ要求元のＤＭＡ要求が残っている場合は、
ＤＭＡ停止信号のリセットによりＤＭＡ動作を再開する
。
データに対する処理を行い割込信号をリセットするとと
もに制御回路が出力しているＤＭＡ停止信号をリセット
する。ＤＭＡ要求元のＤＭＡ要求が残っている場合は、
ＤＭＡ停止信号のリセットによりＤＭＡ動作を再開する
。
以下、本発明の一実施例を第１図、第２図により説明す
る。
る。
第１図は、本発明によるＤＭＡ転送制御ブロック図であ
る。第２図は、第１図の各信号のタイムチャートである
。第１図において、１はＤＭＡコントローラ、２は本発
明よるデータ比較器、３は本発明によるＡＮＤゲート、
４はＲＡＭ、５はマイクロコンピュータ、６は割込みコ
ントローラ、７はデータバス、８はＤＭＡコントローラ
から出力されるリード／ライトストローブ信号、９はデ
ータ比較器２から出力されるコントロール信号、１０は
ＤＭＡ要求元が出力するＤＭＡ要求信号を示す。１１は
ＮＯＴゲートを示す。
る。第２図は、第１図の各信号のタイムチャートである
。第１図において、１はＤＭＡコントローラ、２は本発
明よるデータ比較器、３は本発明によるＡＮＤゲート、
４はＲＡＭ、５はマイクロコンピュータ、６は割込みコ
ントローラ、７はデータバス、８はＤＭＡコントローラ
から出力されるリード／ライトストローブ信号、９はデ
ータ比較器２から出力されるコントロール信号、１０は
ＤＭＡ要求元が出力するＤＭＡ要求信号を示す。１１は
ＮＯＴゲートを示す。
ＤＭＡ転送は、ＤＭＡ要求信号がＩＩ ＨＩＩになるこ
とによりＤＭＡコントローラ１がパスを占有し、データ
転送を行う。本発明では、ＤＭＡ転送を実施する前に、
ＤＭＡ転送中に検索したいデータをデータ比較器２に設
定する。コントロール信号９は通常“Ｈ１１である。Ｄ
ＭＡ要求元からＤＭＡ要求償号１０が出力されるとＤＭ
Ａコントローラ１はＤＭＡ転送を開蛤“さ′る。データ
バス７に転送データが出力されると、ＤＭＡコントロー
ラ１からリード／ライトストローブ信号８が出力される
。
とによりＤＭＡコントローラ１がパスを占有し、データ
転送を行う。本発明では、ＤＭＡ転送を実施する前に、
ＤＭＡ転送中に検索したいデータをデータ比較器２に設
定する。コントロール信号９は通常“Ｈ１１である。Ｄ
ＭＡ要求元からＤＭＡ要求償号１０が出力されるとＤＭ
Ａコントローラ１はＤＭＡ転送を開蛤“さ′る。データ
バス７に転送データが出力されると、ＤＭＡコントロー
ラ１からリード／ライトストローブ信号８が出力される
。
データ比較器２はリード／ライトストローブ信号８を受
けるとデータバス７上のデータと設定されている比較デ
ータとの比較を行う、比較の結果、一致していれば、コ
ントロール信号９を“Ｈ”から“Ｌ”にする、コントロ
ール信号９が“Ｌ”になることによりＤＭＡ要求償号１
０はＡＮＤゲート３により打切られ、ＤＭＡコントロー
ラへ“Ｌ”が入力されることになるため、ＤＭＡ転送は
停止する。また、コントロール信号９の“Ｌ″信号ＮＯ
Ｔゲート１１を通し１割込コントローラ６へｔｔ Ｈｎ
の信号が出力される１割込コントローラ６はマイクロコ
ンピュータ５に割込を発生させる。
けるとデータバス７上のデータと設定されている比較デ
ータとの比較を行う、比較の結果、一致していれば、コ
ントロール信号９を“Ｈ”から“Ｌ”にする、コントロ
ール信号９が“Ｌ”になることによりＤＭＡ要求償号１
０はＡＮＤゲート３により打切られ、ＤＭＡコントロー
ラへ“Ｌ”が入力されることになるため、ＤＭＡ転送は
停止する。また、コントロール信号９の“Ｌ″信号ＮＯ
Ｔゲート１１を通し１割込コントローラ６へｔｔ Ｈｎ
の信号が出力される１割込コントローラ６はマイクロコ
ンピュータ５に割込を発生させる。
マイクロコンピュータ５は割込を受けると対応する割込
プログラムを動作させる６割込プログラムは、検出され
たデータの処理後、コントロール信号９をリセットし“
Ｈ”にする、その後、ＤＭＡ要求信号ｌＯが出力される
とＤＭＡ転送が再開する０割込プログラムにおいて、デ
ータ検知によってブロックデータのＤＭＡ転送を終了す
る場合は、ＤＭＡコントローラ１の再設定を行う。また
、ＲＡＭ４ヘデータ転送を行った場合、ＤＭＡコントロ
ーラ１のデータ転送カウンタを読取ることで検出データ
が転送されたＲＡＭ４上のアドレスを得ることができる
。
プログラムを動作させる６割込プログラムは、検出され
たデータの処理後、コントロール信号９をリセットし“
Ｈ”にする、その後、ＤＭＡ要求信号ｌＯが出力される
とＤＭＡ転送が再開する０割込プログラムにおいて、デ
ータ検知によってブロックデータのＤＭＡ転送を終了す
る場合は、ＤＭＡコントローラ１の再設定を行う。また
、ＲＡＭ４ヘデータ転送を行った場合、ＤＭＡコントロ
ーラ１のデータ転送カウンタを読取ることで検出データ
が転送されたＲＡＭ４上のアドレスを得ることができる
。
データ比較器２のデータ比較は、完全一致とＡＮＤ演算
の結果、Ｏ以外の検知のいずれかで構成してもよいし、
両方の比較方式を持ち比較方式を選択できるようにして
もよい。
の結果、Ｏ以外の検知のいずれかで構成してもよいし、
両方の比較方式を持ち比較方式を選択できるようにして
もよい。
本実施例によれば、ＤＭＡ転送を行いながらデータの検
索ができるという効果がある。
索ができるという効果がある。
本発明によれば、ＤＭＡ転送中の転送データを検索し、
データ検知時ＤＭＡを停止することができるのでｉ ／
ＯからＲＡＭにＤＭＡ転送を行う場合、従来ＤＭＡ転
送の停止をＤＭＡコントローラに設定する転送データ数
によって行っていたためＤＭＡ転送は転送データ数がわ
かっているか、あるいは、固定データ数のｉｌｏにしか
適用できず転送データ数が不定のｉ ／ Ｏには適用で
きなかつたが転送データの最後がＥＮＤコード等決まっ
ているものに対し転送データ数に関係せず転送データの
最後のコードを検出するようにすることでＤＭＡ転送を
適用できる。
データ検知時ＤＭＡを停止することができるのでｉ ／
ＯからＲＡＭにＤＭＡ転送を行う場合、従来ＤＭＡ転
送の停止をＤＭＡコントローラに設定する転送データ数
によって行っていたためＤＭＡ転送は転送データ数がわ
かっているか、あるいは、固定データ数のｉｌｏにしか
適用できず転送データ数が不定のｉ ／ Ｏには適用で
きなかつたが転送データの最後がＥＮＤコード等決まっ
ているものに対し転送データ数に関係せず転送データの
最後のコードを検出するようにすることでＤＭＡ転送を
適用できる。
また、従来メモリからメモリへある特定データを検出し
ながらデータの転送を行う場合、プログラムによって行
っていたが、本発明をメモリからメモリへのＤＭＡ転送
に適用することで高速に行うことができる。
ながらデータの転送を行う場合、プログラムによって行
っていたが、本発明をメモリからメモリへのＤＭＡ転送
に適用することで高速に行うことができる。
第１図は本発明の一実施例のＤＭＡ転送制御ブロック図
、第２図は第１図の各信号のタイムチャートである。 １・・・ＤＭＡコントローラ、２・・・データ比較器、
３・・・ＡＮＤゲート、４・・・ＲＡＭ、５・・・マイ
クロコンピュータ、６・・・割込コントローラ、７・・
・データバス、８・・・リード／ライトストローブ信号
、９・・・コントロール信号、１０・・・ＤＭＡ要求信
号、１１・・・第２図 Ａ〜ρケＬト３Ｉ）士力
、第２図は第１図の各信号のタイムチャートである。 １・・・ＤＭＡコントローラ、２・・・データ比較器、
３・・・ＡＮＤゲート、４・・・ＲＡＭ、５・・・マイ
クロコンピュータ、６・・・割込コントローラ、７・・
・データバス、８・・・リード／ライトストローブ信号
、９・・・コントロール信号、１０・・・ＤＭＡ要求信
号、１１・・・第２図 Ａ〜ρケＬト３Ｉ）士力
Claims (1)
- １、ダイレクトメモリアクセスコントローラに、ダイレ
クトメモリアクセスデータの転送中のデータとダイレク
トメモリアクセス開始時に設定した検索データとが一致
した場合、ダイレクトメモリアクセスを停止し、停止を
示す信号を出力する制御回路を設けたことを特徴とする
ダイレクトメモリアクセスコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29504989A JPH03156659A (ja) | 1989-11-15 | 1989-11-15 | ダイレクトメモリアクセスコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29504989A JPH03156659A (ja) | 1989-11-15 | 1989-11-15 | ダイレクトメモリアクセスコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03156659A true JPH03156659A (ja) | 1991-07-04 |
Family
ID=17815658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29504989A Pending JPH03156659A (ja) | 1989-11-15 | 1989-11-15 | ダイレクトメモリアクセスコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03156659A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010517182A (ja) * | 2007-01-24 | 2010-05-20 | クゥアルコム・インコーポレイテッド | 内容終了型ｄｍａ |
| JP2014089758A (ja) * | 2010-09-21 | 2014-05-15 | Mitsubishi Electric Corp | データ読出装置 |
-
1989
- 1989-11-15 JP JP29504989A patent/JPH03156659A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010517182A (ja) * | 2007-01-24 | 2010-05-20 | クゥアルコム・インコーポレイテッド | 内容終了型ｄｍａ |
| JP2014089758A (ja) * | 2010-09-21 | 2014-05-15 | Mitsubishi Electric Corp | データ読出装置 |
| EP2620877B1 (en) * | 2010-09-21 | 2015-12-16 | Mitsubishi Electric Corporation | Dma controller and data readout device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4949241A (en) | Microcomputer system including a master processor and a slave processor synchronized by three control lines | |
| EP0166431B1 (en) | An information processing apparatus having an instruction prefetch circuit | |
| JPH03156659A (ja) | ダイレクトメモリアクセスコントローラ | |
| JP2900627B2 (ja) | 割り込み制御装置 | |
| JPH0789328B2 (ja) | データ処理装置 | |
| JPH01286029A (ja) | マイクロプログラムのパッチ方式 | |
| JPS6031643A (ja) | 状態履歴記憶回路 | |
| JPS6336023B2 (ja) | ||
| JPH01205343A (ja) | 電子計算機システムにおけるプロセスの中断再開方式 | |
| JPS60214044A (ja) | マイクロコンピュ−タ | |
| JP2638078B2 (ja) | 情報処理装置 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPH03144705A (ja) | プログラマブルコントローラの動作状態監視装置 | |
| JPS588363A (ja) | プログラム実行履歴情報収集方式 | |
| JPH0635757A (ja) | Ｃｐｕの異常検出装置 | |
| JPS638841A (ja) | 割込み受取り装置 | |
| JPH05257859A (ja) | 情報処理装置 | |
| JPH0149975B2 (ja) | ||
| JPS60173640A (ja) | 演算処理装置 | |
| JPH0418639A (ja) | プログラム起動方式 | |
| JPS60251434A (ja) | 情報検索方式 | |
| JPS60196847A (ja) | マイクロプログラム制御方式 | |
| JPH0335323A (ja) | 命令実行制御方式 | |
| JPS6231461A (ja) | 通信制御方式 | |
| JPS6115235A (ja) | 中央処理装置 |