JPS62243032A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS62243032A JPS62243032A JP8588586A JP8588586A JPS62243032A JP S62243032 A JPS62243032 A JP S62243032A JP 8588586 A JP8588586 A JP 8588586A JP 8588586 A JP8588586 A JP 8588586A JP S62243032 A JPS62243032 A JP S62243032A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- timing adjustment
- timing adjusting
- control circuit
- adjustment command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 11
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000005764 inhibitory process Effects 0.000 description 4
- 208000027697 autoimmune lymphoproliferative syndrome due to CTLA4 haploinsuffiency Diseases 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置に関し、特に、タイミング制御を
命令により実行できる情報処理装置に関する。
命令により実行できる情報処理装置に関する。
従来、この種の情報処理装置では、Ｎ０Ｐ（何もしない
）命令を連ねるとか、ある種の命令を一定回数実行する
ことにより、タイミングの調整を行なっていた。
）命令を連ねるとか、ある種の命令を一定回数実行する
ことにより、タイミングの調整を行なっていた。
上述した従来の情報処理装置では、ＮＯＰ命令を連ねる
とか、ある種の命令（実行時間が分っている単純な命令
）を一定回数実行することにより、タイミングを調整し
ていたため、同一プログラムを命令実行時間の異なる装
置で実行できないという欠点があった。また、プログラ
ム開発時に一時的に使用したこれらのタイミング調整用
のプログラムステップが本来は不要であるとき、プログ
ラムの修正をしなければならないという欠点があった。
とか、ある種の命令（実行時間が分っている単純な命令
）を一定回数実行することにより、タイミングを調整し
ていたため、同一プログラムを命令実行時間の異なる装
置で実行できないという欠点があった。また、プログラ
ム開発時に一時的に使用したこれらのタイミング調整用
のプログラムステップが本来は不要であるとき、プログ
ラムの修正をしなければならないという欠点があった。
本発明による情報処理装置の１つは、タイミング調整用
命令を解読する手段と、タイミング調整用命令で指定さ
れる時間待ち合せてから前記タイミング調整用命令を終
了する手段とを有することを特徴とする。
命令を解読する手段と、タイミング調整用命令で指定さ
れる時間待ち合せてから前記タイミング調整用命令を終
了する手段とを有することを特徴とする。
本発明による情報処理装置の他の１つは、タイミング調
整用命令を解読する手段と、タイミング調整用命令で指
定される時間待ち合せてから前記タイミング調整用命令
を終了する手段と。
整用命令を解読する手段と、タイミング調整用命令で指
定される時間待ち合せてから前記タイミング調整用命令
を終了する手段と。
前記タイミング調整用命令が実行されても待ち合せを抑
止するモードを指定する手段とを有することを特徴とす
る。
止するモードを指定する手段とを有することを特徴とす
る。
以下９本発明の実施例について図面を参照して詳細に説
明する。
明する。
第２図を参照すると２本発明の適用される情報処理装置
の一実施例の構成がブロック図にょシ示されている。本
実施例の情報処理装置は。
の一実施例の構成がブロック図にょシ示されている。本
実施例の情報処理装置は。
主記憶装置１．中央処理装置２．チャイ・ル制御装置６
．サービスプロセッサ４及びこれら装置を接続するパス
５から構成されている。
．サービスプロセッサ４及びこれら装置を接続するパス
５から構成されている。
第１図を参照すると、第２図に示した本発明に係る中央
処理装置２の一実施例の構成がブロック図により示され
ている。本実施例の中央処理装置２は、パスアクセス制
御回路１０．マイクロプログラム制御回路１１及び演算
回路１２ている。
処理装置２の一実施例の構成がブロック図により示され
ている。本実施例の中央処理装置２は、パスアクセス制
御回路１０．マイクロプログラム制御回路１１及び演算
回路１２ている。
第６図を参照すると９本発明で用いられるタイミング調
整用命令の形式及び汎用レジスタ（ＧＲ）指定フィール
ドで指定されたＧＲの内容の一例が示されている。第６
図（ａ）はタイミング調整用命令の形式を示し、３２ピ
ツトからなり、８ビツトの命令コード、８ビツトの拡張
コード、４ビツトの補助コード、４ピツトのＧＲ指定フ
ィールドを含む。第６図（１））はタイミング調整用命
令中のＧＲ指定フィールドで指定されたＧＨの内容が示
され、３２ビツトから成シ。
整用命令の形式及び汎用レジスタ（ＧＲ）指定フィール
ドで指定されたＧＲの内容の一例が示されている。第６
図（ａ）はタイミング調整用命令の形式を示し、３２ピ
ツトからなり、８ビツトの命令コード、８ビツトの拡張
コード、４ビツトの補助コード、４ピツトのＧＲ指定フ
ィールドを含む。第６図（１））はタイミング調整用命
令中のＧＲ指定フィールドで指定されたＧＨの内容が示
され、３２ビツトから成シ。
待ち合せ時間がμ秒単位で格納されている。
第４図を参照すると、タイミング調整用命令の概略フロ
ーが示されている。
ーが示されている。
以下、第１図乃至第４図を参照しながら、タイミング調
整用命令が実行される過程を説明する。
整用命令が実行される過程を説明する。
先ず、主記憶装置１から第６図（ａ）に示されたタイミ
ング調整用命令がパス５を経て、中央処理装置２にフェ
ッチされる。中央処理装置２では、パスアクセス制御回
路１０がフェッチされたタイミング調整用命令を解釈し
、マイクロプログラム制御回路１１を起動する。即ち、
ある特定のマイクロプログラムアドレスが読出されて９
本タイミング調整用命令の実行が開始される。
ング調整用命令がパス５を経て、中央処理装置２にフェ
ッチされる。中央処理装置２では、パスアクセス制御回
路１０がフェッチされたタイミング調整用命令を解釈し
、マイクロプログラム制御回路１１を起動する。即ち、
ある特定のマイクロプログラムアドレスが読出されて９
本タイミング調整用命令の実行が開始される。
第４図にそのフローを示すが１本命令の実行が開始され
ると、抑止モードフリップフロップ１３がセットされて
いるかどうかがチェックされる（ステップ２００）。抑
止モードフリップフロップ１３がセットされていれば、
何もせずに本命令を終了する。
ると、抑止モードフリップフロップ１３がセットされて
いるかどうかがチェックされる（ステップ２００）。抑
止モードフリップフロップ１３がセットされていれば、
何もせずに本命令を終了する。
抑止モードフリップフロップ１３がセットされていなけ
れば、演算回路１２よシ、指定され変換し、ワークレジ
スタＷ（図示せず）に格納する（ステップ２０１）。次
に、ワークレジスタＷから２”を引いた値をワークレジ
スタＷに入れて（ステップ２０２）、ワークレジスタＷ
の内容が”０″以下になったかどうか判定しくステップ
２０３）、“０″以下でなければステップ２０２に戻り
、“０″以下であると本命令を終了する。
れば、演算回路１２よシ、指定され変換し、ワークレジ
スタＷ（図示せず）に格納する（ステップ２０１）。次
に、ワークレジスタＷから２”を引いた値をワークレジ
スタＷに入れて（ステップ２０２）、ワークレジスタＷ
の内容が”０″以下になったかどうか判定しくステップ
２０３）、“０″以下でなければステップ２０２に戻り
、“０″以下であると本命令を終了する。
抑止モードフリップフロップ１６は、サービスプロセッ
サ４からパス５を通じて、パスアクセス制御回路１０を
経て、マイクロプログラム制御回路１１へ通知され、セ
ット／リセットされる。
サ４からパス５を通じて、パスアクセス制御回路１０を
経て、マイクロプログラム制御回路１１へ通知され、セ
ット／リセットされる。
以上説明したように本発明は、タイミング調繁用命令を
解読する手段と、タイミング調整用命令で指定される時
間を待ち合せてから前記タイミング調整用命層を終了す
る手段を有することにより、命令実行時間の異なる装置
でも同一プログラム実行できるという効果がある。また
。
解読する手段と、タイミング調整用命令で指定される時
間を待ち合せてから前記タイミング調整用命層を終了す
る手段を有することにより、命令実行時間の異なる装置
でも同一プログラム実行できるという効果がある。また
。
待ち合せ抑止モードを指定する手段によシ、開発時と本
来の使用時で同一プログラムを使用することができると
いう効果がある。
来の使用時で同一プログラムを使用することができると
いう効果がある。
第１図は本発明に係る中央処理装置の一実施例の構成を
示すブロック図、第２図は第１図の中央処理装置を含む
情報処理装置の一実施例の構成を示すブロック図、第３
図はタイミング調整用命令の形式及びＧＲ指定フィール
ドで指定されたＧＲの内容の一例を示す図、第４図はタ
イミング調整用命令の概略フローである。 １・・・主記憶装置、２・・・中央処理装置、６・・・
チャイ・ル制御装置、４・・・サービスプロセッサ。 ５・・・バス、１０・・・バスアクセス制御回路、１１
・・・マイクロプログラム制御回路、１２・・・演算回
路、１３・・待ち合せ抑止モードフリップフロン第１図 率２図 招３図
示すブロック図、第２図は第１図の中央処理装置を含む
情報処理装置の一実施例の構成を示すブロック図、第３
図はタイミング調整用命令の形式及びＧＲ指定フィール
ドで指定されたＧＲの内容の一例を示す図、第４図はタ
イミング調整用命令の概略フローである。 １・・・主記憶装置、２・・・中央処理装置、６・・・
チャイ・ル制御装置、４・・・サービスプロセッサ。 ５・・・バス、１０・・・バスアクセス制御回路、１１
・・・マイクロプログラム制御回路、１２・・・演算回
路、１３・・待ち合せ抑止モードフリップフロン第１図 率２図 招３図
Claims (1)
- 【特許請求の範囲】 １、タイミング調整用命令を解読する手段と、該タイミ
ング調整用命令で指定される時間待ち合せてから前記タ
イミング調整用命令を終了する手段とを有することを特
徴とする情報処理装置。 ２、タイミング調整用命令を解読する手段と、該タイミ
ング調整用命令で指定される時間待ち合せてから前記タ
イミング調整用命令を終了する手段と、前記タイミング
調整用命令が実行されても待ち合せを抑止するモードを
指定する手段とを有することを特徴とする情報処理装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8588586A JPS62243032A (ja) | 1986-04-16 | 1986-04-16 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8588586A JPS62243032A (ja) | 1986-04-16 | 1986-04-16 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62243032A true JPS62243032A (ja) | 1987-10-23 |
Family
ID=13871362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8588586A Pending JPS62243032A (ja) | 1986-04-16 | 1986-04-16 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62243032A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0293934A (ja) * | 1988-09-30 | 1990-04-04 | Nec Corp | マイクロプログラム制御装置 |
| JPH02178837A (ja) * | 1988-12-29 | 1990-07-11 | Koufu Nippon Denki Kk | マイクロプログラムの調速方式 |
-
1986
- 1986-04-16 JP JP8588586A patent/JPS62243032A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0293934A (ja) * | 1988-09-30 | 1990-04-04 | Nec Corp | マイクロプログラム制御装置 |
| JPH02178837A (ja) * | 1988-12-29 | 1990-07-11 | Koufu Nippon Denki Kk | マイクロプログラムの調速方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0240606B1 (en) | Pipe-line processing system and microprocessor using the system | |
| JPS62243032A (ja) | 情報処理装置 | |
| JPH05113887A (ja) | コンピユータシステム | |
| JPH0377137A (ja) | 情報処理装置 | |
| JPS62243031A (ja) | 情報処理装置 | |
| JP2501393B2 (ja) | 直接メモリアクセス装置 | |
| JP2541940B2 (ja) | マイクロプログラム制御装置 | |
| JP2544533B2 (ja) | プログラマブルコントロ―ラのシ―ケンス命令処理装置 | |
| JPS6236576B2 (ja) | ||
| JPH0795288B2 (ja) | マイクロコンピュータ | |
| JPS5842891B2 (ja) | メイレイセイギヨホウシキ | |
| JPH03127171A (ja) | ベクトル処理装置 | |
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| JPH01240941A (ja) | 情報処理装置 | |
| JPH0635716A (ja) | マイクロプロセッサ | |
| JPS61241843A (ja) | 情報処理装置 | |
| JPS62274446A (ja) | 計算機システムにおける非常駐プログラムのロ−ド方式 | |
| JPH0564807B2 (ja) | ||
| JPH04311225A (ja) | マイクロプロセッサ命令実行方式 | |
| JPH0462093B2 (ja) | ||
| JPH0675789A (ja) | 情報処理装置 | |
| JPS63120340A (ja) | デ−タ処理装置 | |
| JPS60105048A (ja) | マイクロプログラム制御方式 | |
| JPS6156814B2 (ja) | ||
| JPH02191034A (ja) | マイクロプログラム制御装置 |