JPS62243031A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS62243031A JPS62243031A JP8587286A JP8587286A JPS62243031A JP S62243031 A JPS62243031 A JP S62243031A JP 8587286 A JP8587286 A JP 8587286A JP 8587286 A JP8587286 A JP 8587286A JP S62243031 A JPS62243031 A JP S62243031A
- Authority
- JP
- Japan
- Prior art keywords
- waiting
- circuit
- instruction
- timing adjustment
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 9
- 230000003213 activating effect Effects 0.000 claims description 3
- 230000005764 inhibitory process Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 208000027697 autoimmune lymphoproliferative syndrome due to CTLA4 haploinsuffiency Diseases 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理装置に関し、特に、タイミング制御
を命令によシ実行できる情報処理装置に関する。
を命令によシ実行できる情報処理装置に関する。
従来、この種の情報処理装置では、Ｎ０Ｐ（何もしない
）命令を連ねるとか、ある種の命令を一定回数実行する
ことによシタイミングの調整を行なっていた。
）命令を連ねるとか、ある種の命令を一定回数実行する
ことによシタイミングの調整を行なっていた。
上述し次従来の情報処理装置では、ＮＯＰ命令を連ねる
とか、ある種の命令（実行時間が分っている単純な命令
）を一定回数実行することにより、タイミングを調整し
ていたため、同一プログラムを命令実行時間の異なる装
置で実行できないという欠点があった。また、プログラ
ム開発時に一時的に使用したこれらのタイミング調整用
のプログラムステップが本来は不要であるとき、プログ
ラムの修正をしなければならないという欠点があった。
とか、ある種の命令（実行時間が分っている単純な命令
）を一定回数実行することにより、タイミングを調整し
ていたため、同一プログラムを命令実行時間の異なる装
置で実行できないという欠点があった。また、プログラ
ム開発時に一時的に使用したこれらのタイミング調整用
のプログラムステップが本来は不要であるとき、プログ
ラムの修正をしなければならないという欠点があった。
本発明による情報処理装置の１つは、タイミング調整用
命令を解読する手段と、タイミング調整用命令で指定さ
れた時間待ち合せてから次の命令を実行する待ち合せ手
段と、この待ち合せ手段を起動後に、前記タイミング調
整用命令を終了する手段とを有している。
命令を解読する手段と、タイミング調整用命令で指定さ
れた時間待ち合せてから次の命令を実行する待ち合せ手
段と、この待ち合せ手段を起動後に、前記タイミング調
整用命令を終了する手段とを有している。
グ調整用命令で指定された時間待ち合せてから次の命令
を実行する待ち合せ手段と、この待ち合せ手段を起動後
に、前記タイミング調整用命令を終了する手段と、前記
待ち合せ手段の動作を抑止する手段とを有している。
を実行する待ち合せ手段と、この待ち合せ手段を起動後
に、前記タイミング調整用命令を終了する手段と、前記
待ち合せ手段の動作を抑止する手段とを有している。
以下１本発明の実施例について図面を参照して詳細に説
明する。
明する。
第２図を参照すると２本発明の適用される情報処理装置
の一実施例の構成がブロック図により示されている１図
示の情報処理装置は、主記憶装置１．中央処理装置２．
チャ羊ル制御装置６、ナーピスプロセッサ４及びこれら
装置を接続するパス５から構成されている。
の一実施例の構成がブロック図により示されている１図
示の情報処理装置は、主記憶装置１．中央処理装置２．
チャ羊ル制御装置６、ナーピスプロセッサ４及びこれら
装置を接続するパス５から構成されている。
第１図を参照すると、第２図に示した本発明に係る中央
処理装置２の一実施例の構成がブロック図により示され
ている。図示の中央処理装置２は、パスアクセス制御回
路１［］、マイクロプログラム制御回路１１．演算回路
１２及び待ち合せ回路１３から構成されている。
処理装置２の一実施例の構成がブロック図により示され
ている。図示の中央処理装置２は、パスアクセス制御回
路１［］、マイクロプログラム制御回路１１．演算回路
１２及び待ち合せ回路１３から構成されている。
第３図を参照すると、第１図に示した待ち合せ回路１３
の詳細な構成の一例が回路図により示されている。図示
の待ち合せ回路１３は、待ち合せタイマ２０．フリップ
フロップ２１．２２及びアンドケート２３から構成され
ている。
の詳細な構成の一例が回路図により示されている。図示
の待ち合せ回路１３は、待ち合せタイマ２０．フリップ
フロップ２１．２２及びアンドケート２３から構成され
ている。
第４図（ａ）を参照すると１本発明で使用されるタイミ
ング調整用命令の形式の一例が示されている。図示のタ
イミング調整用命令は、３２ビツトからなり、８ピツト
の命令コード、８ピツトの拡張コード、４ビツトの補助
コード、４ビツトの汎用レジスタ（ＧＲ）指定フィール
ドを含む。
ング調整用命令の形式の一例が示されている。図示のタ
イミング調整用命令は、３２ビツトからなり、８ピツト
の命令コード、８ピツトの拡張コード、４ビツトの補助
コード、４ビツトの汎用レジスタ（ＧＲ）指定フィール
ドを含む。
第４図（ｂ）を参照すると、タイミング調整用命令中の
ＧＲ指定フィールドで指定された汎用レジスタの内容が
示されている。図示の汎用レジスタは、６２ピツトから
なり、待ち合せ時間がμ秒単位で格納されている。
ＧＲ指定フィールドで指定された汎用レジスタの内容が
示されている。図示の汎用レジスタは、６２ピツトから
なり、待ち合せ時間がμ秒単位で格納されている。
第５図を参照すると、タイミング調整用命令の概略フロ
ーが示されている。
ーが示されている。
以下、第１図乃至第５図を参照しながら、タイミング調
整用命令が実行される過程を説明する。
整用命令が実行される過程を説明する。
先ず、主記憶装置１から第４図（ａ）に示されたタイミ
ング調整用命令がパス５を経て、中央処理装置２にフェ
ッチされる。中央処理装置２では、パスアクセス制御回
路１０がフェッチされたタイミング調整用命令を解釈し
、マイクロプログラム制御回路１１を起動する。即ち、
ある特定のマイクロプログラムアドレスが読出されて１
本タイミング調整用命令の実行が開始される。
ング調整用命令がパス５を経て、中央処理装置２にフェ
ッチされる。中央処理装置２では、パスアクセス制御回
路１０がフェッチされたタイミング調整用命令を解釈し
、マイクロプログラム制御回路１１を起動する。即ち、
ある特定のマイクロプログラムアドレスが読出されて１
本タイミング調整用命令の実行が開始される。
第５図にそのフローを示すが９本命令の実行が開始され
ると、待ち合せ回路１３の待ち合せタイマ２０に指定さ
れた汎用レジスタＧＲの内容が信号線２００を経由して
セットされるとともに待ち合せ要求フリップフロップ２
１がセットされる（ステップ３００）。
ると、待ち合せ回路１３の待ち合せタイマ２０に指定さ
れた汎用レジスタＧＲの内容が信号線２００を経由して
セットされるとともに待ち合せ要求フリップフロップ２
１がセットされる（ステップ３００）。
待ち合せ要求フリップフロップ２１がセットされると、
待ち合せ抑止モードフリップフロップ２２がセットされ
ていないならば、アントゲその処理（ステップ３ｏ１）
をしながら９．待ち合せ要求フリップフロップ２１がリ
セットされるのを待つ（ステップ３ｏ２）。
待ち合せ抑止モードフリップフロップ２２がセットされ
ていないならば、アントゲその処理（ステップ３ｏ１）
をしながら９．待ち合せ要求フリップフロップ２１がリ
セットされるのを待つ（ステップ３ｏ２）。
一方、待ち合せタイマ２ｏでは、１μ秒毎にカウントダ
ウンされ、待ち合せタイマ２ｏの値が尽きたらパルス信
号が信号線２０１を通じて出力され、待ち合せ要求フリ
ップフロップ２１をリセットする。
ウンされ、待ち合せタイマ２ｏの値が尽きたらパルス信
号が信号線２０１を通じて出力され、待ち合せ要求フリ
ップフロップ２１をリセットする。
待ち合せ要求フリップフロップ２１がリセッＯ
トされる（ステップ３０２の：＃）と２次の命令が読出
されて実行される。
されて実行される。
待ち合せ抑止モードフリップフロップ２２は。
サービスプロセッサ４から指示されてセット／リセット
され、待ち合せ抑止モードフリップフロップ２２がセッ
トされていると、タイミング調整用命令が実行されても
待ち合せは発生しないで、即座に次の命令が実行される
。
され、待ち合せ抑止モードフリップフロップ２２がセッ
トされていると、タイミング調整用命令が実行されても
待ち合せは発生しないで、即座に次の命令が実行される
。
以上説明したように本発明は、タイミング調整用命令を
解読する手段と、タイミング調整用命令で指定される時
間待ち合せる手段と、待ち合せ手段を起動後に前記タイ
ミング調整用命令を終了する手段を有することにより、
命令実行時間の異なる装置でも同一プログラム実行でき
るという効果がある。また、待ち合せ手段の動作を抑止
する手段により、開発時と本来の使用時で同一プログラ
ムを使用することができるという効果がある。
解読する手段と、タイミング調整用命令で指定される時
間待ち合せる手段と、待ち合せ手段を起動後に前記タイ
ミング調整用命令を終了する手段を有することにより、
命令実行時間の異なる装置でも同一プログラム実行でき
るという効果がある。また、待ち合せ手段の動作を抑止
する手段により、開発時と本来の使用時で同一プログラ
ムを使用することができるという効果がある。
第１図は本発明に係る中央処理装置の一実施例の構成を
示すブロック図、第２図は第１図の中央処理装置を含む
情報処理装置の一実施例の構成を示すブロック図、第６
図は第１図の待ち合せ回路の一詳細例を示す回路図、第
４図はタイミング調整用命令の形式及びＧＲ指定フィー
ルドで指定された汎用レジスタの内容の一例を示す図、
第５図はタイミング調整用命令の概略フローである。 １・・・主記憶装置、２・・・中央処理装置、３・・・
チャイ・ル制御装置、４・・・サービスプロセッサ。 ５・・・バス、１０・・・バスアクセス制御回路、１１
・・・マイクロプログラム制御回路、１２・・・演算回
路、１６・・・待ち合せ回路、２０・・・待ち合せタイ
マ、２１・・・待ち合せ要求ソリツブノロツブ。 ２２・・・待ち合せ抑止モードソリツブフロップ。 ２６・・・アンドゲート。 牟１図 率２図 第４図 つ霊伸す回珠 １゜
示すブロック図、第２図は第１図の中央処理装置を含む
情報処理装置の一実施例の構成を示すブロック図、第６
図は第１図の待ち合せ回路の一詳細例を示す回路図、第
４図はタイミング調整用命令の形式及びＧＲ指定フィー
ルドで指定された汎用レジスタの内容の一例を示す図、
第５図はタイミング調整用命令の概略フローである。 １・・・主記憶装置、２・・・中央処理装置、３・・・
チャイ・ル制御装置、４・・・サービスプロセッサ。 ５・・・バス、１０・・・バスアクセス制御回路、１１
・・・マイクロプログラム制御回路、１２・・・演算回
路、１６・・・待ち合せ回路、２０・・・待ち合せタイ
マ、２１・・・待ち合せ要求ソリツブノロツブ。 ２２・・・待ち合せ抑止モードソリツブフロップ。 ２６・・・アンドゲート。 牟１図 率２図 第４図 つ霊伸す回珠 １゜
Claims (1)
- 【特許請求の範囲】 １、タイミング調整用命令を解読する手段と、該タイミ
ング調整用命令で指定された時間待ち合せてから次の命
令を実行する待ち合せ手段と、該待ち合せ手段を起動後
に、前記タイミング調整用命令を終了する手段とを有す
ることを特徴とする情報処理装置。 ２、タイミング調整用命令を解読する手段と、該タイミ
ング調整用命令で指定された時間待ち合せてから次の命
令を実行する待ち合せ手段と、該待ち合せ手段を起動後
に、前記タイミング調整用命令を終了する手段と、前記
待ち合せ手段の動作を抑止する手段とを有することを特
徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8587286A JPS62243031A (ja) | 1986-04-16 | 1986-04-16 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8587286A JPS62243031A (ja) | 1986-04-16 | 1986-04-16 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62243031A true JPS62243031A (ja) | 1987-10-23 |
Family
ID=13870984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8587286A Pending JPS62243031A (ja) | 1986-04-16 | 1986-04-16 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62243031A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05224917A (ja) * | 1992-02-10 | 1993-09-03 | Pfu Ltd | タイミング調整方式 |
-
1986
- 1986-04-16 JP JP8587286A patent/JPS62243031A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05224917A (ja) * | 1992-02-10 | 1993-09-03 | Pfu Ltd | タイミング調整方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4181938A (en) | Processor device | |
| KR960035262A (ko) | 데이터 처리 시스템에서 인터럽트 대기의 선택적인 제어를 위한 방법과 장치 | |
| JP2655615B2 (ja) | 情報処理装置 | |
| EP0166431B1 (en) | An information processing apparatus having an instruction prefetch circuit | |
| JPS62243031A (ja) | 情報処理装置 | |
| JPS62243032A (ja) | 情報処理装置 | |
| JPS61220035A (ja) | 割り込み発生回路 | |
| JPH0462093B2 (ja) | ||
| JPH01154234A (ja) | 割込み制御装置 | |
| JPS6022383B2 (ja) | 入出力制御装置 | |
| JP2544533B2 (ja) | プログラマブルコントロ―ラのシ―ケンス命令処理装置 | |
| JPS61288232A (ja) | 出力命令制御方式 | |
| JPS5998256A (ja) | 割込制御装置 | |
| JPS63153635A (ja) | デ−タ転送速度指定方式 | |
| JPH0473167B2 (ja) | ||
| JPS61241843A (ja) | 情報処理装置 | |
| JPH0198029A (ja) | データ処理装置 | |
| JPS6299832A (ja) | 計算機制御方式 | |
| JPH0498448A (ja) | マルチｃｐｕ用メモリシステム | |
| JPS605982B2 (ja) | １チツプマイクロプロセツサのプログラムカウンタ設定方式 | |
| JPS6349941A (ja) | 演算処理装置 | |
| JPS6214235A (ja) | 情報処理装置 | |
| JPH01310450A (ja) | Ｉ／ｏエミュレータ | |
| JPS6220033A (ja) | 割込み制御方式 | |
| JPS5475242A (en) | Interrupt processing system |