JPH02191034A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 斑批欠１ 本発明はマイクロプログラム制御装置に関し、特にマイ
クロプログラム制御装置におけるマイクロ命令の実行時
間の制御に関する。

良米弦韮 従来、マイクロプログラム制御装置においては、マイク
ロ命令の実行に決まった実行時間を必要とし、該マイク
ロ命令の実行時間をマイクロ命令によって簡単に変える
ことができなかった。

上述した従来のマイクロプログラム制御装置では、マイ
クロ命令の実行時間をマイクロ命令によって簡単に変更
できないため、マイクロ命令の実行時間を変更させて実
行時間の差からソフトウェアおよびマイクロプログラム
の動きを解析することなどが容易にできないという欠点
がある。

ｉ哩座１週 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、マイクロ命令の実行時間の変更を容易に
行うことができるマイクロプログラム制御装置の提供を
目的とする。

１匪曵璽蕪 本発明によるマイクロプログラム制御装置は、マイクロ
命令に付加された無効化情報に応じて次マイクロ命令の
実行を予め設定された所定時間抑止する抑止手段を有す
ることを特徴とする。

哀簾Ｕ 次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例の構成を示すブロック図であ
る６図において、十１７ダー１はアドレスレジスタ２の
内容に＋１を加算し、アドレスレジスタ２には次に実行
するマイクロ命令のアドレスが保持される。

アドレスセレクタ３はアドレスレジスタ２の内容とアド
レス保持レジスタ４の内容とを切替え、アドレス保持レ
ジスタ４には現在実行中のマイクロ命令のアドレスが保
持される。

制御記憶うにはマイクロ命令が保持され、マイクロ命令
レジスタ６には制御記憶５から出力されなマイクロ命令
が保持され、該マイクロ命令をアンドゲート９を介して
演算部１０に送出する。

カウンタ部７はマイクロ命令レジスタ６に保持されたマ
イクロ命令内の無効化ビットがセットされているときに
起動され、一定時間経過後（本実施例では２Ｔ後）、無
効化フラグフリップフロップ（以下無効化フラグＦ／Ｆ
とする）８をリセットするための信号を出力する。

無効化フラグＦ／Ｆ８はマイクロ命令レジスタ６に保持
されたマイクロ命令内の無効化ビットがセットされてい
るときにセットされ、カウンタ部７からの出力によりリ
セットされる。

アンドゲート９は無効化フラグＦ／Ｆ８かセットされて
いる間、マイクロ命令レジスタ６から演算部１０へのマ
イクロ命令の送出を抑止し、無効化フラグＦ／Ｆ８がリ
セットされると、マイクロ命令レジスタ６からのマイク
ロ命令を演算部１０に送出して制御する。

第２図は本発明の一実施例の動作を示すタイムチャート
である。これら第１図および第２図を用いて本発明の一
実施例の動作について説明する。

アドレスレジスタ２の値「ａ」により制御記憶５がアク
セスされることにより読出されたマイクロ命令（ａ）は
、マイクロ命令レジスタ６にセットされ、その後に該マ
イクロ命令（ａ）が演算部１０に送出される。

マイクロ命令（、ａ）がマイクロ命令レジスタ６にセッ
トされるタイミングで、アドレスレジスタ２の値「ａ」
がアドレス保持レジスタ４にもセットされる。

すなわち、マイクロ命令レジスタ６にセットされたマイ
クロ命令（ａ）のアドレス「ａ」がアドレス保持レジス
タ４に入っていることを示す。

今、マイクロ命令（ａ）の無効化フラグビットに′１“
がセットされていた場合には、アドレスレジスタ２にａ
番地がセットされると、次のタイミンクでマイクロ命令
レジスタ６に無効化フラグがセットされているマイクロ
命令（ａ＞がセットされる。

このときには、まだ無効化フラグＦ／Ｆ８がセットされ
ていないので、マイクロ命令レジスタ６から演算部１０
にマイクロ命令（ａ）が送出される。また、アドレスレ
ジスタ２の内容は＋１アダー１により＋１が加算されて
ｒａ＋１」となる。

次のタイミングで、ａ＋１番地のマイクロ命令（ａ＋１
）がマイクロ命令レジスタ６にセットされるが、無効化
フラグＦ／Ｆ８もセットされるので、マイクロ命令レジ
スタ６からのマイクロ命令（ａ＋１）はアンドゲート９
により抑止されて演算部１０に送出されない。

また、アドレス保持レジスタ４の値「ａ十ＩＪは無効化
フラグＦ／Ｆ８からの信号によりホールドされ、アドレ
スレジスタ２の内容は＋１アター１により十１が加算さ
れて「ａ＋２」となる。

このとき、アドレスセレクタ３は無効化フラグＦ／Ｆ８
からの信号によりアドレス保持レジスタ４の値ｒａ＋１
１を選択するので、マイクロ命令レジスタ６にはａ＋１
番地のマイクロ命令（ａ＋１）がセットされる。

無効化フラグＦ／Ｆ８がカウンタ部７からの信号により
２Ｔ後にリセットされると、マイクロ命令レジスタ６の
出力、すなわちａ＋１番地のマイクロ命令（ａ＋１）が
演算部１０に送出される。

また、アドレスセレクタ３もアドレスレジスタ２の内容
ｒａ＋２」を選択する。

上述のように、無効化フラグＦ／Ｆ８がセットされてい
る間（カウント部７からの信号によってリセットされな
い間）、マイクロ命令レジスタ６の出力がアンドゲート
９により無効化される。また、無効化フラグＦ／Ｆ８が
リセットされると、次の番地のマイクロ命令から再開す
ることができる。

このように、マイクロ命令（ａ＞に付加された無効化フ
ラグビットに応じて次マイクロ命令（ａ＋１）の演算部
１０への送出をアンドゲート９により所定時間（２Ｔ）
抑止するようにすることによって、マイクロ命令の実行
時間の変更を容易に行うことができる。

尚、本発明の一実施例では次マイクロ命令の演算部１０
への送出を抑止する時間を２Ｔとしたが、カウンタ部７
の設定により抑止時間を可変することは可能であり、こ
れに限定されない。

九肌立夏逮 以上説明したように本発明によれば、マイクロ命令に付
加した無効化情報に応じて次マイクロ命令の実行を所定
時間抑止するようにすることによって、マイクロ命令の
実行時間の変更を容易に行うことができるという効果が
ある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は本発明の一実施例の動作を示すタイムチャートで
ある。 主要部分の符号の説明 ２・・・・・・アドレスレジスタ ３・・・・・・アドレスセレクタ ４・・・・・・アドレス保持レジスタ ６・・・・・・マイクロ命令レジスタ ７・・・・・・カウンタ部 ８・・・・・・無効化フラグフリラグフロッグ９・・・
・・・アンドゲート １０・・・・・・演算部

Claims (1)

【特許請求の範囲】
1. （１）マイクロ命令に付加された無効化情報に応じて次
   マイクロ命令の実行を予め設定された所定時間抑止する
   抑止手段を有することを特徴とするマイクロプログラム
   制御装置。