JPS6230648B2 - - Google Patents

Description

【発明の詳細な説明】 発明の技術分野 本発明はマイクロプログラムにより制御される
データ処理装置に係り、特にCPU等の演算処理
部等は共通のハードであるが、それぞれデータ処
理性能の異なるデータ処理装置を得るようにする
ために制御できるようにしたマイクロプログラム
制御データ処理方式に関する。

技術の背景、従来技術と問題点 データ処理装置ではその目的や機能に応じてそ
れぞれに適用したものが製造されているが、更に
細かく機種選定できるように、例えば共通のグル
ープ名を付与して性能が少し相違するものが提供
されている（例えばＡグループのＮ、Ｓ、Ｒ
等）。

このような場合に、同一グループの装置では、
製造原価を下げるためにその主要部分、例えば
CPUを共通のものを使用することがあり、この
とき性能に応じてその周辺装置、例えばローカル
ストレイジ・バツフアやグローバルストレイジ・
バツフアの容量を大または小さくし、また小容量
の場合には命令実行速度を低下させていた。そし
て各機種（Ｎ、Ｓ、Ｒ）に応じてそれぞれ個有の
マイクロプログラムを作成しそれにより制御され
ていた。

このように各機種毎に固有のマイクロプログラ
ムを作成するときは、このデータ処理装置にわず
かな変更があれば全部のマイクロプログラムを変
更しなければならず、その変更部分が各機種毎に
共通の部分であつても個々のマイクロプログラム
を変更しなければならず、その保守管理に相当な
負担が必要となる。

ところで一般にデータ処理装置における処理速
度は中間記憶装置（Buffer Storage）の容量ある
いはマイクロプログラムの実行速度に依存する。
したがつてこのようにハードの主要部分、例えば
CPUがほぼ共通の構成のものを使用しているよ
うな場合、同一のマイクロプログラムを使用して
性能の異なる機種毎にダミーステツプを入れて実
行速度を変化させ、性能を調整することが行われ
ている。

例えばデータ処理装置Ｎ、Ｓ、ＲにおいてＮが
もつとも高性能で処理速度が速く、次いでＳ、Ｒ
の順である場合に、第１図に示す如く、データ処
理装置がある命令を解読し、その計算結果を出力
部に格納したあとで自己の機種に応じて直ちにＥ
−ENDステツプに移行するか、処理速度を遅く
するためダミーステツプを実行したのちにＥ−
END（実行終了）ステツプに移行するか制御さ
れることが行われている。

もしそのデータ処理装置がＮであれば、ダミー
ステツプを実行することなく直ちにＥ−ENDス
テツプに移行して次ステツプに進行することがで
きるが、例えばＳであれば実行速度調整のために
ダミーステツプを３ステツプ実行してからＥ−
ENDステツプに移行することになり、Ｒであれ
ば、図示省略したがダミーステツプを５ステツプ
実行してからＥ−ENDステツプに移行されるよ
うに制御される。

この場合、各タイプのデータ処理装置の制御記
憶装置にはダミーステツプが格納されるためダミ
ーフイルドが大きくなる欠点がある。またこのダ
ミーステツプのためのアドレス管理を行う必要が
ある。

発明の目的 本発明の目的は、このような問題点を改善する
ため、ダミーステツプを設けることなく、同一の
マイクロプログラムにもとづく制御を行うことが
できるマイクロプログラム制御データ処理方式を
提供することである。

発明の構成 この目的を達成するために本発明のマイクロプ
ログラム制御データ処理装置では、同一のマイク
ロプログラムにより複数の性能の異なるデータ処
理装置を制御することができるマイクロプログラ
ム制御データ処理装置において、命令速度の調整
の有無を指示する情報フイールドを有するマイク
ロ命令からなるマイクロプログラムを保持するマ
イクロプログラム記憶手段と、データ処理装置の
種類を判定する装置判定手段と、データ処理装置
の種類に応じた遅延タイミングを指示する遅延時
間発生手段と、命令速度の調整を指示するマイク
ロ命令が読出されたとき実行終了信号を前記遅延
時間発生手段によつて指示される遅延タイミング
だけ遅延せしめて出力するステツプ信号制御手段
を設け、データ処理装置で所定のマイクロ命令を
実行するときに前記遅延時間によつて前記ステツ
プ信号制御手段を制御してデータ処理装置の動作
速度を制御するように構成したことを特徴とす
る。

発明の要点 データ処理装置では、マイクロ命令を実行する
とき、第２図に示す如く、命令解読しその解読に
より計算処理を行い計算結果が格納され、それか
ら実行終了（Ｅ−END）サイクルに移り、次の
ステツプに進む。したがつてこの実行終了サイク
ルに移行するために計算結果格納のときにCPU
から出力される実行終了信号を例えばゲートによ
り一定時間Ｔだけ遅延させれば、マイクロ命令時
実行時間が全体としてＴだけ遅延することにな
る。したがつてこの遅延時間をデータ処理装置の
機種に応じて定めれば、例えばＮのときはＴ＝０
とし、ＳはＴ＝Ｔ_S、ＲはＴ＝Ｔ_Rとすれば、Ｓは
Ｔ_Sだけ、またはＲはＴ_Rだけ命令処理速度を遅く
することができる。

発明の実施例 本発明の一実施例を第３図および第４図にもと
づき、必要に応じて他図を参照して説明する。

第３図は本発明の一実施例であるデータ処理装
置の概略図、第４図はその要部詳細構成図であ
る。

図中、１はデータ処理装置の本体装置、２は主
記憶装置部、３は記憶装置制御部、４は入出力制
御部、５は中央処理装置、６は処理速度調整回
路・制御記憶装置部であつて制御記憶部６−１と
処理速度調整回路６−２を備えるもの、７はシス
テム制御装置・インタフエイス制御装置部、８は
装置識別コード設定回路、１０は演算制御回路
部、１１は命令制御回路部、２０は制御記憶装
置、２１は装置判定回路、２２はカウンターデフ
オルト値設定回路、２３はカウンター、２４はカ
ウンター零検出回路部、２５はフラグ制回路部、
２６はアンド・ゲート、２７は信号保持用のフリ
ツプフロツプである。

本体装置１はデータ処理装置内のデータ処理を
実行する部分であつて、各種データが記憶保持さ
れる主記憶装置部２、この主記憶装置部２にアク
セスするための各種制御を行う記憶装置制御部
３、外部装置とのデータの入出力制御を行う入出
力制御部４、命令を解読したり各種演算を行う中
央処理装置５、データ処理に際して処理速度を調
整したりあるいはデータ処理に必要なマイクロプ
ログラムが格納される処理速度調整回路・制御記
憶装置部６、Ｍ−IPL時において図示省略したサ
ービス・プロセツサからマイクロプログラムを受
取りこれを処理速度調整回路・制御記憶装置部６
の制御記憶装置２０に格納したりこのデータ処理
装置の機種を示す装置識別コードを発生するシス
テム制御装置・インタフエイス制御装置部７等に
より構成されている。そしてシステム制御装置・
インタフエイス制御装置部７には装置識別コード
を発生する装置識別コード設定回路８が具備さ
れ、この装置識別コード設定回路８は、例えばシ
ヨートサーキツト等によりデータ処理装置の機種
を示す装置識別コードを出力する。また処理速度
調整回路・制御記憶装置部６は制御記憶部６−１
と処理速度調整回路６−２により構成され、制御
記憶部６−１にはマイクロプログラムが格納され
る制御記憶装置２０が設けられている。

中央処理装置５には、データ処理を実行すると
きの各種演算を行う演算制御回路部１０、命令を
解読してこれにより各種制御を行う命令制御回路
部１１が設けられている。

処理速度調整回路６−２は装置判定回路２１、
カウンターデフオルト値設定回路２２、カウンタ
ー２３、カウンター零検出回路部２４、フラグ制
御回路部２５、アンド・ゲート２６、リツプフロ
ツプ２７等を具備している。

制御記憶装置２０はマイクロプログラムが格納
されるものであるが、そのすべての命令が一律的
に速度調整を行う必要がなく、速度調整が必要な
マイクロ命令にはその特定ビツト（第４図の０〜
ｎビツト）を識別して、これにより処理速度を調
整すべき命令かどうかをフラグ制御回路部２５で
判定する。

装置判定回路２１は装置識別コード設定回路８
から伝達された装置識別コードを解読してこれに
応じてモードＡ〜モードＤのいずれか１つの制御
信号を出力する。モードＡの場合は処理速度調整
の必要のない最高速度で処理を行う場合であり、
モードＤはもつとも遅い速度で処理を行う場合で
ありモードＢ、Ｃはその中間の速度で処理を行う
状態を示す。カウンターデフオルト値設定回路２
２はカウンター２３に対して処理速度調整用の数
値を初期設定するものであつて、モードＡで動作
する場合はカウンター２３を零に初期設定し、モ
ードＢで動作する場合はカウンター２３を例えば
３に初期設定し、モードＣで動作する場合には例
えば５に初期設定し、モードＤで動作する場合に
は例えば７に初期設定する。勿論この設定値はモ
ードに応じて適宜変えることができる。そしてカ
ウンター２３は１ステツプタイミングごとに−１
動作するものであつて、例えばモードＢで動作す
る場合は、初期設定値３が３ステツプタイミング
経過後に零になる。またモードＡで動作する場
合、このカウンター２３は常時零である。

カウンター零検出回路部２４はカウンター２３
が零の状態にあることを検出して「１」を出力す
るものであり、フラグ制御回路部２５の制御信号
によりカウンター２３の零状態を検出するように
動作する。

フリツプフロツプ２７は演算制御回路部１０か
ら実行終了信号Ｅ−ENDが出力されたときこれ
をセツトしてこの実行終了信号Ｅ−ENDをアン
ド・ゲート２６に出力するものである。

次に第３図及び第４図を参照して本発明の動作
を説明する。

(1) データ処理装置の本体装置１が動作状態にあ
るとき、装置識別コード設定回路８はそのデー
タ処理装置の機種を示す装置識別コードを出力
する。例えば機種が上記したＳの場合には、装
置判定回路２１はこの装置識別コードを判別し
て機種がＳであることを認識してモードＢをカ
ウンターデフオルト値設定回路２２に出力す
る。カウンターデフオルト値設定回路２２はこ
のモードＢ出力に応じてカウンター２３を
「３」に初期設定する。

(2) ところで演算制御回路部１０及び命令制御回
路部１１により制御記憶装置２０に格納された
マイクロ命令が実行されて計算結果が格納され
ると次のステツプで演算制御回路部１０は実行
終了信号Ｅ−ENDを出力し、これがフリツプ
フロツプ２７にセツトされる。このとき実行し
たマイクロ命令が処理速度調整の必要のないも
のであれば、フラグ制御回路部２５はこれを解
読してカウンター２３の値いかんにかかわらず
カウンター零検出回路部２４から「１」を出力
させておく。それ故アンドゲート２６はこのフ
リツプフロツプ２７から出力される実行終了信
号Ｅ−ENDを出力し、演算制御回路部１０及
び命令制御回路部１１は次のステツプを実行す
ることになる。このときアンド・ゲート２６の
出力によりフリツプフロツプ２７はリセツトさ
れる。

(3) しかし実行したマイクロ命令が処理速度調整
の必要があるものであれば、フラグ制御回路部
２５はカウンター零検出回路部２４を制御して
零検出動作を行わせる。このときカウンター２
３は上記の如く「３」に初期設定された状態に
ある。そして演算制御回路部１０が上記の如く
実行終了信号Ｅ−ENDを出力すると、これに
よりカウンター２３は動作開始する。一方この
実行終了信号Ｅ−ENDはフリツプフロツプ２
７にセツトされ、アンド・ゲート２６に出力さ
れるが、このときカウンター零検出回路部２４
は「０」を出力しているのでアンド・ゲート２
６はオフ状態にある。しかし前記実行終了信号
Ｅ−ENDが出力してから、３τ経過すれば、
カウンター２３は零になり、カウンター零検出
回路部２４は「１」を出力し、かくしてアン
ド・ゲート２６は実行終了信号Ｅ−ENDを３
τ経過後に出力する。そしてこれにより上記(2)
と同様にして次のステツプが実行されることに
なる。このようにしてモードＢで動作の場合に
は、処理速度調整の必要のあるマイクロ命令を
実行するとき、その機種に応じた処理速度調整
を行うことができる。

発明の効果 本発明によればマイクロプログラム及びマイク
ロコードに新たに手を加えずに同一マイクロプロ
グラムによつて性能の異なるデータ処理装置をそ
の機種に応じた処理速度調整を行つて動作させる
ことが可能となる。また、ユーザサイドにおける
データ処理装置性能のアツプグレードの際の作業
時間もモード設定変更のみですむため、短時間で
行うことができる。

【図面の簡単な説明】

第１図は従来の動作説明図、第２図は本発明の
動作説明図、第３図は本発明の一実施例であるデ
ータ処理装置の概略図、第４図はその要部詳細構
成図である。 図中、１はデータ処理装置の本体装置、２は主
記憶装置部、３は記憶装置制御部、５は中央処理
装置、６は処理速度調整回路・制御記憶装置部で
あつて制御記憶部６−１と処理速度調整回路６−
２を備えるもの、７はシステム制御装置・インタ
フエイス制御装置部、８は装置識別コード設定回
路、１０は演算制御回路部、１１は命令制御回路
部、２０は制御記憶装置、２１は装置判定回路、
２２はカウンターデフオルト値設定回路、２３は
カウンター、２４はカウンター零検出回路部、２
５はフラグ制御回路部、２６はアンド・ゲート、
２７は信号保持用のフリツプフロツプである。

Claims (1)

【特許請求の範囲】
1. １ 同一のマイクロプログラムにより複数の性能
   の異なるデータ処理装置を制御することができる
   マイクロプログラム制御データ処理装置におい
   て、命令速度の調整の有無を指示する情報フイー
   ルドを有するマイクロ命令からなるマイクロプロ
   グラムを保持するマイクロプログラム記憶手段
   と、データ処理装置の種類を判定する装置判定手
   段と、データ処理装置の種類に応じた遅延タイミ
   ングを指示する遅延時間発生手段と、命令速度の
   調整を指示するマイクロ命令が読出されたとき実
   行終了信号を前記遅延時間発生手段によつて指示
   される遅延タイミングだけ遅延せしめて出力する
   ステツプ信号制御手段を設け、データ処理装置で
   所定のマイクロ命令を実行するときに前記遅延時
   間によつて前記ステツプ信号制御手段を制御して
   データ処理装置の動作速度を制御するように構成
   したことを特徴とするマイクロプログラム制御デ
   ータ処理装置。