JPH10105503A - マイクロコントローラのアドレス再設定回路 - Google Patents
マイクロコントローラのアドレス再設定回路Info
- Publication number
- JPH10105503A JPH10105503A JP9189757A JP18975797A JPH10105503A JP H10105503 A JPH10105503 A JP H10105503A JP 9189757 A JP9189757 A JP 9189757A JP 18975797 A JP18975797 A JP 18975797A JP H10105503 A JPH10105503 A JP H10105503A
- Authority
- JP
- Japan
- Prior art keywords
- address
- peripheral circuits
- reset
- peripheral circuit
- resetting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
- G06F12/0653—Configuration or reconfiguration with centralised address assignment
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【課題】周辺回路を任意に選択し、該選択された周辺回
路に対するアドレスを再設定し、応用ソフトウェアプロ
グラムの開発を容易にすることにある。 【解決手段】プログラム及びデータを格納するメモリ手
段２０２と、メモリ手段２０２とデータバスにより接続
される周辺回路２０４ー１〜２０４−Ｎと、メモリ手段
２０２に格納されたプログラムを実行して周辺回路２０
４ー１〜２０４−Ｎを制御する中央処理装置２０１と、
周辺回路２０４ー１〜２０４−Ｎを割り当てアドレスに
変換し再設定するための再設定アドレスを出力すると共
に、周辺回路２０４ー１〜２０４−Ｎの中で選択されな
い周辺回路をディスエーブルさせる制御信号を出力する
アドレス再設定手段２０５と、アドレス再設定手段２０
５から出力する再設定アドレスを復号し、この復号され
た再設定アドレスに従って周辺回路２０４ー１〜２０４
−Ｎの中で選択された周辺回路を指定するアドレスデコ
ード手段２０３とから構成する。
路に対するアドレスを再設定し、応用ソフトウェアプロ
グラムの開発を容易にすることにある。 【解決手段】プログラム及びデータを格納するメモリ手
段２０２と、メモリ手段２０２とデータバスにより接続
される周辺回路２０４ー１〜２０４−Ｎと、メモリ手段
２０２に格納されたプログラムを実行して周辺回路２０
４ー１〜２０４−Ｎを制御する中央処理装置２０１と、
周辺回路２０４ー１〜２０４−Ｎを割り当てアドレスに
変換し再設定するための再設定アドレスを出力すると共
に、周辺回路２０４ー１〜２０４−Ｎの中で選択されな
い周辺回路をディスエーブルさせる制御信号を出力する
アドレス再設定手段２０５と、アドレス再設定手段２０
５から出力する再設定アドレスを復号し、この復号され
た再設定アドレスに従って周辺回路２０４ー１〜２０４
−Ｎの中で選択された周辺回路を指定するアドレスデコ
ード手段２０３とから構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロコントロ
ーラのアドレス再設定回路に係るもので、詳しくは、内
蔵された周辺回路のアドレスを再設定し得るマイクロコ
ントローラのアドレス再設定回路に関する。
ーラのアドレス再設定回路に係るもので、詳しくは、内
蔵された周辺回路のアドレスを再設定し得るマイクロコ
ントローラのアドレス再設定回路に関する。
【０００２】
【従来の技術】従来、マイクロコントローラにおいて
は、図８に示すように、プログラム及びデータを格納す
るメモリ１０２と、アドレスＡＤＤＲを復号して周辺回
路１０４−１〜１０４−Ｎに夫々割当するアドレスデコ
ード手段１０３と、前記メモリ１０２に格納されたプロ
グラムを実行してそれら周辺回路１０４−１〜１０４−
Ｎに読み出し制御ＲＤ（read disable）信号、書込み制
御ＷＥ（write enable）信号を出力する中央処理装置１
０１とから構成されている。
は、図８に示すように、プログラム及びデータを格納す
るメモリ１０２と、アドレスＡＤＤＲを復号して周辺回
路１０４−１〜１０４−Ｎに夫々割当するアドレスデコ
ード手段１０３と、前記メモリ１０２に格納されたプロ
グラムを実行してそれら周辺回路１０４−１〜１０４−
Ｎに読み出し制御ＲＤ（read disable）信号、書込み制
御ＷＥ（write enable）信号を出力する中央処理装置１
０１とから構成されている。
【０００３】このように構成されたマイクロコントロー
ラは、ソフトウェアプログラムを開発するとき、エミュ
レータに接続して用いられ、該エミュレータは図９に示
したように、データを格納する第１メモリ１１２及び第
２メモリ１１３と、それら第１メモリ１１２及び第２メ
モリ１１３を制御する制御部１１１とを備えている。こ
の種の従来のマイクロコントローラの動作を説明する
と、次のようである。
ラは、ソフトウェアプログラムを開発するとき、エミュ
レータに接続して用いられ、該エミュレータは図９に示
したように、データを格納する第１メモリ１１２及び第
２メモリ１１３と、それら第１メモリ１１２及び第２メ
モリ１１３を制御する制御部１１１とを備えている。こ
の種の従来のマイクロコントローラの動作を説明する
と、次のようである。
【０００４】先ず、コンピュータシステムのように、機
器にマイクロコントローラを接続して動作を開始する
と、中央処理装置１０１はチップイネーブル信号ＣＥを
アクティブさせてメモリ１０２をイネーブルさせた後、
該メモリ１０２に格納されたプログラムを実行させる。
このとき、前記中央処理装置１０１は、周辺回路１０４
−１〜１０４−Ｎを指定するためのアドレスＡＤＤＲを
出力し、アドレスデコード手段１０３が該アドレスＡＤ
ＤＲを復号して周辺回路１０４−１〜１０４−Ｎに夫々
前記アドレスＡＤＤＲを割り当てると、前記中央処理装
置１０１の読み出し制御ＲＤ信号、書き込み制御ＷＥ信
号がそれら周辺装置１０４−１〜１０４−Ｎ中の選択さ
れた周辺回路に入力されて、読み出し、書き込み処理が
行われる。
器にマイクロコントローラを接続して動作を開始する
と、中央処理装置１０１はチップイネーブル信号ＣＥを
アクティブさせてメモリ１０２をイネーブルさせた後、
該メモリ１０２に格納されたプログラムを実行させる。
このとき、前記中央処理装置１０１は、周辺回路１０４
−１〜１０４−Ｎを指定するためのアドレスＡＤＤＲを
出力し、アドレスデコード手段１０３が該アドレスＡＤ
ＤＲを復号して周辺回路１０４−１〜１０４−Ｎに夫々
前記アドレスＡＤＤＲを割り当てると、前記中央処理装
置１０１の読み出し制御ＲＤ信号、書き込み制御ＷＥ信
号がそれら周辺装置１０４−１〜１０４−Ｎ中の選択さ
れた周辺回路に入力されて、読み出し、書き込み処理が
行われる。
【０００５】即ち、使用者がソフトウェアプログラムの
作成のため、マイクロコントローラの接続されたエミュ
レータのキーワードを入力すると、制御部１１１は第１
メモリ１１２に格納されたプログラムを実行してマイク
ロコントローラ１１４を駆動させる。このときに、該マ
イクロコントローラ１１４の中央処理装置１０１は、例
えばＲＯＭなどからなる第１メモリ１１２に格納された
プログラムを実行してアドレスを発生し、該アドレスを
受信したアドレスデコード手段１０３は周辺回路１０４
−１〜１０４−Ｎを順次指定する。
作成のため、マイクロコントローラの接続されたエミュ
レータのキーワードを入力すると、制御部１１１は第１
メモリ１１２に格納されたプログラムを実行してマイク
ロコントローラ１１４を駆動させる。このときに、該マ
イクロコントローラ１１４の中央処理装置１０１は、例
えばＲＯＭなどからなる第１メモリ１１２に格納された
プログラムを実行してアドレスを発生し、該アドレスを
受信したアドレスデコード手段１０３は周辺回路１０４
−１〜１０４−Ｎを順次指定する。
【０００６】次いで、前記中央処理装置１０１の前記読
み出し制御ＲＤ信号、書き込み制御ＷＥ信号により周辺
回路１０４−１〜１０４−Ｎ中の該当する例えば、周辺
回路１０４−１、１０４ー２が動作してそれら周辺回路
１０４−１、１０４ー２にデータバスのデータが入力し
て該当する読み出し、書き込み処理が行われ、該当デー
タは例えばＲＡＭなどからなる第２メモリ１１３に格納
される。
み出し制御ＲＤ信号、書き込み制御ＷＥ信号により周辺
回路１０４−１〜１０４−Ｎ中の該当する例えば、周辺
回路１０４−１、１０４ー２が動作してそれら周辺回路
１０４−１、１０４ー２にデータバスのデータが入力し
て該当する読み出し、書き込み処理が行われ、該当デー
タは例えばＲＡＭなどからなる第２メモリ１１３に格納
される。
【０００７】以後、プログラムを作成する間に例えば、
使用者が読み出し、書き込み処理の実行状態を点検する
ためにキーワードを入力すると、制御部１１１はマイク
ロコントローラ１１４の動作を停止させる。また、使用
者が任意の機能の実行可否を確認するためにキーワード
を入力すると、制御部１１１は第２メモリ１１３に格納
されたデータ中の該当データを読取って表示装置（図示
されず）に出力する。
使用者が読み出し、書き込み処理の実行状態を点検する
ためにキーワードを入力すると、制御部１１１はマイク
ロコントローラ１１４の動作を停止させる。また、使用
者が任意の機能の実行可否を確認するためにキーワード
を入力すると、制御部１１１は第２メモリ１１３に格納
されたデータ中の該当データを読取って表示装置（図示
されず）に出力する。
【０００８】よって、使用者は、該表示装置の画面に現
れるデータをキーワードを入力して点検して、該当する
周辺回路の機能を実行する際に、例えば読み出し書込み
処理の実行状態を判断することができる。
れるデータをキーワードを入力して点検して、該当する
周辺回路の機能を実行する際に、例えば読み出し書込み
処理の実行状態を判断することができる。
【０００９】
【発明が解決しようとする課題】しかしながら、この種
のマイクロコントローラにおいては、内蔵された周辺回
路のアドレスが固定的に割当てられ、使用者が任意に再
設定することができないという問題がある。即ち、図９
に示すように、エミュレータにマイクロコントローラを
接続してプログラムを開発するが、新規周辺回路の組合
せを有するマイクロコントローラにおけるソフトウェア
プログラムを開発する場合には、新規マイクロコントロ
ーラを支援するためのエバーチップ（EVA-CHIP）を製造
すべきであり、このエバーチップの製造に多くの時間及
び費用を必要とすると共に、ターゲットマイクロコント
ローラの開発及びこれを用いたソフトウェアプログラム
などの作成が迅速に行えなくなるという問題が生じる。
のマイクロコントローラにおいては、内蔵された周辺回
路のアドレスが固定的に割当てられ、使用者が任意に再
設定することができないという問題がある。即ち、図９
に示すように、エミュレータにマイクロコントローラを
接続してプログラムを開発するが、新規周辺回路の組合
せを有するマイクロコントローラにおけるソフトウェア
プログラムを開発する場合には、新規マイクロコントロ
ーラを支援するためのエバーチップ（EVA-CHIP）を製造
すべきであり、このエバーチップの製造に多くの時間及
び費用を必要とすると共に、ターゲットマイクロコント
ローラの開発及びこれを用いたソフトウェアプログラム
などの作成が迅速に行えなくなるという問題が生じる。
【００１０】このため、本発明の目的は、周辺回路を任
意に選択し、該選択された周辺回路に対しアドレスを再
設定し、ソフトウェアプログラムなどの開発、ハードウ
ェア及びソフトウェアなどのターゲットソリューション
が容易に行われるようにするマイクロコントローラのア
ドレス再設定回路を提供することにある。
意に選択し、該選択された周辺回路に対しアドレスを再
設定し、ソフトウェアプログラムなどの開発、ハードウ
ェア及びソフトウェアなどのターゲットソリューション
が容易に行われるようにするマイクロコントローラのア
ドレス再設定回路を提供することにある。
【００１１】
【課題を解決するための手段】上記課題を解決するため
の手段として、請求項１に係るマイクロコントローラー
のアドレス再設定回路においては、プログラム及びデー
タを格納するメモリ手段と、該メモリ手段とデータバス
により接続される複数の周辺回路と、前記メモリ手段に
格納されたプログラムを実行して前記周辺回路を制御す
る中央処理装置と、前記周辺回路を割り当てるアドレス
に変換して再設定するための再設定アドレスを出力する
と共に、前記周辺回路の中で選択されない周辺回路をデ
ィスエーブルさせるための制御信号を出力するアドレス
再設定手段と、該アドレス再設定手段から出力する前記
再設定アドレスと前記制御信号を入力して前記再設定ア
ドレスを復号し、この復号された再設定アドレスにした
がって前記周辺回路の中で選択された周辺回路を指定す
るアドレスデコード手段とを備えて構成する。
の手段として、請求項１に係るマイクロコントローラー
のアドレス再設定回路においては、プログラム及びデー
タを格納するメモリ手段と、該メモリ手段とデータバス
により接続される複数の周辺回路と、前記メモリ手段に
格納されたプログラムを実行して前記周辺回路を制御す
る中央処理装置と、前記周辺回路を割り当てるアドレス
に変換して再設定するための再設定アドレスを出力する
と共に、前記周辺回路の中で選択されない周辺回路をデ
ィスエーブルさせるための制御信号を出力するアドレス
再設定手段と、該アドレス再設定手段から出力する前記
再設定アドレスと前記制御信号を入力して前記再設定ア
ドレスを復号し、この復号された再設定アドレスにした
がって前記周辺回路の中で選択された周辺回路を指定す
るアドレスデコード手段とを備えて構成する。
【００１２】以上のように構成することにより、メモリ
手段でソフトウェアプログラム及びデータが格納され、
周辺回路と前記メモリ手段とがデータバスにより接続さ
れ、中央処理装置で前記メモリ手段に格納されたプログ
ラムを実行して前記周辺回路が制御される。またアドレ
ス再設定手段では、前記周辺回路中の選択された周辺回
路に対応するアドレスを変換して該アドレスを再設定ア
ドレスとして出力すると共に、前記周辺回路の中で選択
されない周辺回路をディスエーブルさせるため制御信号
が出力される。
手段でソフトウェアプログラム及びデータが格納され、
周辺回路と前記メモリ手段とがデータバスにより接続さ
れ、中央処理装置で前記メモリ手段に格納されたプログ
ラムを実行して前記周辺回路が制御される。またアドレ
ス再設定手段では、前記周辺回路中の選択された周辺回
路に対応するアドレスを変換して該アドレスを再設定ア
ドレスとして出力すると共に、前記周辺回路の中で選択
されない周辺回路をディスエーブルさせるため制御信号
が出力される。
【００１３】さらにアドレスデコード手段は、前記アド
レス再設定手段から出力する前記再設定アドレスを復号
し、この復号された再設定アドレスにしたがって前記周
辺回路中の選択された周辺回路が指定される。一方、前
記アドレス再設定手段では、また周辺回路の中で選択さ
れない周辺回路をディスエーブルさせるために制御信号
をアドレスデコード手段に出力する。
レス再設定手段から出力する前記再設定アドレスを復号
し、この復号された再設定アドレスにしたがって前記周
辺回路中の選択された周辺回路が指定される。一方、前
記アドレス再設定手段では、また周辺回路の中で選択さ
れない周辺回路をディスエーブルさせるために制御信号
をアドレスデコード手段に出力する。
【００１４】また請求項２に係るマイクロコントローラ
のアドレス再設定回路においては、前記アドレス再設定
手段がアドレスバスに載せられたアドレス中の前記周辺
回路を割り当てるアドレスが入力されるアドレス入力端
と、該アドレス入力端から入力されたアドレスを再設定
した再設定アドレスに変換すると共に、前記周辺回路中
の選択されない前記周辺回路をディスエーブルさせるた
めの制御信号を前記アドレスデコード手段に入力するア
ドレス変換端と、該アドレス変換端で変換された前記再
設定アドレスを前記アドレスデコード手段に出力するア
ドレス出力端とを含んで構成する。
のアドレス再設定回路においては、前記アドレス再設定
手段がアドレスバスに載せられたアドレス中の前記周辺
回路を割り当てるアドレスが入力されるアドレス入力端
と、該アドレス入力端から入力されたアドレスを再設定
した再設定アドレスに変換すると共に、前記周辺回路中
の選択されない前記周辺回路をディスエーブルさせるた
めの制御信号を前記アドレスデコード手段に入力するア
ドレス変換端と、該アドレス変換端で変換された前記再
設定アドレスを前記アドレスデコード手段に出力するア
ドレス出力端とを含んで構成する。
【００１５】このように構成することにより、アドレス
入力端がアドレスバスに載せられたアドレス中の選択さ
れたアドレスが入力される。また、アドレス変換端は、
該アドレス入力端から入力されたアドレスを再設定した
再設定アドレスに変換すると共に、前記周辺回路中の選
択されない前記周辺回路をディスエーブルさせるための
制御信号が前記アドレスデコード手段に出力する。
入力端がアドレスバスに載せられたアドレス中の選択さ
れたアドレスが入力される。また、アドレス変換端は、
該アドレス入力端から入力されたアドレスを再設定した
再設定アドレスに変換すると共に、前記周辺回路中の選
択されない前記周辺回路をディスエーブルさせるための
制御信号が前記アドレスデコード手段に出力する。
【００１６】さらに、アドレス出力端は、前記アドレス
変換端で変換された前記再設定アドレスとして前記アド
レスデコード手段に出力する。
変換端で変換された前記再設定アドレスとして前記アド
レスデコード手段に出力する。
【００１７】
【発明の実施の形態】以下、本発明の実施形態について
図を参照して説明する。本発明に係るマイクロコントロ
ーラのアドレス再設定回路は、図１に示すように、ソフ
トウェアプログラム及びデータを格納するメモリ手段２
０２と、該メモリ手段２０２とデータバスにより接続さ
れる複数の周辺回路２０４−１〜２０４−Ｎと、前記メ
モリ手段２０２に格納されたソフトウェアプログラムを
実行して周辺回路２０４−１〜２０４−Ｎに読み出し制
御ＲＤ信号（read disable）、書き込み制御ＷＥ信号
（write enable）を出力する中央処理装置２０１と、ア
ドレスＡＤＤＲを指定の周辺回路２０４−１〜２０４−
Ｎを選択するため変換して再設定すると共に、周辺回路
２０４−１〜２０４−Ｎ中の選択されない周辺回路をデ
ィスエーブルさせるための制御信号ＩＰＤを出力するア
ドレス再設定手段２０５と、該アドレス再設定手段２０
５の出力信号を復号してそれら周辺回路２０４−１〜２
０４−Ｎ中の使用者の選択した該当する回路に割当てる
アドレスデコード手段２０３と、を備えて構成される。
図を参照して説明する。本発明に係るマイクロコントロ
ーラのアドレス再設定回路は、図１に示すように、ソフ
トウェアプログラム及びデータを格納するメモリ手段２
０２と、該メモリ手段２０２とデータバスにより接続さ
れる複数の周辺回路２０４−１〜２０４−Ｎと、前記メ
モリ手段２０２に格納されたソフトウェアプログラムを
実行して周辺回路２０４−１〜２０４−Ｎに読み出し制
御ＲＤ信号（read disable）、書き込み制御ＷＥ信号
（write enable）を出力する中央処理装置２０１と、ア
ドレスＡＤＤＲを指定の周辺回路２０４−１〜２０４−
Ｎを選択するため変換して再設定すると共に、周辺回路
２０４−１〜２０４−Ｎ中の選択されない周辺回路をデ
ィスエーブルさせるための制御信号ＩＰＤを出力するア
ドレス再設定手段２０５と、該アドレス再設定手段２０
５の出力信号を復号してそれら周辺回路２０４−１〜２
０４−Ｎ中の使用者の選択した該当する回路に割当てる
アドレスデコード手段２０３と、を備えて構成される。
【００１８】ここで、変換以前のアドレスは、マイクロ
コントローラの周辺回路を指定するアドレスで、変換後
のアドレスは、ＥＶＡチップ上の既存の周辺回路又は付
加周辺回路を指定するアドレスのことである。またアド
レス再設定手段２０５には、図２に示すようにアドレス
バスに載せられたアドレス中の選択された該当周辺回路
に対応するアドレスが入力されるアドレス入力端２１１
と、該アドレス入力端２１１から入力した入力信号を選
択される周辺回路のアドレスに基づいて再設定するアド
レスＡＤＤＲに変換してアドレス出力端２１３から出力
すると共に、前記周辺回路２０４−１〜２０４−Ｎ中の
選択されない周辺回路がディスエーブルされるための制
御信号ＩＰＤをアドレスデコード手段２０３に出力する
アドレス変換端２１２と、該アドレス変換端２１２で変
換された再設定アドレスを再設定アドレスバスを経てア
ドレスデコード手段２０３に出力するアドレス出力端２
１３とを備えている。
コントローラの周辺回路を指定するアドレスで、変換後
のアドレスは、ＥＶＡチップ上の既存の周辺回路又は付
加周辺回路を指定するアドレスのことである。またアド
レス再設定手段２０５には、図２に示すようにアドレス
バスに載せられたアドレス中の選択された該当周辺回路
に対応するアドレスが入力されるアドレス入力端２１１
と、該アドレス入力端２１１から入力した入力信号を選
択される周辺回路のアドレスに基づいて再設定するアド
レスＡＤＤＲに変換してアドレス出力端２１３から出力
すると共に、前記周辺回路２０４−１〜２０４−Ｎ中の
選択されない周辺回路がディスエーブルされるための制
御信号ＩＰＤをアドレスデコード手段２０３に出力する
アドレス変換端２１２と、該アドレス変換端２１２で変
換された再設定アドレスを再設定アドレスバスを経てア
ドレスデコード手段２０３に出力するアドレス出力端２
１３とを備えている。
【００１９】このように構成された本発明の実施形態の
動作について説明する。先ず、使用者が所望の機能を具
現するため、チップに内装された周辺回路２０４−１〜
２０４−Ｎ中の特定の周辺回路を選択するため情報デー
タを入力すると、アドレス再設定手段２０５は、アドレ
スバスから入力したアドレスを変換させて、前記選択さ
れた周辺回路に該当するアドレスが出力されるように設
定される。
動作について説明する。先ず、使用者が所望の機能を具
現するため、チップに内装された周辺回路２０４−１〜
２０４−Ｎ中の特定の周辺回路を選択するため情報デー
タを入力すると、アドレス再設定手段２０５は、アドレ
スバスから入力したアドレスを変換させて、前記選択さ
れた周辺回路に該当するアドレスが出力されるように設
定される。
【００２０】例えば、使用者が周辺回路２０４−２，２
０４−７を選択してアドレスＡＤＤＲ１、ＡＤＤＲ２を
再設定する場合、中央処理装置２０１はメモリ手段２０
２に格納されたプログラムを実行して周辺回路２０４−
１〜２０４−Ｎを指定するためのアドレスＡＤＤＲを出
力する。このとき、前記アドレス再設定手段２０５のア
ドレス入力端２１１には、例えばアドレスバスから周辺
回路２０４−２，２０４−７を指定するためのアドレス
が入力され、アドレス変換端２１２では再設定アドレス
ＡＤＤＲ１，ＡＤＤＲ２に変換されると共に、前記周辺
回路２０４−２，２０４−７を除いた残りの周辺回路を
ディスエーブルさせるための制御信号ＩＰＤが出力さ
れ、前記変換されたアドレスＡＤＤＲ１、ＡＤＤＲ２は
アドレス出力端２１３から再設定アドレスバスを介して
アドレスデコード手段２０３に入力される。
０４−７を選択してアドレスＡＤＤＲ１、ＡＤＤＲ２を
再設定する場合、中央処理装置２０１はメモリ手段２０
２に格納されたプログラムを実行して周辺回路２０４−
１〜２０４−Ｎを指定するためのアドレスＡＤＤＲを出
力する。このとき、前記アドレス再設定手段２０５のア
ドレス入力端２１１には、例えばアドレスバスから周辺
回路２０４−２，２０４−７を指定するためのアドレス
が入力され、アドレス変換端２１２では再設定アドレス
ＡＤＤＲ１，ＡＤＤＲ２に変換されると共に、前記周辺
回路２０４−２，２０４−７を除いた残りの周辺回路を
ディスエーブルさせるための制御信号ＩＰＤが出力さ
れ、前記変換されたアドレスＡＤＤＲ１、ＡＤＤＲ２は
アドレス出力端２１３から再設定アドレスバスを介して
アドレスデコード手段２０３に入力される。
【００２１】即ち、図４に示すように、マイクロコント
ローラに内蔵された周辺回路Ａ，Ｂ，Ｃ，Ｄ，Ｅのアド
レスが夫々１、２、３、４、５に固定されていると仮定
すると、前記アドレス再設定手段２０５は、図５に示す
ように対象マイクロコントローラ毎に夫々設定される。
また、図６の如く周辺回路を設定した場合には、図７の
如く対象マイクロコントローラ毎に夫々アドレスを再設
定することができる。
ローラに内蔵された周辺回路Ａ，Ｂ，Ｃ，Ｄ，Ｅのアド
レスが夫々１、２、３、４、５に固定されていると仮定
すると、前記アドレス再設定手段２０５は、図５に示す
ように対象マイクロコントローラ毎に夫々設定される。
また、図６の如く周辺回路を設定した場合には、図７の
如く対象マイクロコントローラ毎に夫々アドレスを再設
定することができる。
【００２２】この時、再設定されたアドレスバスはアド
レス再設定手段２０５で再設定されたアドレスを指定す
るアドレスバスである。前記アドレス再設定手段２０５
の制御信号ＩＰＤを受けたアドレスデコード手段２０３
は、例えば再設定アドレスＡＤＤＲ１，ＡＤＤＲ２を復
号して周辺回路２０４−２，２０４−７が指定される。
レス再設定手段２０５で再設定されたアドレスを指定す
るアドレスバスである。前記アドレス再設定手段２０５
の制御信号ＩＰＤを受けたアドレスデコード手段２０３
は、例えば再設定アドレスＡＤＤＲ１，ＡＤＤＲ２を復
号して周辺回路２０４−２，２０４−７が指定される。
【００２３】以後、中央処理装置２０１から読み出し制
御ＲＤ信号、書込み制御ＷＥ信号が出力され、周辺回路
２０４−２，２０４−７はデータバスから該当するデー
タを受けて所定の読み出し、書込み処理が行なわれる。
以上に説明した本実施の形態のマイクロコントローラ
は、図３に示したようなエミュレータに接続されてソフ
トウェアプログラムが開発される。
御ＲＤ信号、書込み制御ＷＥ信号が出力され、周辺回路
２０４−２，２０４−７はデータバスから該当するデー
タを受けて所定の読み出し、書込み処理が行なわれる。
以上に説明した本実施の形態のマイクロコントローラ
は、図３に示したようなエミュレータに接続されてソフ
トウェアプログラムが開発される。
【００２４】このとき、使用者がソフトウエアプログラ
ムの作成のためキーワードを入力すると、制御部２３１
が第１メモリ２３２に格納されたソフトウェアプログラ
ムを実行してマイクロコントローラ２３４を駆動させ
る。次いで、アドレス再設定手段２３５は、マイクロコ
ントローラ２３４に内蔵された周辺回路２０４−１〜２
０４−Ｎ中の使用者の選択した周辺回路のアドレスを受
けて周辺回路の割当てアドレスが再設定された後、前記
マイクロコントローラ２３４に再設定アドレスが入力さ
れる。
ムの作成のためキーワードを入力すると、制御部２３１
が第１メモリ２３２に格納されたソフトウェアプログラ
ムを実行してマイクロコントローラ２３４を駆動させ
る。次いで、アドレス再設定手段２３５は、マイクロコ
ントローラ２３４に内蔵された周辺回路２０４−１〜２
０４−Ｎ中の使用者の選択した周辺回路のアドレスを受
けて周辺回路の割当てアドレスが再設定された後、前記
マイクロコントローラ２３４に再設定アドレスが入力さ
れる。
【００２５】一方、マイクロコントローラ２３４は、中
央処理装置２０１によりメモリ手段２０２に格納された
プログラムを実行してアドレスを発生し、該アドレスを
受けたアドレスデコード手段２０３は周辺回路２０４−
１〜２０４−Ｎ中の選択された周辺回路が順次指定され
る。次いで、中央処理装置１０１から読み出し制御ＲＤ
信号、書込み制御ＷＥ信号を出力して周辺回路２０４−
１〜２０４−Ｎ中の選択された周辺回路を動作させ、こ
の選択された周辺回路はデータバスからデータを受けて
所定の読み出し、書込み処理を行い、それら処理の行わ
れるデータが第２メモリ２３３に格納される。
央処理装置２０１によりメモリ手段２０２に格納された
プログラムを実行してアドレスを発生し、該アドレスを
受けたアドレスデコード手段２０３は周辺回路２０４−
１〜２０４−Ｎ中の選択された周辺回路が順次指定され
る。次いで、中央処理装置１０１から読み出し制御ＲＤ
信号、書込み制御ＷＥ信号を出力して周辺回路２０４−
１〜２０４−Ｎ中の選択された周辺回路を動作させ、こ
の選択された周辺回路はデータバスからデータを受けて
所定の読み出し、書込み処理を行い、それら処理の行わ
れるデータが第２メモリ２３３に格納される。
【００２６】以後、プログラムの作成中に使用者が、例
えば、読み出し、書込み処理の実行状態を点検するため
キーワードを入力すると、制御部２３１はマイクロコン
トローラ２３４の動作を停止させ、その後、使用者が読
み出し、書込み処理の実行可否を確認するために再びキ
ーワードを入力すると、制御部２３１は第２メモリ２３
３に格納されたデータ中の該当するデータを読み取って
表示装置に出力する。
えば、読み出し、書込み処理の実行状態を点検するため
キーワードを入力すると、制御部２３１はマイクロコン
トローラ２３４の動作を停止させ、その後、使用者が読
み出し、書込み処理の実行可否を確認するために再びキ
ーワードを入力すると、制御部２３１は第２メモリ２３
３に格納されたデータ中の該当するデータを読み取って
表示装置に出力する。
【００２７】以上に説明した本発明の実施形態では、使
用者がチップに内装された周辺回路を所望の機能に従い
任意に選択してアドレスを再設定することにより、マッ
ピング設定を迅速に行えるため、ソフトウェアプログラ
ムの開発を迅速に行なえる。また上記実施形態では、新
規周辺回路の組合せを含んで成るマイクロコントローラ
の応用プログラムを開発するために必要なエミュレータ
を容易に製造して応用プログラムの開発者に提供するこ
とにより、応用ソフトウェアプログラムの開発期間及び
開発費用を削減する。
用者がチップに内装された周辺回路を所望の機能に従い
任意に選択してアドレスを再設定することにより、マッ
ピング設定を迅速に行えるため、ソフトウェアプログラ
ムの開発を迅速に行なえる。また上記実施形態では、新
規周辺回路の組合せを含んで成るマイクロコントローラ
の応用プログラムを開発するために必要なエミュレータ
を容易に製造して応用プログラムの開発者に提供するこ
とにより、応用ソフトウェアプログラムの開発期間及び
開発費用を削減する。
【００２８】
【発明の効果】以上に説明したように、請求項１または
請求項２に係るマイクロコントローラのアドレス再設定
回路においては、アドレス再設定手段で選択された周辺
回路に対応するアドレスに変換して該アドレスを再設定
アドレスとして出力すると共に、周辺回路の中で選択さ
れない該周辺回路をディスエーブルさせるため制御信号
を出力し、さらにアドレスデコード手段で前記アドレス
再設定手段から出力する再設定アドレスを復号し、この
復号された再設定アドレスにしたがって特定の周辺回路
が指定されることにより、使用者がチップに内装された
周辺回路を所望の機能に従い任意に選択してアドレスを
再設定することができるため、新規周辺回路の組合せを
有したマイクロコントローラの応用ソフトウェアプログ
ラムを開発するため必要なエミュレータを容易に製造し
て応用プログラムの開発者に提供することにより、応用
ソフトウェアプログラムの開発期間及び費用を削減する
ことができる。
請求項２に係るマイクロコントローラのアドレス再設定
回路においては、アドレス再設定手段で選択された周辺
回路に対応するアドレスに変換して該アドレスを再設定
アドレスとして出力すると共に、周辺回路の中で選択さ
れない該周辺回路をディスエーブルさせるため制御信号
を出力し、さらにアドレスデコード手段で前記アドレス
再設定手段から出力する再設定アドレスを復号し、この
復号された再設定アドレスにしたがって特定の周辺回路
が指定されることにより、使用者がチップに内装された
周辺回路を所望の機能に従い任意に選択してアドレスを
再設定することができるため、新規周辺回路の組合せを
有したマイクロコントローラの応用ソフトウェアプログ
ラムを開発するため必要なエミュレータを容易に製造し
て応用プログラムの開発者に提供することにより、応用
ソフトウェアプログラムの開発期間及び費用を削減する
ことができる。
【００２９】また請求項１または請求項２によれば、使
用者がチップに内装された周辺回路を所望の機能に従い
任意に選択してアドレスを再設定することにより、マッ
ピング設定を迅速に行えるため、応用ソフトウェアプロ
グラムの開発に好適になり、応用ソフトウェアプログラ
ムの開発期間及び費用を削減することができるという効
果を奏することができる。
用者がチップに内装された周辺回路を所望の機能に従い
任意に選択してアドレスを再設定することにより、マッ
ピング設定を迅速に行えるため、応用ソフトウェアプロ
グラムの開発に好適になり、応用ソフトウェアプログラ
ムの開発期間及び費用を削減することができるという効
果を奏することができる。
【図１】本発明の実施形態に係るマイクロコントローラ
のアドレス再設定回路の構成を説明するブロック図であ
る。
のアドレス再設定回路の構成を説明するブロック図であ
る。
【図２】本実施形態に係るアドレス再設定手段の構成を
示すブロック図である。
示すブロック図である。
【図３】本実施形態に係るエミュレータの構成を示すブ
ロック図である。
ロック図である。
【図４】本実施形態に係るアドレス再設定の過程を示す
図である。
図である。
【図５】本実施形態に係るアドレス再設定の過程を示す
図である。
図である。
【図６】本実施形態に係るアドレス再設定の過程を示す
図である。
図である。
【図７】本実施形態に係るアドレス再設定の過程を示す
図である。
図である。
【図８】従来のマイクロコントローラの構成例を示すブ
ロック図である。
ロック図である。
【図９】従来のエミュレータの構成例を示すブロック図
である。
である。
２０１ 中央処理装置 ２０２ メモリ手段 ２０３ アドレスデコード手段 ２０４−１〜２０４−Ｎ 周辺回路 ２０５ アドレス再設定手段 ２１１ アドレス入力端 ２１２ アドレス変換端 ２１３ アドレス出力端
Claims (2)
- 【請求項１】 プログラム及びデータを格納するメモリ
手段と、 該メモリ手段とデータバスにより接続される複数の周辺
回路と、 前記メモリ手段に格納されたプログラムを実行して前記
周辺回路を制御する中央処理装置と、 前記周辺回路を割り当てるアドレスを変換して再設定す
るための再設定アドレスを出力すると共に、前記周辺回
路の中で選択されない周辺回路をディスエーブルさせる
ための制御信号を出力するアドレス再設定手段と、 該アドレス再設定手段から出力する前記再設定アドレス
と前記制御信号を入力して前記再設定アドレスを復号
し、この復号された再設定アドレスにしたがって前記周
辺回路の中で選択された周辺回路を指定するアドレスデ
コード手段と、を備えて構成されたことを特徴とするマ
イクロコントローラのアドレス再設定回路。 - 【請求項２】 前記アドレス再設定手段は、 アドレスバスに載せられたアドレス中の前記周辺回路を
割り当てるアドレスが入力されるアドレス入力端と、 該アドレス入力端から入力されたアドレスを再設定した
再設定アドレスに変換すると共に、前記周辺回路中の選
択されない前記周辺回路をディスエーブルさせるための
制御信号を前記アドレスデコード手段に入力するアドレ
ス変換端と、該アドレス変換端で変換された前記再設定
アドレスを前記アドレスデコード手段に出力するアドレ
ス出力端と、を含んで構成することを特徴とする請求項
１記載のマイクロコントローラのアドレス再設定回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR28506/1996 | 1996-07-15 | ||
| KR1019960028506A KR100214497B1 (ko) | 1996-07-15 | 1996-07-15 | 마이크로 콘트롤러의 어드레스 재설정 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10105503A true JPH10105503A (ja) | 1998-04-24 |
| JP3540553B2 JP3540553B2 (ja) | 2004-07-07 |
Family
ID=19466368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18975797A Expired - Fee Related JP3540553B2 (ja) | 1996-07-15 | 1997-07-15 | マイクロコントローラのアドレス再設定回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5974519A (ja) |
| JP (1) | JP3540553B2 (ja) |
| KR (1) | KR100214497B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0953947A2 (en) * | 1998-04-29 | 1999-11-03 | Ncr International Inc. | Self service terminal |
| US7912914B2 (en) | 1998-04-29 | 2011-03-22 | Ncr Corporation | Transaction processing systems |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6167459A (en) * | 1998-10-07 | 2000-12-26 | International Business Machines Corporation | System for reassigning alias addresses to an input/output device |
| US7206878B2 (en) * | 2003-01-08 | 2007-04-17 | International Business Machines Corporation | Voltage level bus protocol for transferring data |
| JP2006195793A (ja) * | 2005-01-14 | 2006-07-27 | Fujitsu Ltd | マイクロコントローラ |
| US7702879B2 (en) * | 2005-12-08 | 2010-04-20 | International Business Machines Corporation | Assigning alias addresses to base addresses |
| US8402188B2 (en) * | 2008-11-10 | 2013-03-19 | Micron Technology, Inc. | Methods and systems for devices with a self-selecting bus decoder |
| TW201326774A (zh) * | 2011-12-19 | 2013-07-01 | Hon Hai Prec Ind Co Ltd | 鏡頭電性測試系統及其測試方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3949380A (en) * | 1974-04-22 | 1976-04-06 | Honeywell Information Systems, Inc. | Peripheral device reassignment control technique |
| US5699542A (en) * | 1994-09-30 | 1997-12-16 | Intel Corporation | Address space manipulation in a processor |
-
1996
- 1996-07-15 KR KR1019960028506A patent/KR100214497B1/ko not_active IP Right Cessation
-
1997
- 1997-05-30 US US08/865,935 patent/US5974519A/en not_active Expired - Lifetime
- 1997-07-15 JP JP18975797A patent/JP3540553B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0953947A2 (en) * | 1998-04-29 | 1999-11-03 | Ncr International Inc. | Self service terminal |
| EP0953947A3 (en) * | 1998-04-29 | 2003-05-21 | Ncr International Inc. | Self service terminal |
| US7912914B2 (en) | 1998-04-29 | 2011-03-22 | Ncr Corporation | Transaction processing systems |
Also Published As
| Publication number | Publication date |
|---|---|
| US5974519A (en) | 1999-10-26 |
| JP3540553B2 (ja) | 2004-07-07 |
| KR100214497B1 (ko) | 1999-08-02 |
| KR980010783A (ko) | 1998-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004118826A (ja) | フラッシュメモリを用いてブーティングされるシステム装置及びそのブーティング方法 | |
| US20070005949A1 (en) | Method for Booting a Computer System | |
| JPS61170828A (ja) | マイクロプログラム制御装置 | |
| JPH07271711A (ja) | コンピュータシステム | |
| JPH10105503A (ja) | マイクロコントローラのアドレス再設定回路 | |
| US20080235428A1 (en) | Method and system for dynamic switching between multiplexed interfaces | |
| US4947478A (en) | Switching control system for multipersonality computer system | |
| KR100506031B1 (ko) | 마이크로 컴퓨터, 전자 기기 및 에뮬레이션 방법 | |
| KR920006615B1 (ko) | 다이렉트 맵핑 방식과 뱅크 맵핑 방식으로 동작이 가능한 정보처리장치 및 맵핑 전환방법 | |
| US20070283139A1 (en) | Information processing apparatus and control method used thereby | |
| KR100869920B1 (ko) | 프로그램 가능한 칩 선택 | |
| US6182189B1 (en) | Method and apparatus for placing a memory in a read-while-write mode | |
| CN116088945A (zh) | 一种系统固件启动方法、装置、设备及计算机存储介质 | |
| KR19980054349A (ko) | 옵션 자동 설정 회로 | |
| JP2826309B2 (ja) | 情報処理装置 | |
| KR20000008628A (ko) | 컴퓨터 시스템의 부팅음악 출력방법 | |
| JPH06103106A (ja) | プログラムデバッグ装置 | |
| JP3283505B2 (ja) | マイクロコンピュータ | |
| JP3006487B2 (ja) | エミュレーション装置 | |
| JPH0224732A (ja) | マイクロコンピュータ | |
| JP2000181899A (ja) | マイクロプロセッサ、共用端子制御方法およびリセット処理実行方法 | |
| JP2003006043A (ja) | 互換処理回路およびデータ処理装置 | |
| JP2002140205A (ja) | データ処理装置およびデータ処理装置のブート処理方法 | |
| JP3315145B2 (ja) | マイクロプロセッサシステムにおけるメモリアドレス割付け方式 | |
| JP2009193479A (ja) | マルチｃｐｕ装置及びそのブート処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040325 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |