KR100214497B1 - 마이크로 콘트롤러의 어드레스 재설정 회로 - Google Patents

마이크로 콘트롤러의 어드레스 재설정 회로 Download PDF

Info

Publication number
KR100214497B1
KR100214497B1 KR1019960028506A KR19960028506A KR100214497B1 KR 100214497 B1 KR100214497 B1 KR 100214497B1 KR 1019960028506 A KR1019960028506 A KR 1019960028506A KR 19960028506 A KR19960028506 A KR 19960028506A KR 100214497 B1 KR100214497 B1 KR 100214497B1
Authority
KR
South Korea
Prior art keywords
address
reset
peripheral circuit
peripheral circuits
microcontroller
Prior art date
Application number
KR1019960028506A
Other languages
English (en)
Other versions
KR980010783A (ko
Inventor
조동수
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960028506A priority Critical patent/KR100214497B1/ko
Priority to US08/865,935 priority patent/US5974519A/en
Priority to JP18975797A priority patent/JP3540553B2/ja
Publication of KR980010783A publication Critical patent/KR980010783A/ko
Application granted granted Critical
Publication of KR100214497B1 publication Critical patent/KR100214497B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0653—Configuration or reconfiguration with centralised address assignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Memory System (AREA)

Abstract

본 발명은 마이크로 콘트롤러의 어드레스 재설정 회로에 관한 것으로, 종래에는 마이크로 콘트롤러에 내장된 주변 회로의 어드레스가 고정적으로 할당됨으로 사용자가 임의로 재설정할 수 없는 단점이 있다. 이러한 종래의 단점을 개선하기 위하여 본 발명은 주변 회로를 임의로 선택하고 그 선택된 주변 회로에 대해 어드레스를 재설정할 수 있도록 구현하여 원하는 기능을 수행할 수 있도록 창안한 것으로, 본 발명은 사용자가 칩에 내장된 주변 회로를 원하는 기능에 따라 임의로 선택하여 어드레스를 재설정할 수 있으므로 프로그램을 용이하게 개발할 수 있다.

Description

마이크로 콘트롤러의 어드레스 재설정 회로
제1도는 종래의 마이크로 콘트롤러의 구성도.
제2도는 종래의 에뮬레이터의 구성도.
제3도는 본 발명의 어드레스 재설정 회로의 구성도.
제4도는 제3도에서 어드레스 재설정부의 구성도.
제5도는 본 발명의 에뮬레이터의 구성도.
* 도면의 주요부분에 대한 부호의 설명
201 : 중앙 처리 장치 202 : 메모리
203 : 어드레스 디코더 204-1~204-N : 주변 회로
205 : 어드레스 재설정부 211 : 어드레스 입력단
212 : 어드레스 변환단 213 : 어드레스 출력단
본 발명은 마이크로 콘트롤러의 기능 구현에 관한 것으로 특히, 내장된 주변 회로의 어드레스를 재설정할 수 있도록 한 마이크로 콘트롤러의 어드레스 재설정 회로에 관한 것이다.
종래의 마이크로 콘트롤러는 제1도의 도시된 바와 같이, 프로그램 또는 데이타를 저장하는 메모리(102)와, 어드레스(ADDR)를 복호하여 주변 회로(104-1~104-N)에 할당하는 어드레스 디코더(103)와, 상기 메모리(102)에 저장된 프로그램을 실행하여 상기 주변 회로(104-1~104-N)에 제어 신호(RD)(WE)를 출력하는 중앙 처리 장치(101)로 구성된다.
이와 같은 종래 회로의 동작 과정을 설명하면 다음과 같다.
거기에 마이크로 콘트롤러를 장착하여 동작을 시작하면 중앙 처리장치(101)는 칩 인에이블 신호(CE)를 액티브시켜 메모리(102)를 인에이블시킨 후 그 메모리(102)에 내장된 프로그램을 실행하게 된다.
이때, 중앙 처리 장치(101)는 주변 회로(104-1~104-N)를 지정하기 위한 어드레스를 출력하게 된다.
이에 따라, 어드레스 디코더(103)가 어드레스(ADDR)를 복호하여 주변 회로(104-1~104-N)에 어드레스를 할당하면 중앙 처리 장치 (101)가 제어 신호(RD)(WE)를 출력함에 의해 상기 주변 회로(104-1~104-N)중 해당 주변 회로가 데이터를 입력으로 하여 해당 기능을 실행하게 된다.
이러한 동작을 수행하는 마이크로 콘트롤러는 프로그램의 개발을 위하여 제2도와 같은 구성을 갖는 에뮬레이터에 접속되어진다.
즉, 사용자가 프로그램 작성을 위하여 키를 입력하면 제어부(111)는 제1메모리(112)에 저장된 프로그램을 실행하여 마이크로 콘트롤러(114)를 구동하게 된다.
이때, 마이크로 콘트롤러(114)는 중앙 처리 장치(101)가 메모리(102)에 저장된 프로그램을 실행하여 어드레스를 발생시키게 되고, 이 어드레스를 입력받은 어드레스 디코더(103)는 주변 회로(104-1~104-N)를 순차적으로 지정하게 된다.
이에 따라, 중앙 처리 장치(101)가 제어 신호(RD)(WE)를 출력하여 주변 회로(104-1~104-N)중 해당 주변 회로를 동작시킴으로써 해당 주변 회로가 데이터 버스로부터 데이터를 입력받아 해당 기능을 동작시키게 되며, 이때의 기능 실행에 따른 데이터는 제2메모리(113)에 저장되어진다.
이 후, 프로그램을 작성하는 중에 사용자가 기능의 실행 상태를 점검하기 위하여 키를 입력시키면 제어부(111)는 마이크로 콘트롤러(114)의 동작을 정지시키게 된다.
이때, 사용자가 임의의 기능을 실행 여부를 확인하기 위한 키를 입력하면 제어부(111)는 제2메모리(113)에 저장된 데이터중 해당 데이터를 읽어 표시 장치(도면 미표시)에 출력하게 된다.
이에 따라, 사용자는 표시 장치(도면 미표시)의 화면에 나타나는 데이터를 점검하여 해당 기능의 실행 상태를 판단하게 된다.
그러나, 종래에는 마이크로 콘트롤러에 내장된 주변 회로의 어드레스가 고정적으로 할당됨으로 사용자가 임의로 재설정할 수 없는 단점이 있다.
즉, 종래에는 제2도와 같이 에뮬레이터에 마이크로 콘트롤러를 장착하여 프로그램을 개발하는데, 기존에 나와있지 않은 주변 회로의 조합을 갖는 마이크로 콘트롤러에 대한 프로그램을 개발하려는 경우 새로운 마이크로 콘트롤러를 지원하기 위한 에바-칩(EVA-CHIP)이 제조되어야만 한다.
따라서, 에바-칩(EVA-CHIP)의 제조에 많은 시간과 비용을 필요로 하며, 타겟 마이크로 콘트롤러의 개발과 이를 이용한 소프트웨어 작성이 직렬로 진행되어야 하는 단점을 가진다.
본 발명은 종래의 단점을 개선하기 위하여 주변 회로를 임의로 선택하고 그 선택된 주변회로에 대해 어드레스를 재설정할 수 있도록 구현함으로써 프로그램 개발이 용이하도록 창안한 마이크로 콘트롤러의 어드레스 재설정 회로를 제공함에 목적이 있다.
본 발명은 상기의 목적을 달성하기 위하여 프로그램 또는 데이터를 저정하는 메모리 수단과, 특정 주변 회로를 선택하기 위한 입력 정보에 따라 어드레스를 변환하여 재설정하고 다수개의 주변 회로중 선택되지 않은 주변 회로를 디스에이블시키기 위한 제어 신호를 출력하는 어드레스 재설정 수단과, 이 어드레스 재설정 수단의 제어 신호를 입력받아 재설정 어드레스를 복호하여 다수개의 주변 회로중 해당 회로에 할당하는 어드레스 디코더 수단과, 특정 주변 회로를 선택하기 위한 입력정보에 따라 상기 메모리 수단에 저장된 프로그램을 실행하여 상기 다수개의 주변 회로를 저정하기 위한 어드레스를 출력시키면서 제어 신호를 출력하는 중앙 처리 장치로 구성한다.
상기 어드레스 재설정 수단은 어드레스 버스에 실린 어드레스중 해당 어드레스를 입력시키는 어드레스 입력단과, 이 어드레스 입력단으로 입력된 어드레스를 재설정된 어드레스로 변환하고 다수개의 주변 회로중 선택되지 않은 주변회로를 디스에이블시키기 위한 제어 신호를 어드레스 디코더 수단으로 출력하는 어드레스 변환단과, 이 어드레스 변환단에서 변환된 재설정 어드레스를 상기 어드레스 디코더 수단으로 출력하는 어드레스 출력단으로 구성한다.
이하, 본 발명을 도면에 의거 상세히 설명하면 다음과 같다.
제3도는 본 발명의 실시예를 보인 구성도로서 이에 도시한 바와 같이, 프로그램 또는 데이터를 저정하는 메모리(202)와, 특정 주변 회로 선택을 위한 사용자의 입력 정보에 따라 어드레스(ADDR)를 변환하여 재설정함과 아울러 주변 회로(204-1~204-N)중 선택되지 않은 주변회로를 디스에이블시키기 위한 제어신호(IPD)를 출력하는 어드레스 재설정부(205)와, 이 어드레스 재설정부(205)의 출력 신호를 복호하여 상기 주변 회로(204-1~204-N)중 선택된 해당 회로에 할당하는 어드레스 디코더(203)와, 특정 주변 회로 선택을 위한 사용자의 입력 정보에 따라 상기 메모리(202)에 저장된프로그램을 실행하여 상기 주변 회로(204-1~204-N)를 지정하기 위한 어드레스를 출력시키면서 제어 신호(RD)(WE)를 출력하는 중앙 처리 장치(201)로 구성한다.
상기 어드레스 재설정부(205)는 제4도에 도시한 바와 같이, 어드레스 라인(ADDR)에서 특정 주변 회로를 지정하기 위한 해당 어드레스를 선택, 입력하는 어드레스 입력단(211)과, 이 어드레스 입력단(211)의 출력 신호를 해당 어드레스로 변환하고 주변 회로(204-1~204-N)중 선택되지 않은 주변회로를 디스에이블시키기 위한 제어 신호를 어드레스 디코더(203)에 출력하는 어드레스 변환단(212)와, 이 어드레스 변환단(212)의 출력 신호를 어드레스 디코더(203)에 출력하는 어드레스 출력단(213)으로 구성한다.
이와같이 구성한 본 발명의 동작 및 작용 효과를 설명하면 다음과 같다.
먼저, 사용자가 원하는 기능의 구현을 위하여 칩에 내장된 주변 회로(204-1~204-N)중 특정 주변 회로를 선택하기 위한 정보 데이터를 입력시키면 어드레스 재설정부(205)는 어드레스 버스(ADDR)로부터 입력된 어드레스를 변환하여 상기에서 선택된 특정 주변 회로에 해당하는 어드레스를 출력하도록 설정되어진다.
예로, 사용자가 주변 회로(204-3)(204-7)를 선택하여 어드레스(ADDR1)(ADDR2)로 재설정한 경우 중앙 처리 장치(201)는 메모리(202)에 저장된 프로그램을 실행하여 주변 회로(204-1~204-N)를 지정하기 위한 어드레스(ADDR)를 출력하게 된다.
이때, 어드레스 재설정부(205)는 어드레스 입력단(211)이 어드레스 버스(ADDR)에서 주변 회로(204-2)(204-7)을 지정하기 위한 어드레스를 선택, 입력시키면 어드레스 변환단(212)이 재설정 어드레스(ADDR1)(ADDR2)로 변환함과 아울러 상기 주변 회로(204-2)(204-7)를 제외한 나머지 주변 회로를 디스에이블시키기 위한 제어 신호(IPD)를 출력하며 상기 변환된 어드레스(ADDR1)(ADDR2)는 어드레스 출력단(213)에 의해 어드레스 디코더(203)에 출력되어진다.
이에 따라, 어드레스 재설정부(205)의 제어 신호(IPD)를 입력받은 어드레스 디코더(203)는 재설정 어드레스(ADDR1)(ADDR2)를 복호하여 주변 회로(204-2)(204-7)를 지정하게 된다.
이 후, 중앙 처리 장치(201)가 제어 신호(RD)(WE)를 출력하면 주변 회로(204-2)(204-7)가 데이터버스로부터 해당 데이터를 입력받아 해당 기능을 수행하게 된다.
이러한 본 발명의 마이크로 콘트롤러(234)는 제5도와 같은 에물레이터에 접속하여 프로그램을 개발하게 된다.
즉, 사용자가 프로그램 작성을 위하여 키를 입력하면 제어부(231)가 제1메모리(232)에 저장된 프로그램을 실행하여 마이크로 콘트롤러(234)를 구동시키게 된다.
이때, 어드레스 재설정부(235)는 마이크로 콘트롤러(234)에 내장된 주변 회로(204-1~204-N)중 사용자가 선택한 특정 주변 회로에 대한 어드레스를 입력하여 재설정한 후 상기 마이크로 콘트롤러(234)에 출력하게 된다.
이에 따라, 마이크로 콘트롤러(234)는 중앙 처리 장치(201)가 메모리(202)에 저장된 프로그램을 실행하여 어드레스를 발생시키게 되고, 이 어드레스를 입력받은 어드레스 디코더(203)는 주변 회로(204-1~204-N)중 특정 주변 회로를 순차적으로 지정하게 된다.
따라서, 중앙 처리 장치(201)가 제어 신호(RD)(WE)를 출력하여 주변 회로(204-1~204-N)중 해당 주변 회로를 동작시킴으로써 해당 주변 회로가 데이터 버스로부터 데이터를 입력 받아 해당 기능을 동작시키게 되며, 이때의 기능 실행에 따른 데이터는 제2메모리(233)에 저장되어진다.
이 후, 프로그램을 작성하는 중에 사용자가 기능의 실행 상태를 점검하기 위하여 키를 입력시키면 제어부(231)는 마이크로 콘트롤러(234)의 동작을 정지시키게 된다.
이때, 사용자가 임의의 기능을 실행 여부를 확인하기 위한 키를 입력하면 제어부(231)는 제2메모리(233)에 저장된 데이터중 해당 데이터를 읽어 표시 장치(도면 미표시)에 출력하게 된다.
이에 따라, 사용자는 표시 장치(도면 미표시)의 화면에 나타나는 데이터를 점검하여 해당 기능의 실행 상태를 판단하게 된다.
상기에서 상세히 설명한 바와 같이 본 발명은 사용자가 칩에 내장된 주변 회로를 원하는 기능에 따라 임의로 선택하여 어드레스를 재설정할 수 있으므로 프로그램을 용이하게 개발할 수 있는 효과가 있다.
따라서, 본 발명을 적용하면 기존에 개발되지 않은 새로운 주변 회로의 조합을 갖는 마이크로 콘트롤러의 응용 프로그램을 개발하는데 필요한 에뮬레이터를 손쉽게 구현하여 소프트웨어 개발 기간과 비용을 절약할 수 있는 효과가 있다.

Claims (2)

  1. 프로그램 또는 데이터를 저장하는 메모리 수단과, 특정 주변 회로 선택을 위한 입력 정보에 따라 어드레스를 변환하여 특정 주변 회로를 지정하기 위한 어드레스로 재설정하고 다수개의 주변 회로중 선택되지 않은 주변 회로를 디스에이블시키기 위한 제어 신호(IPD)를 출력하는 어드레스 재설정 수단과, 이 어드레스 재설정 수단의 제어 신호(IPD)를 입력받아 재설정 어드레스를 복호하여 다수개의 주변 회로중 사용자가 선택한 특정 주변 회로에 할당하는 어드레스 디코더 수단과, 특정 주변 회로 선택을 위한 입력 정보에 따라 상기 메모리 수단에 저장된 프로그램을 실행하여 상기 다수개의 주변 회로를 지정하기 위한 어드레스를 출력시키면서 제어 신호를 출력하는 중앙 처리 장치로 구성한 것을 특징으로 하는 마이크로 콘트롤러의 어드레스 재설정 회로.
  2. 제1항에 있어서, 어드레스 재설정 수단은 어드레스 버스에 실린 어드레스중 특정 주변 회로를 지정하기 위한 어드레스만을 입력시키는 어드레스 입력단과, 이 어드레스 입력단으로 입력된 어드레스를 재설정된 어드레스로 변환하고 다수개의 주변 회로중 선택되지 않은 주변 회로를 디스에이블시키기 위한 제어 신호(IPD)를 어드레스 디코더 수단으로 출력하는 어드레스 변환단과, 이 어드레스 변환단에서 변환된 재설정 어드레스를 상기 어드레스 디코더 수단으로 출력하는 어드레스 출력단으로 구성한 것을 특징으로 하는 마이크로 콘트롤러의 어드레스 재설정 회로.
KR1019960028506A 1996-07-15 1996-07-15 마이크로 콘트롤러의 어드레스 재설정 회로 KR100214497B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960028506A KR100214497B1 (ko) 1996-07-15 1996-07-15 마이크로 콘트롤러의 어드레스 재설정 회로
US08/865,935 US5974519A (en) 1996-07-15 1997-05-30 Address re-designate circuit for microcontroller
JP18975797A JP3540553B2 (ja) 1996-07-15 1997-07-15 マイクロコントローラのアドレス再設定回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960028506A KR100214497B1 (ko) 1996-07-15 1996-07-15 마이크로 콘트롤러의 어드레스 재설정 회로

Publications (2)

Publication Number Publication Date
KR980010783A KR980010783A (ko) 1998-04-30
KR100214497B1 true KR100214497B1 (ko) 1999-08-02

Family

ID=19466368

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960028506A KR100214497B1 (ko) 1996-07-15 1996-07-15 마이크로 콘트롤러의 어드레스 재설정 회로

Country Status (3)

Country Link
US (1) US5974519A (ko)
JP (1) JP3540553B2 (ko)
KR (1) KR100214497B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0953947A3 (en) * 1998-04-29 2003-05-21 Ncr International Inc. Self service terminal
US6311165B1 (en) 1998-04-29 2001-10-30 Ncr Corporation Transaction processing systems
US6167459A (en) * 1998-10-07 2000-12-26 International Business Machines Corporation System for reassigning alias addresses to an input/output device
US7206878B2 (en) * 2003-01-08 2007-04-17 International Business Machines Corporation Voltage level bus protocol for transferring data
JP2006195793A (ja) * 2005-01-14 2006-07-27 Fujitsu Ltd マイクロコントローラ
US7702879B2 (en) * 2005-12-08 2010-04-20 International Business Machines Corporation Assigning alias addresses to base addresses
US8402188B2 (en) * 2008-11-10 2013-03-19 Micron Technology, Inc. Methods and systems for devices with a self-selecting bus decoder
TW201326774A (zh) * 2011-12-19 2013-07-01 Hon Hai Prec Ind Co Ltd 鏡頭電性測試系統及其測試方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3949380A (en) * 1974-04-22 1976-04-06 Honeywell Information Systems, Inc. Peripheral device reassignment control technique
US5699542A (en) * 1994-09-30 1997-12-16 Intel Corporation Address space manipulation in a processor

Also Published As

Publication number Publication date
JPH10105503A (ja) 1998-04-24
JP3540553B2 (ja) 2004-07-07
US5974519A (en) 1999-10-26
KR980010783A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
CN109471668B (zh) 跨平台显卡固件翻译执行方法、装置、设备及可读介质
KR100214497B1 (ko) 마이크로 콘트롤러의 어드레스 재설정 회로
KR920006615B1 (ko) 다이렉트 맵핑 방식과 뱅크 맵핑 방식으로 동작이 가능한 정보처리장치 및 맵핑 전환방법
JPH10171665A (ja) ジャンプコード・ジェネレータ、割り込みプログラム選択装置、割り込みプログラム選択方式、及び計算機
JP2007207075A (ja) Ｃｐｕ、集積回路装置、マイクロコンピュータ、電子機器、及びｃｐｕの制御方法
KR970016978A (ko) 싱글 칩 마이크로컴퓨터 및 그것을 내장한 전자기기
JP2007193572A (ja) Ｃｐｕ、集積回路装置、マイクロコンピュータ及び電子機器
JP2008065549A (ja) マイクロコンピュータ、情報処理システム、電子機器及びマイクロコンピュータの起動制御方法
JP3315145B2 (ja) マイクロプロセッサシステムにおけるメモリアドレス割付け方式
JPH06103106A (ja) プログラムデバッグ装置
JP2002024043A (ja) フラッシュｅｅｐｒｏｍ内蔵マイクロコンピュータ
JP2006092488A (ja) 情報処理装置、および起動制御方法
JP2005056321A (ja) データ処理システム
SU1410039A1 (ru) Устройство адресации пам ти
JP3223160B2 (ja) マイクロコンピュータ
US7624205B2 (en) Microcontroller
JPH09311849A (ja) ワンチップマイクロコンピュータ
JP2009193479A (ja) マルチｃｐｕ装置及びそのブート処理方法
JP2005182410A (ja) 情報処理デバイス及び情報処理装置
JPH01124039A (ja) 情報処理装置のメモリ切替え装置
KR19980028471A (ko) 금전등록기의 프로그램영역 크기 확장제어방법
JPH04304532A (ja) Ｒｏｍ化プログラムのデバッグ機能付コンピュータ
JP2003006043A (ja) 互換処理回路およびデータ処理装置
JPH06180664A (ja) メモリのプログラミング装置
JPH0612245A (ja) パーソナルコンピュータ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050422

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee