JPS6232500B2 - - Google Patents
Info
- Publication number
- JPS6232500B2 JPS6232500B2 JP57082272A JP8227282A JPS6232500B2 JP S6232500 B2 JPS6232500 B2 JP S6232500B2 JP 57082272 A JP57082272 A JP 57082272A JP 8227282 A JP8227282 A JP 8227282A JP S6232500 B2 JPS6232500 B2 JP S6232500B2
- Authority
- JP
- Japan
- Prior art keywords
- microword
- address
- register
- read
- microinstructions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/264—Microinstruction selection based on results of processing
- G06F9/267—Microinstruction selection based on results of processing by instruction selection on output of storage
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
（技術分野の説明）
本発明は、データ処理装置におけるマイクロプ
ログラム制御装置、特にマイクロ語の使用効率を
向上させるように構成したマイクロプログラム制
御装置に関する。
ログラム制御装置、特にマイクロ語の使用効率を
向上させるように構成したマイクロプログラム制
御装置に関する。
（従来技術の説明）
従来から、この種のマイクロプログラム制御装
置ではマイクロ語が第１図に示すような構成をも
ち、アドレス制御部とアドレスエリアとによつ
て、次に実行すべきマイクロプログラムのアドレ
スが決定されている。したがつて、アドレスエリ
アがマイクロ語のなかで大きな割合をしめている
ため、マイクロ語のビツト数が増加するよりもマ
イクロ語の使用数、すなわちステツプ数が増加
し、マイクロ命令の使用効率が低くなるという欠
点があつた。
置ではマイクロ語が第１図に示すような構成をも
ち、アドレス制御部とアドレスエリアとによつ
て、次に実行すべきマイクロプログラムのアドレ
スが決定されている。したがつて、アドレスエリ
アがマイクロ語のなかで大きな割合をしめている
ため、マイクロ語のビツト数が増加するよりもマ
イクロ語の使用数、すなわちステツプ数が増加
し、マイクロ命令の使用効率が低くなるという欠
点があつた。
（発明の目的の説明）
本発明の目的は、ひとつのマイクロ語がひとつ
のマイクロ命令ステツプとして使用されるか、あ
るいは複数のマイクロ命令ステツプとして使用さ
れるかを指示するための命令をアドレス制御部に
設定し、複数のマイクロ命令として使用されると
きには、従来のアドレスエリアを制御エリアとし
て使用することによつて制御エリアを拡張し、全
体の制御エリアを複数のマイクロ命令のために使
用することによつて上記欠点を解決し、これによ
つてマイクロ語の使用効率を向上させ、マイクロ
語の使用数を消減できるようにしたマイクロプロ
グラム制御装置を提供することにある。
のマイクロ命令ステツプとして使用されるか、あ
るいは複数のマイクロ命令ステツプとして使用さ
れるかを指示するための命令をアドレス制御部に
設定し、複数のマイクロ命令として使用されると
きには、従来のアドレスエリアを制御エリアとし
て使用することによつて制御エリアを拡張し、全
体の制御エリアを複数のマイクロ命令のために使
用することによつて上記欠点を解決し、これによ
つてマイクロ語の使用効率を向上させ、マイクロ
語の使用数を消減できるようにしたマイクロプロ
グラム制御装置を提供することにある。
（発明の構成と作用の説明）
本発明によつて構成したマイクロプログラム制
御装置は、次に実行されるべきマイクロ語のアド
レスを求める方法を指示するための命令を含ん
だ、アドレスエリア、アドレス制御エリアおよび
制御エリアよりなるマイクロ語によつて制御され
たものであり、マイクロ語記憶装置と、マイクロ
語読出しレジスタと、アドレス制御部と、アドレ
スレジスタと、アドレスセレクタと、マイクロ命
令デコード制御部とを具備したものである。
御装置は、次に実行されるべきマイクロ語のアド
レスを求める方法を指示するための命令を含ん
だ、アドレスエリア、アドレス制御エリアおよび
制御エリアよりなるマイクロ語によつて制御され
たものであり、マイクロ語記憶装置と、マイクロ
語読出しレジスタと、アドレス制御部と、アドレ
スレジスタと、アドレスセレクタと、マイクロ命
令デコード制御部とを具備したものである。
マイクロ語記憶装置は複数箇のマイクロ語を記
憶する装置である。マイクロ語読出しレジスタは
マイクロ語記憶装置から読取されたマイクロ語を
保持するレジスタである。
憶する装置である。マイクロ語読出しレジスタは
マイクロ語記憶装置から読取されたマイクロ語を
保持するレジスタである。
アドレス制御部は、マイクロ語読出しレジスタ
に読出されたひとつのマイクロ語が何箇のマイク
ロ命令として取扱われるかを判定するレジスタで
ある。アドレスレジスタは、現在実行されている
命令のアドレスよりも１だけ増分したアドレスを
保持するレジスタである。アドレスセレクタはマ
イクロ語読出しレジスタの出力か、アドレスレジ
スタの出力かを選択するセレクタである。マイク
ロ命令デコード制御部は、マイクロ語読出しレジ
スタの出力を解読する制御部である。
に読出されたひとつのマイクロ語が何箇のマイク
ロ命令として取扱われるかを判定するレジスタで
ある。アドレスレジスタは、現在実行されている
命令のアドレスよりも１だけ増分したアドレスを
保持するレジスタである。アドレスセレクタはマ
イクロ語読出しレジスタの出力か、アドレスレジ
スタの出力かを選択するセレクタである。マイク
ロ命令デコード制御部は、マイクロ語読出しレジ
スタの出力を解読する制御部である。
上記構成によつて、ひとつのマイクロ語がひと
つのマイクロ命令として制御されるか、あるいは
複数個のマイクロ命令として制御されるかを指示
するための命令を前記マイクロ語に含み、前記ひ
とつのマイクロ語が前記複数箇のマイクロ命令と
して取扱われる場合には前記制御エリアのほかに
アドレスエリアも制御エリアとして用い複数のマ
イクロ命令を格納し、前記ひとつのマイクロ語が
前記複数箇のマイクロ命令として取扱われるよう
に指示されたときは、複数箇のマイクロ命令をあ
らかじめ定められた順序にしたがつて実行する。
さらに、上記構成においてマイクロ命令の実行が
完了すると、次のマイクロ語を読出して次の処理
に備える。
つのマイクロ命令として制御されるか、あるいは
複数個のマイクロ命令として制御されるかを指示
するための命令を前記マイクロ語に含み、前記ひ
とつのマイクロ語が前記複数箇のマイクロ命令と
して取扱われる場合には前記制御エリアのほかに
アドレスエリアも制御エリアとして用い複数のマ
イクロ命令を格納し、前記ひとつのマイクロ語が
前記複数箇のマイクロ命令として取扱われるよう
に指示されたときは、複数箇のマイクロ命令をあ
らかじめ定められた順序にしたがつて実行する。
さらに、上記構成においてマイクロ命令の実行が
完了すると、次のマイクロ語を読出して次の処理
に備える。
（実施例の説明）
次に本発明について図面を参照して詳細に説明
する。
する。
第２図は本発明の実施例を示す。
第２図において、本発明によるマイクロプログ
ラム制御装置は、マイクロ語記憶装置１と、マイ
クロ語読出しレジスタ２と、アドレスセレクタ４
と、アドレスレジスタ５と、アドレス制御部６
と、マイクロ命令デコード制御部７とから成立
つ。
ラム制御装置は、マイクロ語記憶装置１と、マイ
クロ語読出しレジスタ２と、アドレスセレクタ４
と、アドレスレジスタ５と、アドレス制御部６
と、マイクロ命令デコード制御部７とから成立
つ。
最初に、アドレス制御エリアで“１マイクロ語
＝１マイクロ命令”の指示がある場合の動作を詳
しく説明する。最初に、マイクロ語読出しレジス
タ２にマイクロ語が読出されると、アドレス制御
部６では“１マイクロ語＝１マイクロ命令”の指
示が出されていることを判定し、このマイクロ語
が分岐命令であればマイクロ語読出しレジスタ２
から出力信号線１０１に送出されている信号をア
ドレスセレクタ４で選択する。アドレスセレクタ
４の出力は出力信号線１０７を介してアドレスセ
レクタ４から次のマイクロ語のアドレスとして送
出される。
＝１マイクロ命令”の指示がある場合の動作を詳
しく説明する。最初に、マイクロ語読出しレジス
タ２にマイクロ語が読出されると、アドレス制御
部６では“１マイクロ語＝１マイクロ命令”の指
示が出されていることを判定し、このマイクロ語
が分岐命令であればマイクロ語読出しレジスタ２
から出力信号線１０１に送出されている信号をア
ドレスセレクタ４で選択する。アドレスセレクタ
４の出力は出力信号線１０７を介してアドレスセ
レクタ４から次のマイクロ語のアドレスとして送
出される。
このアドレスにしたがつて次のマイクロ語がマ
イクロ語読出しレジスタ２に読出される。
イクロ語読出しレジスタ２に読出される。
このマイクロ語が分岐命令ではない場合には、
アドレスセレクタ４の出力より＋１だけ増分した
アドレスを順次、有効クロツクごとにアドレスレ
ジスタ５に送出して保持するが、この作用はアド
レスレジスタ５からの出力信号線１０６をアドレ
スセレクタ４が選択して実行する。
アドレスセレクタ４の出力より＋１だけ増分した
アドレスを順次、有効クロツクごとにアドレスレ
ジスタ５に送出して保持するが、この作用はアド
レスレジスタ５からの出力信号線１０６をアドレ
スセレクタ４が選択して実行する。
そこで、次のマイクロ語のアドレスとして、ア
ドレスレジスタ５によつて指定された場所に記憶
されているマイクロ語が順次読出される。
ドレスレジスタ５によつて指定された場所に記憶
されているマイクロ語が順次読出される。
また、マイクロ語読出しレジスタ２からの出力
信号線１０３を介して送出されたマイクロ命令が
マイクロ命令デコード制御部７で解読され、解読
された信号に応じてマイクロプログラム制御装置
は種々の動作を制御する。
信号線１０３を介して送出されたマイクロ命令が
マイクロ命令デコード制御部７で解読され、解読
された信号に応じてマイクロプログラム制御装置
は種々の動作を制御する。
次に、アドレス制御エリアで“１マイクロ語＝
２マイクロ命令”の指示がある場合の動作を詳し
く説明する。マイクロ語読出しレジスタ２にマイ
クロ語が読出されると、アドレス制御部６では
“マイクロ語＝２マイクロ命令”の指示が出され
ていることを判定する。
２マイクロ命令”の指示がある場合の動作を詳し
く説明する。マイクロ語読出しレジスタ２にマイ
クロ語が読出されると、アドレス制御部６では
“マイクロ語＝２マイクロ命令”の指示が出され
ていることを判定する。
信号線１０８に介してこの状態はマイクロ命令
デコード制御部７に通知される。
デコード制御部７に通知される。
マイクロ命令デコード制御部７では、マイクロ
語読出しレジスタ２から出力信号線１０１を介し
て送出された信号を最初のマイクロ命令として解
読し、解読された信号に応じてマイクロプログラ
ム制御装置では種々の動作を制御する。これとと
もに、信号線１０４を介してマイクロ語読出しレ
ジスタ２およびアドレスレジスタ５の内容をそれ
ぞれ保持するようにマイクロ命令デコード制御部
７では指示信号を送出する。
語読出しレジスタ２から出力信号線１０１を介し
て送出された信号を最初のマイクロ命令として解
読し、解読された信号に応じてマイクロプログラ
ム制御装置では種々の動作を制御する。これとと
もに、信号線１０４を介してマイクロ語読出しレ
ジスタ２およびアドレスレジスタ５の内容をそれ
ぞれ保持するようにマイクロ命令デコード制御部
７では指示信号を送出する。
その後、最初のマイクロ命令の処理が完了する
と、次のマイクロ命令としてマイクロ語読出しレ
ジスタ２から出力信号線１０３を介して送出され
た信号を解読する。
と、次のマイクロ命令としてマイクロ語読出しレ
ジスタ２から出力信号線１０３を介して送出され
た信号を解読する。
解読された信号にしたがつて、マイクロプログ
ラム制御装置では種々の動作を制御する。
ラム制御装置では種々の動作を制御する。
この処理が完了すると、マイクロ語読出しレジ
スタ２およびアドレスレジスタ５の内容の保持を
指示することをやめ、次のマイクロ語アドレスと
してアドレスレジスタ５から出力信号線１０６を
介して送出されている信号をアドレスセレクタ４
で選択する。そこで、次のマイクロ語がマイクロ
語読出しレジスタ２へ読出される。
スタ２およびアドレスレジスタ５の内容の保持を
指示することをやめ、次のマイクロ語アドレスと
してアドレスレジスタ５から出力信号線１０６を
介して送出されている信号をアドレスセレクタ４
で選択する。そこで、次のマイクロ語がマイクロ
語読出しレジスタ２へ読出される。
次に、アドレスエリアで“１マイクロ語＝３箇
以上のマイクロ命令”の動作については、“１マ
イクロ語＝２マイクロ命令”の動作の説明の中で
上記アドレスエリア以外のエリアを３つ以上のマ
イクロ命令用エリアとして分割し、順次実行され
るマイクロ命令の数を３箇以上とし、マイクロ語
読出しレジスタ２およびアドレスレジスタ５の内
容の保持を３箇以上のマイクロ命令の処理が完了
するまでとしてマイクロプログラム制御装置が指
示をすればよい。
以上のマイクロ命令”の動作については、“１マ
イクロ語＝２マイクロ命令”の動作の説明の中で
上記アドレスエリア以外のエリアを３つ以上のマ
イクロ命令用エリアとして分割し、順次実行され
るマイクロ命令の数を３箇以上とし、マイクロ語
読出しレジスタ２およびアドレスレジスタ５の内
容の保持を３箇以上のマイクロ命令の処理が完了
するまでとしてマイクロプログラム制御装置が指
示をすればよい。
（発明の効果の説明）
本発明は以上説明したように、アドレス制御部
でひとつのマイクロ語をひとつのマイクロ命令、
あるいは複数のマイクロ命令として指示し、複数
のマイクロ命令として指示されたときには、ひと
つのマイクロ語が複数のマイクロ命令に分割され
たものとして、これら複数のマイクロ命令をある
順序にしたがつて実行するように構成することに
より、マイクロ語の使用率を向上させ、マイクロ
語の使用数を削減できる効果がある。
でひとつのマイクロ語をひとつのマイクロ命令、
あるいは複数のマイクロ命令として指示し、複数
のマイクロ命令として指示されたときには、ひと
つのマイクロ語が複数のマイクロ命令に分割され
たものとして、これら複数のマイクロ命令をある
順序にしたがつて実行するように構成することに
より、マイクロ語の使用率を向上させ、マイクロ
語の使用数を削減できる効果がある。
第１図はマイクロ語の構成を示す図である。第
２図は本発明によるマイクロプログラム制御装置
の一実施例の構成を示すブロツク図である。 １……マイクロ語記憶装置、２……マイクロ語
読出しレジスタ、４……アドレスセレクタ、５…
…アドレスレジスタ、６……アドレス制御部、７
……マイクロ命令デコード制御部、１００〜１０
８……信号線。
２図は本発明によるマイクロプログラム制御装置
の一実施例の構成を示すブロツク図である。 １……マイクロ語記憶装置、２……マイクロ語
読出しレジスタ、４……アドレスセレクタ、５…
…アドレスレジスタ、６……アドレス制御部、７
……マイクロ命令デコード制御部、１００〜１０
８……信号線。
Claims (1)
- １ 次に実行されるべきマイクロ語のアドレスを
求める方法を指示するための命令を含んだ、アド
レスエリア、アドレス制御エリアおよび制御エリ
アよりなるマイクロ語によつて制御されるマイク
ロプログラム制御装置において、複数箇のマイク
ロ語を記憶するためのマイクロ語記憶装置と、前
記マイクロ語記憶装置から読出されたマイクロ語
を保持するためのマイクロ語読出しレジスタと、
前記マイクロ語読出しレジスタに読出されたマイ
クロ語が何箇のマイクロ命令として取扱われるか
を判定するためのアドレス制御部と、現在実行さ
れている命令のアドレスより１だけ増分したアド
レスを保持するためのアドレスレジスタと、前記
マイクロ語読出しレジスタの出力か、前記アドレ
スレジスタの出力かを選択するためのアドレスセ
レクタと、前記マイクロ語読出しレジスタの出力
を解読するためのマイクロ命令デコード制御部と
を具備し、ひとつのマイクロ語がひとつのマイク
ロ命令として制御されるか、あるいは複数箇のマ
イクロ命令として制御されるかを指示するための
命令を前記マイクロ語に含み、前記ひとつのマイ
クロ語が前記複数箇のマイクロ命令として取扱わ
れる場合には前記制御エリアのほかにアドレスエ
リアも制御エリアとして用い複数のマイクロ命令
を格納し、前記ひとつのマイクロ語が前記複数箇
のマイクロ命令として取扱われるように指示され
たときは、前記複数箇のマイクロ命令をあらかじ
め定められた順序にしたがつて実行し、かつ、前
記複数箇のマイクロ命令の実行が完了すると次の
マイクロ語を読出すように構成したことを特徴と
するマイクロプログラム制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8227282A JPS58200347A (ja) | 1982-05-14 | 1982-05-14 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8227282A JPS58200347A (ja) | 1982-05-14 | 1982-05-14 | マイクロプログラム制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58200347A JPS58200347A (ja) | 1983-11-21 |
| JPS6232500B2 true JPS6232500B2 (ja) | 1987-07-15 |
Family
ID=13769845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8227282A Granted JPS58200347A (ja) | 1982-05-14 | 1982-05-14 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58200347A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6354667U (ja) * | 1986-09-30 | 1988-04-12 | ||
| JPS6485531A (en) * | 1987-09-28 | 1989-03-30 | Tokyo Electric Power Co | Distribution device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS495544A (ja) * | 1972-05-04 | 1974-01-18 |
-
1982
- 1982-05-14 JP JP8227282A patent/JPS58200347A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6354667U (ja) * | 1986-09-30 | 1988-04-12 | ||
| JPS6485531A (en) * | 1987-09-28 | 1989-03-30 | Tokyo Electric Power Co | Distribution device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58200347A (ja) | 1983-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6146858B2 (ja) | ||
| US5032983A (en) | Entry point mapping and skipping method and apparatus | |
| JPS6232500B2 (ja) | ||
| JPH05298088A (ja) | マイクロコンピュータ | |
| JP2541940B2 (ja) | マイクロプログラム制御装置 | |
| JPS63163533A (ja) | マイクロコンピユ−タ | |
| JPS6218932B2 (ja) | ||
| JPS61838A (ja) | マイクロプログラム制御装置 | |
| JPH0810429B2 (ja) | マイクロプログラム制御装置 | |
| JPH02210537A (ja) | マイクロプログラム制御装置 | |
| JPH0128965B2 (ja) | ||
| JPH0512003A (ja) | マイクロプログラム制御方式 | |
| JPS636637A (ja) | メモリ切替装置 | |
| JPS6015744A (ja) | マイクロ命令制御方式 | |
| JPS62154036A (ja) | アドレス・トレ−ス回路 | |
| JPS59105149A (ja) | マイクロプログラム制御装置 | |
| JPS619733A (ja) | テスト装置 | |
| JPS59186048A (ja) | マイクロプログラム制御方式 | |
| JPS5824808B2 (ja) | マイクロプログラム制御デ−タ処理装置の初期起動処理方式 | |
| JPH0133852B2 (ja) | ||
| JPS5852261B2 (ja) | プログラム処理方式 | |
| JPS6198444A (ja) | 制御記憶システム | |
| JPS58123146A (ja) | メモリアドレス拡張方式 | |
| JPS58159149A (ja) | 命令コ−ド変換方式 | |
| JPS58186846A (ja) | マイクロプログラム制御装置 |