JP2548428B2

JP2548428B2 - タイミング発生装置

Info

Publication number: JP2548428B2
Application number: JP2144719A
Authority: JP
Inventors: 勝彦上田; 利一鈴木; 則人木下
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1989-06-05
Filing date: 1990-06-01
Publication date: 1996-10-30
Anticipated expiration: 2011-10-30
Also published as: EP0401763B1; KR910001536A; JPH0394303A; DE69031361T2; EP0401763A2; US5185880A; KR930003409B1; EP0401763A3; DE69031361D1

Description

【発明の詳細な説明】産業上の利用分野本発明はTDMAディジタル自動車電話制御、一般シーケ
ンス制御等、一定の周期をもつ非常に多くのタイミング
信号を必要とする機器制御に適したタイミング発生装置
に関するものである。

従来の技術機器制御において、一定の周期を持つタイミング信号
を必要とするものが多く存在する。このタイミング信号
を発生する装置としては、ハードウェアだけで発生させ
るものと、ハードウェアとソフトウェアの両者で発生さ
せるものの二つがあるが、後者のものは、汎用性と仕様
変更に対する柔軟性の点で前者に優る。

後者の構成をもつ従来のタイミング発生装置としては
例えばMCS−96ユーザーズ・マニュアル（1985年７月10
日、インテルジャパン株式会社発行）19頁〜21頁、高速
出力ユニツトに示されている装置がある。第２図に、前
記マニュアル19頁に示されているブロック図を簡略した
ものを示す。第２図において21は出力基準時間発生用の
タイマ、22は８ワードの連想メモリでありその１ワード
は第３図に示したように基本的には出力時刻指定部31、
出力端子指定部32、動作指定部33から構成される。23は
タイマ21と連想メモリ22の出力時刻指定部31を比較する
比較器である。

次に以上のように構成された従来のタイミング発生装
置の動作を説明する。今例として、第４図に示したよう
なタイミング信号41を端子Ａと名付けられた端子から、
タイミング信号42を端子Ｂと名付けられた端子から発生
させる場合を考える。このタイミング信号を発生させる
ためには、タイミング信号41、42の変化43、44、45、46
を発生させる時刻n1、n2、n3、n4、その時の信号変化及
び変化を発生させる端子名を、第５図に示したように連
想メモリ22に予め格納しておく。そしてタイマ21の内容
がインクレメントされる毎に、タイマ21出力と連想メモ
リ22の全ての出力時刻指定部31を比較器23で比較し、両
者が一致した時、出力端子指定部32で指定した端子に動
作指定部33で指定した変化を行わせ、タイミング信号4
1、42を発生する。

発明が解決しようとする課題しかしながらこの従来のタイミング発生装置では、タ
イマ21をインクレメントした後、次のインクレメントを
行なうまでに、タイマ21出力と連想メモリ22の全ての出
力時刻指定部31の比較動作を終了する必要がある。この
ためこの考え方に従い多くの変化点を持つタイミング信
号を発生する装置を作ることは難しい。具体的に述べる
と本従来例では、２マイクロ秒の精度を持つタイミング
信号が発生できるが連想メモリ22のワード数は８である
ため、８個を越える変化点を持つタイミング信号の発生
はできないという問題点を有している。

本発明はかかる点に鑑み、タイミング信号の発生がソ
フトウェアで記述できかつ多くの変化点を持つタイミン
グ信号の発生も可能なタイミング信号発生装置を提供す
ることを目的とする。

課題を解決するための手段本発明は、その出力が装置外部に出力される複数個の
第１のフリップフロップと、外部から与えられる基準ク
ロック信号によりその内容をインクレメントする基準時
刻用タイマと、前記第１のフリップフロップの何れかを
指定する端子指定部、指定したフリップフロップに実施
する操作を指定する端子操作指定部、操作実施に装置外
部から与えられる外部条件を考慮するか否かを指定する
条件部、その操作を実施してから次の操作を実施するま
での時間間隔を指定する待ち時間部で構成される複数個
の命令を格納する命令メモリと、後述の実行要求手段１
もしくは実行要求手段２から実行要求が出力された時、
前記命令メモリから出力される命令の端子指定部、端子
操作指定部、条件部及び外部条件を解読し、端子指定部
で指定される前記第１のフリップフロップに端子変化指
定部で指定された操作を実施する実行部と、前記基準時
刻用タイマ出力が前記第１のフリップフロップを操作し
たいタイミングを示した時、前記命令メモリに実行した
い命令が記憶されているアドレスを、前記実行部にはそ
のアドレスの命令の実行要求を出力する第１の実行要求
手段と、前記第１の実行要求手段が実行要求を出力した
時、及び自らが実行要求を出力した時、前記命令メモリ
へ与えられるアドレスに１を加算したもの、並びに、実
行を要求した命令の待ち時間部の値を１減じたものを初
期値として取り込み、その後は前記タイマのインクレメ
ントと同期して待ち時間の値をデクリメントし、その内
容が零になった時、前記命令メモリには取り込んだアド
レスを、前記実行部には命令実行要求を出力する第２の
実行要求手段とを備えたタイミング発生装置である。

作用本発明は前記した構成により、前記第１及び第２の実
行要求部が独立に命令の実行を前記実行部に要求し、タ
イミング信号の変化点を記述した前記命令メモリ内の命
令が実行されることで所望のタイミング信号を前記第１
のフリップフロップから発生するものである。そして、
前記第１の実行要求部は前記タイマ出力をもとに命令実
行管理を行い、前記タイマが所望の値を示したときに実
行を要求し、前記第２の実行要求部は実行された命令が
自ら示す次命令実行までの待ち時間をもとに命令実行管
理を行うことができるものである。

実施例第１図は本発明の一実施例のブロック図を示すもので
あるが、その構造を説明する前に本タイミング発生装置
構成の基本となっているタイミング発生方法についての
考え方を説明する。

機器制御で使用するタイミング信号において、信号変
化点の位置が絶対時間でしか定義できない場合は少な
く、多くの場合それは変化点間の相対的な関係で定義で
きる。例えば、第６図に示したタイミング信号601、602
の変化点603〜606のうち変化点603は出力基準時間を示
すタイマが０を示した後の最初の変化点であるので、タ
イマが示す絶対時刻At1を用いるしか変化位置を指定す
る方法はないが、変化点604、605、606の位置はそれぞ
れ１つ前の変化点603、604、605からの相対時間Mt1、Mt
2、Mt3で定義出来る。同様にタイミング信号607、608の
変化点609〜612で、変化点609の位置は何等かの理由に
より変化点604からの相対時間では定義できないとする
とタイマが示す絶対時刻At2で定義することになるが、
変化点610、611、612の位置はそれぞれ１つ前の変化点6
09、610、611からの相対時間Mt4、Mt5、Mt6で定義出来
る。

先に述べた従来例ではAt1、At2のような絶対時刻だけ
でタイミング信号変化を管理する考えに基づいてタイミ
ング発生装置を構成していたが、本願発明ではタイミン
グ発生装置がAt1、At2のような絶対時刻と、Mt1、Mt2、
・・・、Mt6のような相対時間の両方で管理できること
に基づいてタイミング発生装置を構成している。具体的
には第１図において、タイマ106、スタートレジスタ107
を中心とした構成で絶対時刻で定義される変化（例えば
変化点603、609）発生の管理を行い、ワークレジスタ11
2、零検出器118を中心とした構成で相対時間で定義され
る変化（例えば、変化点604〜606、610〜612）発生の管
理を行っている。

次に、第１図に示したブロック図の構造を述べる。第
１図において、101は命令メモリであり、メモリ内の命
令を実行する事で第６図に示したタイミング信号を発生
する。更に詳しく述べれば命令を実行することで603〜6
06、609〜612に示したタイミング信号変化を発生する。
命令は第７図に示したように、操作を行う端子名を指定
する端子指定部71、選択した端子から出力する内容を指
定する端子操作指定部72、次の変化までの待ち時間を指
定する待ち時間指定部73、外部条件を判定して端子の操
作を行うかどうかを指定する条件部74から構成される。
そして第６図の変化603〜606、609〜612を発生させる場
合には、第８図に示したように、各変化を発生する命令
81〜88を命令メモリ101のｎ番地から格納しておく。102
は命令の端子指定部71を解読しさらに後述の実行要求信
号128が“1"の時に、その端子に対応するフリップフロ
ップ105に書き込み信号を出力するデコーダ、103は命令
の条件部74が“1"のとき外部条件を判定し、外部条件が
“1"なら“1"を、“0"なら“0"を出力し、条件部74が
“0" のときは外部条件を判定せず常に“1"を出力する条件判
定部である。104は、命令の端子操作指定部72と条件判
定部103の出力により第１表の値を出力するデコーダで
ある。

105はその出力が端子信号となる複数のフリップフロ
ップであり、書き込み信号はデコーダ102から、書き込
みデータはデコーダ104から与えられる。106は一定の周
期を持つ出力基準時間を発生するタイマであり、外部か
ら与えられるインクリメント信号によりその内容を増し
て行く。

107はタイマ106が発生する絶対時刻により命令を実行
するために設けたスタートレジスタであり時刻部108と
アドレス部109で構成される。第６図の変化603、609を
発生させる場合には第９図に示したように、スタートレ
ジスタ107を構成する１つのレジスタ91に、変化点603に
対応する絶対時刻At1と命令81が格納されている命令メ
モリ101のアドレスｎを格納しておき、同様にレジスタ9
2には変化点609に対応する絶対時刻At2と命令85が格納
されている命令メモリ101のアドレスｎ＋４を格納して
おく。また、スタートレジスタ107は第９図に示したよ
うに２ワードで構成する。110はタイマ106の出力と全て
のスタートレジスタ107の時刻部108の比較を行う比較器
であり、両者が一致した時“1"となる一致信号111を出
力する。112は第６図の変化点604〜606、610〜612の発
生のように、１つ前の変化点からの相対時間に基づいて
次のタイミング信号変化を発生させるために使用するワ
ークレジスタであり、命令メモリ101から出力される命
令の待ち時間指定部73を初期値とする待ち時間部113、
スタートレジスタ107から出力されるアドレス部109に１
を加えたものを初期値として命令メモリ101へアドレス
を出力するアドレス部114、さらに値“1"で、待ち時間
部113とアドレス部114の内容が有効であることを示すフ
ラッグ部115で構成される。フラッグ部115の出力はリー
ドフラッグ信号116となる。またワークレジスタ112はス
タートレジスタ107と同じワード数だけ設け（本実施例
では２ワード）、さらにワークレジスタ112内容はタイ
マ106のインクレメントと同期して読み出し、操作、書
き込みが行われる。117はワークレジスタ112出力の待ち
時間部113の内容を、タイマ106のインクレメントと同期
してデクリメントするために用いるデクリメンタ、118
はワークレジスタ112出力の待ち時間部113の内容が零か
否かを判定する零検出器であり、零検出で“1"となる零
検出信号119を出力する。120は後述の実行要求信号128
が“1"の時は後述のマルチプレクサ124出力に１を加算
し、実行要求信号128が“0"の時はマルチプレクサ124出
力に０を加算するインクレメンタである。121は命令メ
モリ101の出力である命令の待ち時間部73が零か否かを
判定する零検出器であり、零検出で“1"となる零検出信
号122を出力する。123、124、125、126はマルチプレク
サである。127は制御部であり、一致信号111、リードフ
ラッグ信号116、零検出信号119、122をもとに、第２表
に示した関係で実行要求信号128を、第３表に示した関
係でマルチプレクサ123の入力選択を、第４表に示した
関係でマルチプレクサ124の入力選択を、第５表に示し
た関係でマルチプレクサ125、126の入力選択を、第６表
に示した関係でワークレジスタ112のフラッグ部115への
入力信号であるライトフラッグ信号129を生成する制御
部である。

以上のように構成したタイミング信号発生装置の動作
を、第６図に示したタイミング信号を発生する場合を例
に取り説明する。

先ず、フラッグ部115は予めリセットしておくものと
する。タイマ106がインクリメントされる毎にスタート
レジスタ107の時刻部108がタイマ106出力と比較され
る。そしてタイマ106出力がAt1になった時、比較器110
から"1"である一致信号111が制御部127に出力され次に
示す動作１が行なわれる。

動作１１）フラッグ部115は予めリセットしておいたので、リ
ードフラッグ信号116は“0"であり、制御部127は第３表
に従いマルチプレクサ123のＡ側入力を選択する。そこ
で、スタートレジスタ内107のアドレス部109が命令メモ
リ101に出力され、ｎ番地の命令81が命令メモリ101から
出力される。また今の状態は第２表のケースａであるの
で、制御部127は実行要求信号128をデコーダ102に出力
する。そこでデコーダ102は命令81の端子指定部71をデ
コードし、複数個のフリップフロップからなるフリップ
フロップ105の中で端子Ａに対応するフリップフロップ
へ書き込み信号を出力する。

２）一方選択されたフリップフロップへの書き込みデー
タは、デコーダ104で端子操作指定部72、条件判定部103
出力を解読し生成される。今回、命令81の条件指定部74
は“0"であるので外部条件は判定されず条件判定部103
からは“1"が出力され、また端子操作指定部72は“1"の
出力を指定しているので、第１表に従い端子Ａに対応す
るフリップフロップ105への書き込みデータは“1"とな
る。

３）上記１）、２）の動作により、端子Ａに第６図中の
変化603が起こる。

４）制御部127は、第２表ケースａに対応して実行要求
信号128を出力したので、マルチプレクサ124には第４表
に従いＢ側入力を選択する信号を出力し、インクリメン
タ120には１の加算を指示する。そこでスタートレジス
タ107のアドレス部109出力であるｎに１を加えたｎ＋１
がワークレジスタ112のアドレス部114に書き込まれる。

また制御部127は、第５表に従いマルチプレクサ125に
Ｂ側入力を選択する信号を出力する。そこで命令81の待
ち時間指定部73のMt1はマルチプレクサ125を経由してデ
クリメンタ117に送られ、アドレス部114にｎ＋１を書き
込むワークレジスタ112の待ち時間部113にはMt1−１が
書き込まれる。

５）制御部127は、第５表に従いマルチプレクサ126にＢ
側入力を選択する信号を出力する。一方待ち時間Mt1は
零でないので零検出器121出力は“0"となり、制御部127
は第６表に従って“1"のライトフラッグ信号129を出力
する。そこでアドレス部114にｎ＋１を書き込むワーク
レジスタ112のフラッグ部115には“1"が書き込まれる。

６）この後、タイマ106がインクレメントされる毎にワ
ークレジスタ112の読み出し、操作、書き込みが行われ
る。この時マルチプレクサ126は第５表に従いＡ側が選
択されるのでリードフラグ116は操作されずにそのまま
保存される。マルチプレクサ124は第４表に従いＡ側が
選択され、かつインクレメンタ120では０が加算される
ので（何故ならば実行要求信号128が“0"）、アドレス
部114は操作されずにそのまま保存される。

一方、マルチプレクサ125は第５表に従いＡ側が選択
されるので、待ち時間部113はデクリメンタ117で１減算
された後、再び書き込まれる。そこで、先ほど書き込ま
れた値Mt1−１は、タイマ106のインクレメントと同期し
てMt1−２、Mt1−３、・・・、となりやがて零となる。
この時、零検出器118から“1"である零検出信号119が制
御部127に出力され次に示す動作２が行なわれる。

動作２１）フラッグ部115出力のリードフラッグ信号116は“1"
であるので、制御部127は第３表に従いマルチプレクサ1
23のＢ側入力を選択する。そこで、ワークレジスタ112
のアドレス部114出力ｎ＋１が命令メモリ101に出力さ
れ、ｎ＋１番地の命令82が命令メモリ101から出力され
る。また今の状態は第２表のケースｂであるので、制御
部127は実行要求信号128をデコーダ102に出力する。そ
こでデコーダ102は命令82の端子指定部71をデコード
し、複数個のフリップフロップからなるフリップフロッ
プ105の中で端子Ｂに対応するフリップフロップ105へ書
き込み信号を出力する。

２）一方選択されたフリップフロップへの書き込みデー
タは、デコーダ104で端子操作指定部72、条件判定部103
出力を解読し生成される。今回、命令81の条件指定部74
は“0"であるので外部条件は判定されず条件判定部103
からは“1"が出力され、また端子操作指定部72は“1"の
出力を指定しているので、第１表に従い端子Ｂに対応す
るフリップフロップ105への書き込みデータは“1"とな
る。

３）上記１）、２）の動作により、端子Ｂに第６図中の
変化604が起こる。

４）制御部127は、第２表ケースｂに対応して実行要求
信号128を出力したので、マルチプレクサ124には第４表
に従いＡ側入力を選択する信号を出力し、インクリメン
タ120には１の加算を指示する。そこでワークレジスタ1
12のアドレス部114出力ｎ＋１に１を加えたｎ＋２がア
ドレス部114に書き込まれる。

また制御部127は、第５表に従いマルチプレクサ125に
Ｂ側入力を選択する信号を出力する。そこで命令81の待
ち時間指定部73のMt2はマルチプレクサ125を経由してデ
クリメンタ117に送られ、アドレス部114にｎ＋２を書き
込むワークレジスタ112の待ち時間部113にはMt2−１が
書き込まれる。

５）制御部127は、第５表に従いマルチプレクサ126にＢ
側入力を選択する信号を出力する。一方待ち時間Mt2は
零でないので零検出器121出力は“0"となり、制御部127
は第６表に従って“1"のライトフラッグ信号129を出力
する。そこでアドレス部114にｎ＋２を書き込むワーク
レジスタ112のフラッグ部115には“1"が書き込まれる。

一方、マルチプレクサ125は第５表に従いＡ側が選択
されるので、待ち時間部113はデクリメンタ117で１減算
された後、再び書き込まれる。そこで、先ほど書き込ま
れた値Mt2−１は、タイマ106のインクレメントと同期し
てMt2−２、Mt2−３、・・・、となりやがて零となる。
この時、零検出器118から“1"である零検出信号119が制
御部127に出力され、命令メモリ101内ｎ＋２番地の命令
83に対し、上記の１）から動作２が再び行なわれる。

命令83、84の実行により、第６図中の変化605、606を
発生するが変化606を発生する命令84の待ち時間指定部7
3は零である。そこで制御部127は上述の動作２の５）に
おいて第６表に従い、待ち時間部113、アドレス部114の
内容が無効であることを示す“0"をワークレジスタ112
のフラッグ部115に書き込む。そこでフラッグ部115は上
述の動作１を行う直前の状態と同じになる。この状態で
タイマ106出力が再びAt1を示したとき動作１が再開され
る。

また、これらの動作中にタイマ106がAt2を示したとき
から、上に述べた動作と同様の動作により命令85、86、
87、88を実行し端子Ｃ、Ｄからタイミング信号607、608
を出力する。但し、ワークレジスタ112としては、２ワ
ード設けたワークレジスタ112の中でタイミング信号60
1、602発生に使用していない方のレジスタを使用する。

以上のように本実施例によれば、命令内に次の命令実
行までの待ち時間を記述し、これをワークレジスタ11
2、デクリメンタ117、零検出器118等で管理すること
で、出力基準時間を発生するタイマ106がインクレメン
トされ次のインクレメントが行われる間にスタートレジ
スタ107内の時刻部108とタイマ106出力の比較は２回し
か行っていないが、第６図に示したようなタイミング信
号変化点が８個である信号を発生することができる。す
なわち、絶対時刻でしか定義できないタイミング信号の
変化点数が２個以内である限り、命令メモリ101のワー
ド数に等しい変化点を持つタイミング信号を発生させる
ことができる。また、変化点の多いタイミング信号の発
生に対しても命令メモリ101のワード数を増すことだけ
容易に対応することができる。さらに第６図のタイミン
グ信号601、602を、その相対関係を保ったまま移動させ
たい場合にも、スタートレジスタ107の時刻部108の内容
を変更するだけで良い。

第10図は請求項４記載の発明の一実施例のブロック図
を示すものである。第10図のブロック図と第１図のブロ
ック図は、フリップフロップ105の後にフリップフロッ
プ1001を設けている点が異なっている。第11図にフリッ
プフロップ105、1001の詳細な構成図を示す。

第11図でフリップフロップ105のデータ入力（Ｄ入
力）はデコーダ104出力で、タイミング入力（Ｔ入力）
はデコーダ102出力で制御される。またフリップフロッ
プ1001のデータ入力（Ｄ入力）はフリップフロップ105
のＱ出力に接続され、タイミング入力（Ｔ入力）はタイ
マ106をインクレメントするタイマインクレメント信号
に接続されている。また1101、1102はフリップフロップ
105を構成する具体的なフリップフロップを、1103、110
4はフリップフロップ1001を構成する具体的なフリップ
フロップを示している。

以上のように構成したタイミング信号発生装置の動作
を説明する。第10図でフリップフロップ105操作までは
第１図の動作説明で述べたことと全く同じであるので動
作説明は省略し、フリップフロップ1001の動作を説明す
る。命令実行によりフリップフロップ1101が操作され、
第12図に示したようなタイミング信号1201が出力された
場合を考える。この時フリップフロップ1103のＤ入力は
フリップフロップ1101のＱ出力に接続され、Ｔ入力はタ
イマインクレメント信号に接続されているので、フリッ
プフロップ1103のＱ出力はタイマインクレメント信号に
同期して変化し、タイミング信号1202を出力する。同様
にフリップフロップ1102のＱ出力が第12図のタイミング
信号1203を発生した場合、フリップフロップ1104のＱ出
力からはその変化がタイマインクレメント信号に同期し
たタイミング信号1204が出力される。

以上のように本発明の実施例によれば、タイマインク
レメント信号をＴ入力とするフリップフロップ1001を設
けることで、フリップフロップ105の出力変化タイミン
グは命令実行タイミングに依存しているにもかかわら
ず、外部に対しては外部から与えられるタイマインクレ
メント信号の精度で一斉に変化しているように見せるこ
とができる。

第13図は請求項５記載の発明の一実施例のブロック図
を示すものである。第10図のブロック図と第13図のブロ
ック図の違いは、命令メモリ101のビット幅を１ビット
増した命令メモリ1301と、デコーダ102、デコーダ104、
フリップフロップ1001をそれぞれ若干変更したデコーダ
1302、デコーダ1305、フリップフロップ1306を設けてい
る点、及び命令の端子操作指定部72で指定できる操作を
追加した事である。第７表にデコーダ1302の入力と、フ
リップフロップ105のデータ入力となる出力信号1303と
の関係を示す。第７表で、ケースｃ、ｄが追加した端子
操作である。デコーダ1302はデコーダ104と異なり、デ
コーダ1305へ書き込み許可信号1304も出力するがこれを
第８表に示す。

また第１図でデコーダ102は命令の端子指定部71を解読
し実行要求信号128が“1"の時に、解読結果に対応する
フリップフロップ105に書き込み信号を出力するデコー
ダであったが、デコーダ1305は、実行要求信号128と書
き込み許可信号1304が共に“1"の時に、解読結果に対応
するフリップフロップ105に書き込み信号を出力するデ
コーダである。従って今回追加し第７表のケースｃ、ケ
ースｄに示した命令は次のような操作を行なうことにな
る。

ケースｃの命令条件判定部103出力が“0"の場合、フリップフロップ105
を“0"にクリアする。条件判定部103出力が“1"の場
合、フリップフロップ105は操作しない。

ケースｄの命令条件判定部103出力が“1"の場合、フリップフロップ105
を“1"にセットする。条件判定部103出力が“0"の場
合、フリップフロップ105は操作しない。

第14図に命令メモリ1301に格納されれいる命令のフォ
ーマットを示す。この命令フォーマットが第７図に示し
たものと異なる点は、転送指定部1401を設けていること
である。転送指定部1401はフリップフロップ1306がフリ
ップフロップ105のＱ出力を取り込むか否かを制御する
ビットであり、“1"の場合転送することを示す。

第15図にフリップフロップ105、1306の詳細なブロッ
ク図を示す。第15図でフリップフロップ105を構成する
フリップフロップ1101のデータ入力はデコーダ1302出力
に、タイミング入力はデコーダ1305出力に接続される。
またフリップフロップ1306を構成するフリップフロップ
1103のデータ入力はフリップフロップ1101のＱ出力に接
続される。またフリップフロップ1103のタイミング入力
にはゲート1501を経由してタイマインクレメント信号が
与えらているので、命令の転送指定部1401が“1"の場合
のみフリップフロップ105の出力がフリップフロップ130
6に取り込まれる。

以上のように構成したタイミング信号発生装置の動作
を第16図に示したタイミング信号1601を出力する場合を
例にとり説明する。タイミング信号1601の実線部は、条
件判断部103により判断した３箇所（第16図中の1602、1
604、1606）の外部条件全てが“1"の場合の波形であ
り、破線部は上記３箇所の外部条件の何れかが“0"の場
合の波形である。これらタイミング信号を発生する場
合、命令メモリ1301には、第17図に示した命令1701、17
02、1703を格納しておく。命令1701、1702、1703は先に
示した実施例の場合と同様の手順により、第16図に示し
た1602、1604、1606の位置でそれぞれ実行される。

1602の位置では命令1701が実行されるが、この時外部
条件が“1"であると条件判定部103は“1"を出力し、デ
コーダ1302は第７表、第８表のケースａに従って“1"で
ある出力信号1303と書き込み許可信号1304を出力する。
そこでデコーダ1305からは書き込み信号がフリップフロ
ップ1101に出力され、フリップフロップ1101の出力は、
1602の位置に示した実線となる。

また外部条件が“0"であるとデコーダ1302からは第７
表、第８表のケースａに従って“0"である出力信号1303
と“1"である書き込み許可信号1304を出力する。そこで
デコーダ1305からは書き込み信号がフリップフロップ11
01に出力され、フリップフロップ1101の出力は、1602の
位置に示した破線となる。しかし、何れの場合も命令17
01の転送指定部1401は“0"であるのでゲート1501が閉め
られ、フリップフロップ1101の出力がタイマインクレメ
ント信号でフリップフロップ1103に転送されることはな
い。そこで第16図の1603の位置に実線で示したように前
出力が保持されたタイミング信号がフリップフロップ11
03から出力されることなる。

1604の位置では命令1702が実行されるが、この時外部
条件が“1"であると条件判定部103は“1"を出力し、デ
コーダ1302は第８表のケースｃに従って“0"である書き
込み許可信号1304を出力する。そこでフリップフロップ
1101の出力は変更されず、1604の位置に示した実線とな
る。

また外部条件が“0"であるとデコーダ1302からは第７
表のケースａに従って“0"である出力信号1303と、“1"
である書き込み許可信号1304が出力されフリップフロッ
プ1101の出力は、1604の位置に破線で示したタイミング
信号となる。即ち、命令1702実行終了後のフリップフロ
ップ1101は、1602、1604の位置で外部条件が共に“1"で
あった場合にのみ“1"となり、これ以外は“0"となる。

また先ほどと同様に、何れの場合も命令1701の転送指
定部1401は“0"であるのでゲート1501が閉められ、フリ
ップフロップ1101の出力がタイマインクレメント信号で
フリップフロップ1103に転送されることはない。そこで
1605の位置に実線で示したように前出力が保持されたタ
イミング信号がフリップフロップ103から出力されるこ
となる。

1606の位置では命令1703が実行されるが、この時のフ
リップフロップ1101操作は1605の位置での操作と全く同
じである。そこで1606の位置でのフリップフロップ1101
は、1602、1604、1606の位置で外部条件が共に“1"であ
った場合にのみ“1"となり、これ以外は“0"となる。

また命令1703の転送指定部1401は“1"であるのでフリ
ップフロップ1101の出力がフリップフロップ1103に転送
され、第16図の1607の位置に示したタイミング信号とな
る。すなわちこの位置のタイミング信号1601は、時間的
に異なる1602、1604、1606の３箇所の外部条件を、論理
積（AND）で判定した結果となっている。また、1602、1
604、1606の外部条件を論理和（OR）で判定した結果を
出力したい場合には、命令1702、1703を第７表のケース
ｄに対応する命令に置き換えればよい。

以上のように本発明の実施例によれば、外部条件の判
断結果によりフリップフロップ105の内容を変更しない
ことを指示する命令とそれを実行するデコーダ1302、13
05と、命令にフリップフロップ105からフリップフロッ
プ1306への転送を制御するビットを設けることで、時間
的に異なる位置の外部条件を判断した結果を反映したタ
イミング信号を発生することができる。

発明の効果以上説明したように本発明によれば、命令実行を全て
絶対時刻で管理するのではなく、命令で次命令実行まで
の待ち時間を記述した相対時間による命令実行管理を併
用しており、タイミング信号変化を発生させる個数と、
出力基準時間を発生するタイマがインクレメントされる
期間で行える絶対時刻と所望出力時刻との比較可能個数
との関係を分離させている。そして、タイミング信号変
化を発生させることができる個数が基本的にはメモリの
ワード数だけに依存することを可能にしており、結果と
して本発明によればソフトウェアで多くの変化点を持
ち、かつ精度の高いタイミング信号を発生させることが
できその実用的価値は大きい。

【図面の簡単な説明】

第１図は本発明の一実施例におけるタイミング発生装置
のブロック図、第２図は従来のタイミング発生装置のブ
ロック図、第３図は従来のタイミング発生装置で使用す
る命令を示す図、第４図は従来のタイミング発生装置の
タイミング図、第６図、第12図、第16図は本発明の実施
例におけるタイミング図、第５図は従来のタイミング発
生装置の連想メモリの内容を示す図、第７図、第14図、
第17図は本発明の実施例で使用する命令を示す図、第８
図は同実施例の命令メモリの内容を示す図、第９図は同
実施例のスタートレジスタの内容を示す図、第10図は本
発明の他の実施例におけるタイミング発生装置のブロッ
ク図、第11図、第15図は同実施例のフリップフロップの
構成図、第13図は本発明の他の実施例におけるタイミン
グ発生装置のブロック図である。 101、1301…命令メモリ、102、104、1302、1305…デコ
ーダ、103…条件判定部、105、1001、1306…フリップフ
ロップ、106…タイマ、107…スタートレジスタ、110…
比較器、112…ワークレジスタ、117…デクリメンタ、11
8…零検出器、120…インクレメンタ、121…零検出器、1
27…制御部。

Claims

(57)【特許請求の範囲】

【請求項１】その出力が装置外部に出力される複数個の
第１のフリップフロップと、外部から与えられる基準ク
ロック信号によりその内容をインクレメントする基準時
刻用タイマと、前記第１のフリップフロップの何れかを
指定する端子指定部、指定したフリップフロップに実施
する操作を指定する端子操作指定部、操作実施に装置外
部から与えられる外部条件を考慮するか否かを指定する
条件部、その操作を実施してから次の操作を実施するま
での時間間隔を指定する待ち時間部で構成される複数個
の命令を格納する命令メモリと、後述の実行要求手段１
もしくは実行要求手段２から実行要求が出力された時、
前記命令メモリから出力される命令の端子指定部、端子
操作指定部、条件部及び外部条件を解読し、端子指定部
で指定される前記第１のフリップフロップに端子変化指
定部で指定された操作を実施する実行部と、前記基準時
刻用タイマ出力が前記第１のフリップフロップを操作し
たいタイミングを示した時、前記命令メモリに実行した
い命令が記憶されているアドレスを、前記実行部にはそ
のアドレスの命令の実行要求を出力する第１の実行要求
手段と、前記第１の実行要求手段が実行要求を出力した
時、及び自らが実行要求を出力した時、前記命令メモリ
へ与えられるアドレスに１を加算したもの、並びに、実
行を要求した命令の待ち時間部の値を１減じたものを初
期値として取り込み、その後は前記タイマのインクレメ
ントと同期して待ち時間の値をデクリメントし、その内
容が零になった時、前記命令メモリには取り込んだアド
レスを、前記実行部には命令実行要求を出力する第２の
実行要求手段とを備えたことを特徴とするタイミング発
生装置。
【請求項２】請求項１記載のタイミング発生装置の前記
第１の実行要求手段が、命令実行希望時刻を記憶する時
刻部とその時刻に実行したい前記命令メモリのアドレス
を記憶しこれを前記命令メモリへ出力するアドレス部の
対で構成される複数個のスタートレジスタと、前記基準
時刻用タイマがインクレメントされる毎に全ての前記ス
タートレジスタの時刻部と前記基準時刻用タイマ出力を
時分割で比較する１つの比較器と、前記比較器で前記ス
タートレジスタの時刻部と前記基準時刻用タイマ出力の
両者が一致したことが検出された時、前記実行部に実行
要求を出力する制御部で構成されたことを特徴とするタ
イミング発生装置。
【請求項３】請求項１記載のタイミング発生装置の前記
第２の実行要求手段が、前記命令メモリへ与えられる命
令実行アドレスに１を加算するインクリメンタと、前記
インクリメンタにその入力が接続され出力は前記命令メ
モリへのアドレスとなるアドレス部並びに次命令実行ま
での待ち時間を記憶する待ち時間部の対で構成されその
ワード数は前記スタートレジスタと同じであるワークレ
ジスタと、前記基準時刻用タイマがインクレメントされ
る毎に全前記ワークレジスタの待ち時間部が零であるか
を時分割で検出する零検出器と、前記基準時刻用タイマ
がインクレメントされる毎に全前記ワークレジスタの待
ち時間部のデクリメントと結果の再書き込みを時分割で
行うデクリメンタと、前記零検出器が零を検出した時前
記実行部に実行要求を出力する制御部で構成されたこと
を特徴とするタイミング発生装置。
【請求項４】請求項１記載のタイミング発生装置に、そ
の入力が第１のフリップフロップ出力に接続され、その
出力が前記出力端子に接続されると共に前記第１フリッ
プフロップの出力端子からの転送はタイマのインクレメ
ント信号で行う複数個の第２のフリップフロップを付加
したことを特徴とするタイミング発生装置。
【請求項５】請求項４記載のタイミング発生装置で、命
令メモリ内の命令に第１のフリップフロップから第２の
フリップフロップへのデータ転送を制御する制御ビット
を設け、前記制御ビットによりデータ転送が許可された
場合にのみ前記第１のフリップフロップから前記第２の
フリップフロップへデータ転送を行うことを特徴とする
タイミング発生装置。