JPH04107633A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプログラム制御装置に関する。

〔従来の技術〕

マイクロプログラムによる制御では、一般に読み出すべ
きマイクロ命令のアドレスは、直前あるいはより以前に
実行されたマイクロ命令によって決定される。

第２図および第３図は従来のマイクロプログラム制御装
置の２つの例のそれぞれの概略構成を示すブロック図で
ある。

第２図の構成では、制御記憶２１から読み出されたマイ
クロ命令が読み出しアドレスレジスタ２２にセットされ
るのと同時に、そのマイクロ命令中のアドレスフィール
ドがアドレスレジスタ２３にセットされ、次のマイクロ
命令の読み出しに使用される。また、第３図の構成では
、制御記憶３１から読み出されたマイクロ命令がまず読
み出しレジスタ３２にセットされた後、読み出しレジス
タ３２にセットされたマイクロ命令のアドレスフィール
ドがアドレスレジスタ３３へ転送され、マイクロ命令の
読み出しに使用される。第３図の構成は第２図の構成と
比較して次のマイクロ命令の読み出しが１マシンサイク
ルだけ遅れることになるため、実際にはマイクロ命令の
アドレスフィールドは、そのマイクロ命令の次の次に読
み出されるマイクロ命令のアドレスを指定することにな
る。マイクロプログラムの作りやすさ、制御の簡単さか
ら言えば第２図の構成の方がすくれているのは言うまで
もないが、実際には制御記憶の読み出しアクセスタイム
やゲート内／ゲート間の信号伝搬遅延時間の制約などか
ら、高速のクロックにより動作させるためには第３図の
構成をとらざるを得ないことがある。

第３図に示す構成のマイクロプログラム制御装置におい
て、ある命令を実行する場合について考えてみる。その
命令において実行されるマイクロ命令の数はｎステップ
で、各マイクロ命令をＭ　Ｉ　Ｉ　Ｍ２　、　Ｍ３　Ｈ
・・・２Ｍ０、これらのマイクロ命令が格納されている
制御記憶のアドレスをそれぞれＡ　１＋　Ａ２　＋　Ａ
３　＋　・・・ｌ　Ａｎとする。既に述べた通り、マイ
クロ命令Ｍｋのアドレス八〇はマイクロ命令Ｍ８−２の
アドレスフィールドにより指定される（但し３≦に≦ｎ
）。また、アドレスＡ１はその命令の実行開始前に外部
、たとえば、先行制御部から命令のデコード情報として
与えられる。第２図の構成の場合、アドレスＡ２はマイ
クロ命令Ｍ１のアドレスフィールドにより指定すること
ができるため、何ら問題は無い。しかし、第３図の構成
になるとアドレスＡ２をマイクロ命令で指定することは
できない。この場合のアドレスＡ２の指定方法の主なも
のとしては、次の２つの方法が考えられる。

（１）アドレスＡ１と同様、外部から命令デコード情報
として与える。

（２）アドレスＡ１に固定値を加算した結果をアドレス
Ａ２とする。

（１）と（２）とを比較した場合、（１）では先行制御
部からマイクロ命令のアドレスを２種類（ＡＩおよびＡ
２）送る必要があるため、ハードウェア量が大きくなる
という欠点がある。それに比べ、（２）は比較的少ない
ハードウェア量で実現できる。この理由によって、アド
レスＡ２はアドレスＡ、にある固定値を加算して作成す
るという方式がしばしば用いられる。

大型の情報処理装置においては、１マシンサイクルで実
行が終了する命令も多い。また、マイクロプログラムに
よりある命令の実行が終了した場合、通常、次に実行す
べき命令の先頭のマイクロ命令が読み出されるが、命令
の取り出しあるいはオペランドの取り出しの遅れ等によ
り次の命令が実行できないケースも頻繁に発生する。こ
のようなケースでは、次に実行する命令の開始が可能な
時点まで待つための何もしないマイクロ命令（ＩＤＬＥ
命令）を実行する必要がある。したがって、マイクロプ
ログラムはある命令の最後のマイクロ命令を実行した後
Ｉ　ＤＬＥ命令へ分岐するようにコーディングされるの
が普通である。

〔発明が解決しようとする課題〕

上述した従来のマイクロプログラム制御装置では、命令
の第２ステップ月のマイクロ命令が第１ステツプ目のマ
イクロ命令のアドレスに固定値を加算したアドレスから
読み出されるため、１マシンサイクルで実行が終了する
命令では第１ステツプ目のマイクロ命令実行後、同一の
ＩＤＬＥ命令へ分岐することができす、各命令ごとに別
々のアドレスにＩ　ＤＬＥ命令を用意しておかなければ
ならないので制御記憶として必要な容量が増加し、ハー
ドウェア量が増大するという欠点があった。

〔課題を解決するための手段〕

本発明のマイクロプログラム制御装置は、分岐制御フィ
ールドおよびアドレスフィールドを含むマイクロ命令を
格納する制御記憶と、この制御記憶から読み出した前記
マイクロ命令を保持する読み出しレジスタと、前記制御
記憶の読み出しアドレスを保持するアドレスレジスタと
、前記読み出しレジスタの出力の前記分岐制御フィール
ドをデコードするデコーダと、あらかじめ定められた固
定パターンの前記マイクロ命令を発生する固定マイクロ
命令発生回路と、前記デコーダの出力に従って前記読み
出しレジスタに前記制御記憶の出力をセットするか前記
固定マイクロ命令発生回路の出力をセットするかを選択
する選択回路とを有し、前記読み出しレジスタの出力の
前記分岐制御フィールドが前記固定パターンのマイクロ
命令の読み出しを指示している場合には前記固定マイク
ロ命令発生回路の出力を前記読み出しレジスタにセット
し、そうでない場合には前記読み出しレジスタの出力の
前記アドレスフィールドをもとに前記制御記憶の読み出
しアドレスを作成して前記アドレスレジスタにセットし
然る後に前記制御記憶を読み出して前記読み出しレジス
タにセットし演算制御に使用するように構成される。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例を示すブロック図である。

第１図において、メインメモリ１はソフトウェア命令や
、ソフトウェア命令で使用される種々のデータを格納す
るメモリである。キャッシュメモリ２はデータ処理装置
とメインメモリ１との間に位置し、メインメモリ１の記
憶内容の一部をコピーとして持つことによりデータ処理
装置からのメインメモリ１に対するアクセスを実質上高
速化する機能を存している。先行制御部３はキャッシュ
メモリ２から読み出した命令を解読し、オペランドのア
ドレス計算を行ってオペランドアドレスを生成し、キャ
ッシュメモリ２にオペランド読み出し要求を行う。キャ
ッシュメモリ２から読み出されたオペランドは演算処理
部４へ送られる。これと並行して先行制御部３ては各命
令に対応したマイクロプログラムの第１ステツプが格納
されている制御記憶５のアドレスを作成し、セレクタ１
２経由でアドレスレジスタ６に転送する。演算処理部４
はマイクロプログラム制御装置１４で動作するマイクロ
プログラムの制御に従って各命令に対応した演算処理を
行う。

制御記憶５はマイクロプログラムを格納する読み出し専
用メモリであり、１マシンサイクル当り１ワード（１マ
イクロ命令に対応）を読み出すことができる。アドレス
レジスタ６は制御記憶５から読み出すべきマイクロ命令
が格納されているアドレスを保持している。読み出しレ
ジスタ７は制御記憶５から読み出したマイクロ命令を格
納するレジスタである。読み出しレジスタ７は７ａ、７
ｂ　＋　　７　ｃの３つのフィールドに分けられる。フ
ィールド７ａおよび７ｂは、現在読み出しレジスタ７に
格納されているマイクロ命令の２ステツプ後に実行すべ
きマイクロ命令の格納されているアドレスおよびマイク
ロシーケンスの分岐制御等を指定する。フィールド７Ｃ
は演算処理部４に対する制御情報を格納している。ＩＤ
ＬＥ命令発生回路８は、命令の実行が終了した後、次の
命令を待つためのマイクロ命令（ＩＤＬＥ命令）として
必要なデータパターンを発生するための定数発生回路で
ある。

デコーダ９はフィールド７ｂで指定されるマイクロシー
ケンスの制御情報をデコードするための回路である。フ
ィールド７ｂの内容を詳細に示すと第４図のようになる
。フィールド７ｂは６ビツトで、上位２ビツトの値によ
りｎｏ　ｏｐｅｒａｔｌｏｎ　（Ｎ０Ｐ）、無条件分岐
４条件分岐、終了の各動作が指定され、下位４ビツトの
値により条件分岐の場合に演算処理部４から出力される
分岐条件の選択が行われる。固定値加算回路１０は第２
ステツプ目のマイクロ命令のアドレスを作成するために
、第１ステツプ目のマイクロ命令のアドレスにあらかじ
め決められた固定値を加算するための回路である。分岐
制御回路１１はデコーダ９の出力により条件分岐が指示
されたときに分岐条件選択フィールドに従って演算処理
部４から出力される分岐条件を選択しその結果によって
読み出しレジスタ７のフィールド７ａから送られてくる
アドレス情報を変更して出力する機能を有している。セ
レクタ１２はアドレスレジスタ６の入力を選択する回路
である。セレクタ１３は読み出しレジスタ７の入力を選
択する回路である。

次に、本実施例のマイクロプログラム制御装置１４の動
作をタイミングチャートを使用して説明する。

第７図は先行制御部３から命令が途切れなく供給される
ケースのタイミングチャートである。

図かられかるように、命令の第１ステツプのマイクロ命
令のアドレスは先行制御部３から与えられる。命令２で
は３ステツプのマイクロ命令が必要なため、第２ステツ
プのアドレスは固定値加算回路１０により第１ステツプ
のアドレスに固定値（ここではＤとしておく）を加算し
た値となる。

第３ステツプのアドレスは、第１ステツプのマイクロ命
令のフィールド７ａおよび７Ｃにより指定される。第７
図の例では、命令が途切れなく供給されるため、読み出
しレジスタ７に最後のマイクロ命令（例えばＭ３′）が
セットされ、実行された次のタイミングＴ６では、次に
実行すべき命令の第１ステツプのマイクロ命令（Ｍ、”
　’）がセットされる。

第５図は命令１と命令２の間に１マシンサイクル分の命
令の供給遅れが発生するケースである。

命令１は４ステツプのマイクロ命令から成っている。最
後のステップＭ４ではフィールド７ｂで終了コマンドが
指定される。この終了コマンドはデコーダ９によりデコ
ードされてセレクタ１３の選択信号が出力される。この
とき、タイミングＴ５で次に実行すべき命令の第１ステ
ツプのアドレスがアドレスレジスタ６にセットされてい
るとこの選択信号は無視されて制御記憶５の出力が選択
されるが、第５図のタイミングＴ５ではまだ次に実行す
べき命令の第１ステツプのアドレスがアドレスレジスタ
６にセットされていないため、デコーダ９からの選択信
号が有効となり、ＩＤＬＥ命令発生回路８の出力が選択
されて読み出しレジスタ７にセットされる。

第６図は命令１と命令２の間に２マシンサイクル分の命
令の供給遅れが発生するケースである。

命令１は１ステツプのマイクロ命令から成っているため
、第１ステツプのマイクロ命令で終了コマンドが指定さ
れる。この終了コマンドはデコーダ９でデコードされセ
レクタ１３によりＩＤＬＥ命令発生回路８の出力を選択
して夕、イミングＴ３に読み出しレジスタ７にセットさ
れる。このＩＤＬＥ命令のフィールド７ｂではやはり終
了コマンドが指定されているので、タイリングＴ４でも
ＩＤＬＥ命令が読み出しレジスタ７にセ・ントされる。

タイミングＴ５では、次に実行する命令の第１ステツプ
が制御記憶５から読み出されて読み出しレジスタ７にセ
ットされる。

〔発明の効果〕

以上説明したように本発明は、マイクロ命令中の分岐制
御フィールドで終了コマンドが指定された場合に、制御
記憶からマイクロ命令を読み出すかわりにあらかじめ決
められた固定パターンの値を読み出しレジスタにセット
することにより、１７／ンサイクルで終了する命令を実
行後に分岐すべきＩ　ＤＬＥ命令を複数のアドレスに持
つ必要を無＜シ、制御記憶として必要な容量が増加する
のを防止できるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図お
よび第３図は従来のマイクロプラグラム制御装置の２つ
の例のそれぞれの概略構成を示すブロック図、第４図は
第１図の実施例におけるマイクロ命令の分岐制御フィー
ルドを説明するための図、第５図、第６図および第７図
はいずれも第１図の実施例の動作を表わすタイミングチ
ャートである。 １・・・メインメモリ、２・・・キャッシュメモリ、３
・・・先行制御部、４・・・演算処理部、５・・・制御
記憶、６・・・アドレスレジスタ、７・・・読み出しレ
ジスタ、８・・・ＩＤＬＥ命令発生回路、９・・・デコ
ーダ、１０・・・固定値加算回路、１１・・・分岐制御
回路、１２゜１３・・・セレクタ、１４・・・マイクロ
プログラム制御装置。

Claims (1)

【特許請求の範囲】
1. 　分岐制御フィールドおよびアドレスフィールドを含む
   マイクロ命令を格納する制御記憶と、この制御記憶から
   読み出した前記マイクロ命令を保持する読み出しレジス
   タと、前記制御記憶の読み出しアドレスを保持するアド
   レスレジスタと、前記読み出しレジスタの出力の前記分
   岐制御フィールドをデコードするデコーダと、あらかじ
   め定められた固定パターンの前記マイクロ命令を発生す
   る固定マイクロ命令発生回路と、前記デコーダの出力に
   従って前記読み出しレジスタに前記制御記憶の出力をセ
   ットするか前記固定マイクロ命令発生回路の出力をセッ
   トするかを選択する選択回路とを有し、前記読み出しレ
   ジスタの出力の前記分岐制御フィールドが前記固定パタ
   ーンのマイクロ命令の読み出しを指示している場合には
   前記固定マイクロ命令発生回路の出力を前記読み出しレ
   ジスタにセットし、そうでない場合には前記読み出しレ
   ジスタの出力の前記アドレスフィールドをもとに前記制
   御記憶の読み出しアドレスを作成して前記アドレスレジ
   スタにセットし然る後に前記制御記憶を読み出して前記
   読み出しレジスタにセットし演算制御に使用することを
   特徴とするマイクロプログラム制御装置。