JPH0540661A - シミユレータ装置 - Google Patents

シミユレータ装置

Info

Publication number
JPH0540661A
JPH0540661A JP3193353A JP19335391A JPH0540661A JP H0540661 A JPH0540661 A JP H0540661A JP 3193353 A JP3193353 A JP 3193353A JP 19335391 A JP19335391 A JP 19335391A JP H0540661 A JPH0540661 A JP H0540661A
Authority
JP
Japan
Prior art keywords
program
cpu
simulated
simulation
external input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3193353A
Other languages
English (en)
Inventor
Emi Omura
恵美 大村
Kazuhide Kawada
和秀 河田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3193353A priority Critical patent/JPH0540661A/ja
Publication of JPH0540661A publication Critical patent/JPH0540661A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【構成】各種の命令を実行するCPU2と、このCPU
2にデータを入力するキーボード1と、CPU2からの
情報を出力するディスプレイ3と、CPU2に接続され
且つCPU2が実行すべきシミュレータプログラム6,
被シミュレート・プログラム7,シミュレーションの入
力情報8およびシミュレートされるプログラムの走行環
境下にある資源の状態9を記憶する記憶媒体5とを備え
ている。被シミュレート・プログラム7を所定のステッ
プ毎に実行させ、この被シミュレート・プログラム7の
外部入力情報を変更するときは、被シミュレート・プロ
グラム7が所定のステップ実行の度にキーボード1から
入力情報を入力する。 【効果】被シミュレート・プログラム7の外部入力条件
に予め命令の実行ステップ数を計算して指定する必要が
なく、またキーボード1から入力された外部条件を記憶
媒体5に記録することにより、2回目以降のシミュレー
ション時には、従来通りのシミュレーションも可能にな
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はシミュレータ装置に関
し、特にあるコンピュータ上で動作するプログラムの動
作を別のまたは同一のコンピュータ上で疑似的に動作さ
せ且つその結果を観測できるシミュレータ装置に関す
る。
【0002】
【従来の技術】従来のシミュレータ装置は、シミュレー
トされるプログラムやこのプログラムを実際に動作させ
るコンピュータあるいはホストコンピュータを用いて構
成される。ここでは、シミュレートされるプログラムを
「被シミュレート・プログラム」、被シミュレート・プ
ログラムを実際に動作させるコンピュータを「ゲスト・
コンピュータ」、被シミュレート・プログラムとゲスト
・コンピュータの動作をシミュレートするコンピュータ
を「ホスト・コンピュータ」と呼んで区別し、以下には
従来例の前提となるゲスト・コンピュータの構成と動作
について説明し、その次にシミュレータ装置について説
明する。
【0003】図8は従来の一般的なゲスト・コンピュー
タのブロック図である。図8に示すように、ゲスト・コ
ンピュータとしてのマイクロコンピュータ16は、外部
入力端子INに接続される中央制御装置(以下”、CP
U”と称す)17と、このCPU17に接続されるメモ
リ18と、メモリ18のアドレスを指定するPC19と
から構成される。このCPU17は、プログラムカウン
タPC19が示す内容をアドレスバスADに出力し、そ
のアドレスに対応するメモリ18の内容をデータ線D1
を介し命令として読み込み、これを解読する。また、P
C19は、CPU17が1命令実行する毎に自動的に更
新されるか、または命令の解読結果により任意の値に設
定される。CPU17は命令を解読した結果により、入
力端子INからの信号Sを入力し、その内容の判断す
る。
【0004】次に、かかるマイクロコンピュータ16の
具体的動作例について説明する。まず、メモリ18のア
ドレス5番地に、「入力信号Sの内容が1の時、自分自
身(メモリ18のアドレス5番地)にジャンプし、1以
外ならばPC19をプラス1する」という命令が書かれ
ている場合を例に取り、しかもPC19の内容は5であ
ると仮定する。このとき、CPU17はPC19の内容
を読み取り、アドレスバスADに”5”を出力する。こ
れにより、メモリ18はアドレスバスADの示す5番地
の内容をデータバスD1に出力する。その読み出した命
令を解読した結果、CPU17はデータバスD2より
「入力信号Sの内容を解読し、入力信号Sの内容が1の
時PC19は変更しない。1以外ならばPC19の内容
をプラス1する」という命令であると認識する。入力信
号Sが1の場合、PC19は変更せずに1命令の実行を
終了する。次に、CPU17は再びPC19の示す内容
「5」をアドレスバスADに出力する。これにより、メ
モリ18はアドレスバスADの示すアドレスの内容をデ
ータバスD1に出力する。再び、CPU17は入力され
たデータバスD1の内容を解読する。このような動作を
入力信号Sが0になるまで繰り返す。次に、外部入力端
子INより信号Sに「0」が入力されると、CPU17
は入力信号Sが「0」になったと判断し、PC19の内
容をプラス1する。従って、PC19は「6」となるの
で、CPU17はアドレスバスADにアドレスを出力す
る。これを受けて、メモリ18はデータバスD1に6番
地の内容を出力するので、CPU17はデータバスD1
から内容を読み込む。以下、上述したゲスト・コンピュ
ータ上で実行されるプログラムの動作をシミュレータ装
置でシミュレートする場合について説明する。
【0005】図9は従来の一例を示すシミュレータ装置
のブロック図である。図9に示すように、従来のシミュ
レータ装置は入力手段としてのキーボード1と、各種の
制御を行うCPU2と、出力手段としてのディスプレイ
3と、CPU2に接続され+1するステップカウンタ4
と、シミュレータプログラム6,被シミュレートプログ
ラム7および内部状態テーブル9を備えた記憶媒体5a
と、CPU2に対して事前に固有に設定される外部入力
信号状態テーブル8aとを有する。かかるCPU2は記
憶媒体5a内のシミュレータ・プログラム6の指示に基
ずいて動作し、周辺装置としてのキーボード1,ディス
プレイ3を制御する。アドレスバスADはシミュレータ
プログラム6の指示に基ずき記憶媒体5a内に格納され
ているデータ(または命令)のアドレスを指定し、指定
されたアドレスに対して、CPU2はデータバス2を介
して命令またはデータを読み出し、またはデータを書き
込む。
【0006】一方、被シミュレート・プログラム7は前
述した図8の命令メモリ18に格納されるべきプログラ
ムであり、本システムによりシミュレートされるもので
ある。また、内部状態テーブル9は被シミュレート・プ
ログラム7の各ステップのシミュレーション終了時に、
被シミュレート・プログラム7が実際に動作するゲスト
・コンピュータ(図8のCPU17)のハードウエハー
資源(例えばPC19等)の状態を記憶するためのもの
である。また、ステップカウンタ4は初期設定値が0で
あり、被シミュレートプログラム7から1命令がCPU
2によって読みだされる度毎に+1されるカウンタであ
る。さらに、外部入力信号状態テーブル8aは被シミュ
レート・プログラム7のステップ毎の外部入力信号の状
態を指定するデータがあらかじめ記憶されている。これ
は図8の外部入力信号Sに対応するものである。
【0007】次に、かかるシミュレータ装置の具体的動
作を説明するが、以下の説明の中で、「CPU2」の動
作として記述されている部分は、すべてシミュレータ・
プログラム6の指示によるものである。
【0008】まず、CPU2はキーボード1からデータ
を読み込み、その内容が「シミュレートをスタートさせ
る」キーである場合には、シミュレーションをスタート
させる。それにより、CPU2は内部状態テーブル9を
初期化する。次に、CPU2は内部状態テーブル9から
図8の19に対応する値を読み出し、その値に対応する
命令を被シミュレーション・プログラム7から読み出
す。このようなシミュレーション上のゲスト・コンピュ
ータのプログラム・カウンタ(PC)の内容によって被
シミュレータ・プログラム7から読み出された命令を
「被シミュレート命令」という。次に、CPU2はステ
ップ・カウンタ4の内容で指定される外部入力信号状態
テーブル8aの内容を読み出し、その状態下における直
前に読み出された被シミュレート命令の動作をシミュレ
ートする。さらに、CPU2はシミュレートした結果の
ゲスト・コンピュータの内部状態の内容をデータバスD
を介して記憶媒体5a内の内部状態テーブル9に書き込
む。例えば、被シミュレート命令が図8のPC19をプ
ラス1する命令の場合、内部状態テーブル9の図8にお
けるPC19に対応したアドレスにプラス1した値を書
き込む。この書き込みと同時に、ディスプレイ3にシミ
ュレートした結果を出力する。再び、CPU2は、ステ
ップカウンタ4の内容をプラス1する。
【0009】このように、CPU2は以上のような動作
を繰り返し、ステップ・カウンタ4の内容が外部入力信
号状態テーブル8aの最終アドレスに達したときにシミ
ュレートを終了する。
【0010】
【発明が解決しようとする課題】上述した従来のシミュ
レータ装置は、シミュレートする前に予め外部からの入
力信号の変化を外部入力信号テーブルに設定する必要が
ある。つまり、ステップ毎の外部入力信号が示す内容に
ついてシミュレーションを実行する前にあらかじめ設定
しなければならない。従って、被シミュレート・プログ
ラムにループやGOTO文、あるいは条件判断文等が多
く使用されている場合は、実行開始からのステップ数に
対応した入力条件を設定すのが困難になるという欠点が
ある。
【0011】本発明の目的は、かかる外部入力をあらか
じめ設定しておく必要のないシミュレータ装置を提供す
ることにある。
【0012】
【課題を解決するための手段】本発明のシミュレータ装
置は、各種の命令を実行する中央処理装置と、前記中央
処理装置にデータを入力するデータ入力手段と、前記中
央処理装置からの情報を出力する出力手段と、前記中央
処理装置に接続され且つ前記中央処理装置が実行すべき
シミュレータプログラム,被シミュレート・プログラ
ム,シミュレーションの入力情報およびシミュレートさ
れるプログラムの走行環境下にある資源の状態を記憶す
る記憶手段とを具備し、前記被シミュレート・プログラ
ムを所定のステップ毎に実行させ、前記被シミュレート
・プログラムの外部入力情報を変更するときは、前記被
シミュレート・プログラムが前記所定のステップ実行の
度に前記入力手段から前記入力情報を入力するように構
成される。
【0013】
【実施例】次に、本発明の実施例について図面を用いて
説明する。
【0014】図1は本発明の第1の実施例を示すシミュ
レータ装置のブロック図である。図1に示すように、本
実施例は各種の命令を実行する中央処理装置(CPU)
2と、このCPU2にデータを入力するデータ入力手段
としてのキーボード1と、CPU2からの情報を表示す
るための出力手段としてのディスプレイ3と、シミュレ
ータプログラム6,被シミュレータプログラム7,外部
入力信号状態テーブル8および内部状態テーブル9を備
えた記憶媒体5と、CPU2に接続された計数手段とし
てのステップカウンタ4とを有する。特に、CPU2は
記憶媒体5内のシミュレータ・プログラム6の指示にし
たがって動作し、周辺装置としてのキーボード1および
ディスプレイ3を制御する。すなわち、CPU2および
記憶媒体5間を接続するアドレスバスADは、シミュレ
ータ・プログラム6の指示にしたがって記憶媒体5内に
格納されているデータ(または命令)のアドレスを指定
する。この指定されたアドレスに対し、CPU2はデー
タバスDを介して命令またはデータを読み出し、または
データを書き込む。また、外部入力信号状態テーブル8
は、被シミュレート・プログラム7の実行時における現
在の外部入力信号状態を示す。一方、内部状態テーブル
9は、ゲスト・コンピュータのハードウエアー資源の状
態を記憶するためのものである。尚、ここで実際に被シ
ミュレータ装置を動作させるゲスト・コンピュータは前
述した図8の構成および動作と同様である。更に、CP
U2は、キーボード1の出力により、シミュレータ・プ
ログラム6の実行開始や外部入力信号の変更および被シ
ミュレート命令の1ステップ・シミュレート実行等を行
う。
【0015】図2は図1に示すキーボードのキー構成図
である。図2に示すように、かかるキーボード1は、シ
ミュレーションをスタートさせるスタート・キー10
と、シミュレーションを終了させるキー11と、外部入
力データの値(外部入力信号状態テーブル8の値)を変
更させる変更キー12及び1ステップだけ図1に示す被
シミュレート・プログラム7を実行するスペースキー1
3との4つのキーより構成される。
【0016】また、図3は図1における回路動作を説明
するための動作フロー図である。尚、以下の説明中、
「CPU2」の動作として記述されている部分は、シミ
ュレータ・プログラム6の指示によるものである。ま
ず、キーボード1のスタート・キー10が押されると、
この情報は信号線を介してCPU2に入力される。CP
U2は押されたキーがスタート・キー10であると判断
し、シミュレーションをスタートする。次に、内部状態
テーブル9における図8のPC19に対応するデータを
「0」にする。しかる後、キーの入力持ちをする。すな
わち、キーボード1の内容を信号線を介して読み込み、
押されたキーの内容により、CPU2は以下のような動
作をする。
【0017】(1)押されたキーがスペース・キー13
の場合。
【0018】CPU2は、内部状態テーブル9における
図8のPC19に対応する値を読み出し、その値に対応
する1命令被シミュレート・プログラム7から読み出
す。次に、外部入力信号状態テーブル8の内容を読み出
し、その状態下において直前に読み出された被シミュレ
ート命令の動作をシミュレートする。ここで、CPU2
はシミュレートした結果のゲスト・コンピュータの資源
の状態をデータバスDを介して記憶媒体5内の内部状態
テーブル9に書き込む一方、データバスを介してシミュ
レート結果(内部状態テーブル9の内容,実行した命令
の内容等)をディスプレイ3に出力する。これにより、
内部状態テーブル9が更新され、ステップ・カウンタ7
をプラス1する。以上の操作が終了すると、再びキー入
力待ちとなる。
【0019】(2)押されたキーが変更キー12の場
合。
【0020】CPU2は、外部入力信号状態テーブル8
の値を変更する。本実施例では、図8の外部入力信号S
に対応する外部入力信号状態テーブル8内のアドレスを
アドレスバスADに出力し、アドレスバスADの示す図
8の外部入力信号Sに対応する値を読み込む。読み込ん
だデータは反転され、外部入力信号状態テーブル8の同
一アドレスに出力される。以上の動作が終了すると、再
びキー入力待となる。
【0021】(3)押されたキーが終了キー11の場
合。
【0022】CPU2は終了キー11に対応するデータ
を受信すると、シミュレーションを終了する。
【0023】このように、終了キー11に対応するデー
タが入力されるまで、上述した(2),(3)の動作を
繰り返す。
【0024】本実施例は、シミュレート実行前に目的と
するステップ数を事前に設定する必要がなく、しかもシ
ミュレート実行者は被シミュレート・プログラム7を1
ステップづつ実行し且つキー操作により外部入力信号テ
ーブル8の内容を変更することができる。これは、被シ
ミュレート・プログラム7がループやGOTO文,条件
判断文等が多く使用されているプログラムの場合でも、
ステップ数を計算する事なく、的確な実行タイミングに
外部入力条件を設定することができる。
【0025】図4は本発明の第2の実施例を示すシミュ
レータ装置のブロック図である。図4に示すように、本
実施例もゲスト・コンピュータの構成及び動作は、前述
した図8の従来例と同一なので説明を省略する。本実施
例は第1の記憶媒体5の他に第2の記憶媒体14を設け
たことにある。まず、CPU2は第1の記憶媒体5内の
シミュレータ・プログラム6の指示にしたがって動作
し、周辺装置としてのキーボード1と、ディスプレイ3
とを制御する。このCPU2からのアドレスバスADは
シミュレータ・プログラム6の指示に基ずき第1の記憶
媒体5内に格納されているデータ(または命令)のアド
レスを指定する。この指定されたアドレスに対して、C
PU2はデータバスDを介して命令またはデータを読み
出し、またはデータを書き込む。また、外部入力信号状
態テーブル8は、被シミュレート・プログラム7におけ
る実行時の現在の外部入力信号状態を示す。一方、内部
状態テーブル9は、図8のCPU17のハードウエアー
資源の状態を記憶するためのものである。更に、CPU
2はキーボード1の出力によりシミュレータ・プログラ
ム6の実行開始や外部入力信号の変更と被シミュレート
命令の1ステップシミュレート実行およびキー入力先の
変更等を行う。しかも、このCPU2は、ステップカウ
ンタ4の内容に対応した値をアドレスバスADへ、また
外部入力信号状態テーブル8の内容をデータバスDへ出
力し、第2の記憶媒体14のアドレスバスADの示すア
ドレスにデータバス2の内容を書き込む。
【0026】図5は図4に示すキーボードのキー構成図
である。図5に示すように、かかるキーボード1は、シ
ミュレートをスタートさせ且つキー入力がキーボード1
を指定する第1のスタートキー10と、シミュレートを
終了させる終了キー11と、外部入力データの値(外部
入力信号状態テーブル8の値)を変更させる変更キー1
2と、1ステップだけ被シミュレート・プログラム(図
4の7)を実行するスペースキー13およびシミュレー
トをスタートさせ且つキー入力が第2の記憶媒体14を
指定する第2のスタートキー15との5つのキーより構
成される。尚、以下の説明で、「CPU2」の動作はシ
ミュレータ・プログラム6の指示によるものである。
【0027】図6は図4における回路動作を説明するた
めの開始からシミュレートスタートまでの動作フロー図
であり、図7は図6より続くキー入力判定から終了まで
の動作フロー図である。図6および図7に示すように、
本実施例における第1のスタートキー10,終了キー1
1,外部入力変更キー12およひスペースキー13が入
力されたときの動作は、前述した第1の実施例の場合と
同様である。また、図6に示すように、スタートキー1
0が入力され、シミュレーションが開始されてからの図
7に示す動作は、第1の実施例と比較し、以下の点を除
いて同一である。すなわち、本実施例では、被シミュレ
ーション命令がシミュレートされる度毎に、その時の外
部入力信号状態テーブル8の内容の第2の記憶媒体14
に記憶する。
【0028】ここで、第2のスタートキー15は第1の
スタートキー10と同様にシミュレーションの開始を指
示するが、一度シミュレーションが開始されると、前述
した第1の実施例のように被シミュレーション命令を実
行するのにキー入力を必要とせず、自動的に被シミュレ
ート・プログラム7から被シミュレーション命令を読み
込み、シミュレーションを連続的に行うように設定され
る。但し、この時の外部入力状態は変更キー12により
指定されるのではなく、第2の記憶媒体14の内容によ
り行われる。このため、第2のスタートキー15による
シミュレーションは、予め第1のスタートキー10によ
るシミュレーションが行われ、第2の記憶媒体14に外
部入力信号の状態が設定された後でなければならない。
【0029】要するに、本実施例では、1回目のシミュ
レーションが1ステップ毎に外部入力状態を変更キー1
2により指定しながら実行する。そのため、前述した第
1の実施例と同様、従来よりもシミュレーションの実行
時間は長くなるが、2回目以降は第2の記憶媒体14の
内容を外部入力状態として実行するため、従来例と同程
度の実行時間で処理できる。
【0030】
【発明の効果】以上説明したように、本発明のシミュレ
ータ装置は、被シミュレート・プログラムの外部入力条
件に予め命令の実行ステップ数を計算して指定する必要
がないという効果がある。また、本発明はキーから入力
された外部条件を記憶媒体に記憶することにより、2回
目以降のシミュレーション時には、従来通りのシミュレ
ーションも可能であるという効果がある。なお、本発明
は1ステップ毎に外部入力の状態をキー入力により指定
したが、これは何も1ステップ毎に限ったわけでなく、
予め定められたステップ数の実行の度に外部入力状態を
指定するようにしても同様の結果が得られる。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示すシミュレータ装置
のブロック図である。
【図2】図1に示すキーボードのキー構成図である。
【図3】図1における回路動作を説明するための動作フ
ロー図である。
【図4】本発明の第2の実施例を示すシミュレータ装置
のブロック図である。
【図5】図4に示すキーボードのキー構成図である。
【図6】図4における回路動作を説明するための開始か
らシミュレートスタートするまでの動作フロー図であ
る。
【図7】図6より続くキー入力判定から終了までの動作
フロー図である。
【図8】従来の一般的なゲスト・コンピュータのブロッ
ク図である。
【図9】従来の一例を示すシミュレータ装置のブロック
図である。
【符号の説明】
1 キーボード 2 CPU 3 ディスプレイ 4 ステップカウンタ 5,14 記憶媒体 6 シミュレータプログラム 7 被シミュレートプログラム 8 外部入力信号状態テーブル 9 内部状態テーブル 10,15 スタートキー 11 終了キー 12 変更キー 13 スペースキー

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 各種の命令を実行する中央処理装置と、
    前記中央処理装置にデータを入力するデータ入力手段
    と、前記中央処理装置からの情報を出力する出力手段
    と、前記中央処理装置に接続され且つ前記中央処理装置
    が実行すべきシミュレータプログラム,被シミュレート
    ・プログラム,シミュレーションの入力情報およびシミ
    ュレートされるプログラムの走行環境下にある資源の状
    態を記憶する記憶手段とを具備し、前記被シミュレート
    ・プログラムを所定のステップ毎に実行させ、前記被シ
    ミュレート・プログラムの外部入力情報を変更するとき
    は、前記被シミュレート・プログラムが前記所定のステ
    ップ実行の度に前記入力手段から前記入力情報を入力す
    ることを特徴とするシミュレータ装置。
  2. 【請求項2】 前記中央処理装置に接続される前記記憶
    媒体は、二つに分割して設けられることを特徴とする請
    求項1記載のシミュレータ装置。
  3. 【請求項3】 前記中央処理装置は、ステップカウンタ
    に接続されることを特徴とする請求項1記載のシミュレ
    ータ装置。
JP3193353A 1991-08-02 1991-08-02 シミユレータ装置 Pending JPH0540661A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3193353A JPH0540661A (ja) 1991-08-02 1991-08-02 シミユレータ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3193353A JPH0540661A (ja) 1991-08-02 1991-08-02 シミユレータ装置

Publications (1)

Publication Number Publication Date
JPH0540661A true JPH0540661A (ja) 1993-02-19

Family

ID=16306497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3193353A Pending JPH0540661A (ja) 1991-08-02 1991-08-02 シミユレータ装置

Country Status (1)

Country Link
JP (1) JPH0540661A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6688602B2 (en) 2000-05-02 2004-02-10 Kabushiki Kaisha Toyota Jidoshokki Shaft sealing mechanism of compressor with mechanical seal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6688602B2 (en) 2000-05-02 2004-02-10 Kabushiki Kaisha Toyota Jidoshokki Shaft sealing mechanism of compressor with mechanical seal

Similar Documents

Publication Publication Date Title
JP2003173270A (ja) ソフトウェアデバッグ装置
JPH0728670A (ja) 情報処理装置
JP3189793B2 (ja) システムシミュレータおよびシステムシミュレーション方法
JPH0540661A (ja) シミユレータ装置
JP3862989B2 (ja) 電子楽器
JPH10187790A (ja) 論理回路シミュレータ
KR20000008628A (ko) 컴퓨터 시스템의 부팅음악 출력방법
JPH06324861A (ja) Cpu制御システム及び制御方法
JP2001236247A (ja) ソフトウェアシミュレータおよびシミュレーション処理方法
JPH0256644A (ja) マイクロプロセッサ用デバッグ装置
JPH0527661A (ja) 任意再現可能なシミユレータ
JP2001209555A (ja) 入出力エミュレーション装置、入出力装置のエミュレーション方法および入出力装置エミュレーションプログラムを記録した記録媒体
JPS6218933B2 (ja)
JPH02284205A (ja) Pcのシミュレーション方式
JPS6244299B2 (ja)
JPS6230648B2 (ja)
JPH0454531A (ja) プログラム読出し回路
JPS63311445A (ja) 会話型試験プログラムファイル生成処理システム
JPH086810A (ja) 論理回路シミュレーション装置
JPH0683987A (ja) マイクロコンピュータ
JPH04333171A (ja) シミュレーション装置
JPH05108550A (ja) 中央処理装置
JPH11282787A (ja) 入出力制御装置
JPH05289909A (ja) 入力シミュレート装置
JPH04369044A (ja) コンピュータ用テスト装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19981027