JPH10312227A - マイコン制御リセット装置 - Google Patents

マイコン制御リセット装置

Info

Publication number
JPH10312227A
JPH10312227A JP9123846A JP12384697A JPH10312227A JP H10312227 A JPH10312227 A JP H10312227A JP 9123846 A JP9123846 A JP 9123846A JP 12384697 A JP12384697 A JP 12384697A JP H10312227 A JPH10312227 A JP H10312227A
Authority
JP
Japan
Prior art keywords
cpu
microcomputer
reset
power
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9123846A
Other languages
English (en)
Inventor
Sei Ishiguro
聖 石黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC AccessTechnica Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC AccessTechnica Ltd filed Critical NEC AccessTechnica Ltd
Priority to JP9123846A priority Critical patent/JPH10312227A/ja
Publication of JPH10312227A publication Critical patent/JPH10312227A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 従来のようなハードウェア的なリセット回路
構成を削除し、さらに、システムが異常停止した状態で
のリセット動作を可能にするマイコン制御リセット装置
を実現する。 【解決手段】 CPU20と、該CPU20の電源30
を制御するマイコンIC10とを備えた情報処理装置に
おいて、前記マイコンIC10は、前記装置のリセット
制御手段を有することを特徴とするマイコン制御リセッ
ト装置であり、前記マイコンIC10は、前記CPU2
0の電源30のON/OFF状態を検出して、ON状態
ならば前記CPU20からのコマンドによってリセット
動作を行ない、OFF状態ならば前記CPU20の電源
30をONにする機能;及び電源ON時に、自動的に前
記CPU20をリセットする機能;などの機能を有す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、情報処理装置のC
PUリセット装置に関し、特に、CPUと、該CPUの
電源制御用マイコンIC(マイクロコンピュータIC)
とを備えた情報処理装置のCPUリセット装置に関す
る。
【0002】
【従来の技術】従来、この種の情報処理装置では、ハー
ドウェア的なリセット回路にてハード的にシステムがリ
セットされる構成になっている。特開平5−19897
号公報には、ハードウエア的なリセット回路の例が開示
されている。
【0003】また、ハードウェア的なリセット回路を使
用しない、ソフトウェア的なリセット方法もあるが、こ
れだけではシステムが異常停止した状態では機能しな
い。
【0004】
【発明が解決しようとする課題】このように、従来の情
報処理装置では、リセット回路が複雑になるという問題
点がある。
【0005】その理由は、ハードウェアとしての複雑な
リセット回路構成を必要とするためである。
【0006】また、ハードウェア的なリセット回路構成
を削除し、ソフトウェア的なリセット方法しか無い場合
のシステムでは、システム全体が異常停止した状態での
ソフトウェアのコマンドによるCPUへのリセット動作
は行えないという問題がある。
【0007】その理由は、ソフトウェアのコマンドによ
るリセットは、CPUの内部コマンドを使用して行なう
動作機能であるため、システム全体が異常停止した状態
では、CPUも異常停止しているため、CPUの内部コ
マンドは実行できないからである。
【0008】[発明の目的]本発明の目的は、従来のよ
うなハードウェア的なリセット回路構成を削除し、さら
に、システムが異常停止した状態でのリセット動作を可
能にするマイコン制御リセット装置を実現することにあ
る。
【0009】
【課題を解決するための手段】本発明は、上述した課題
を解決するための手段として、CPUの電源のON/O
FF制御をマイコンIC(マイクロコンピュータIC)
にて行っている情報処理装置において、ハードウェア的
なリセット回路構成を削除し、マイコンICによりCP
Uへのリセット動作を行う。
【0010】マイコンICは以下の4つの機能を有す
る。
【0011】第1の機能は、CPUの電源のON/OF
F状態を検出して、ON状態ならば、CPUからのコマ
ンドによってリセット動作をおこない、OFF状態なら
ば、CPUの電源をONにする機能である。
【0012】第2の機能は、CPUの電源をONする
時、自動的にCPUに対してリセット動作をおこなう機
能である。
【0013】第3の機能は、CPUが異常停止し、CP
Uからのコマンドが一定時間無い場合は、マイコンIC
内のタイマーで時間を検出し、自動的にCPUへのリセ
ット動作を行う機能である。
【0014】第4の機能は、マイコンICは、外部から
の入力信号の入力時間によって、リセット動作かCPU
の電源OFF動作かの判断をする機能である。
【0015】[作用]本発明によれば、CPUの電源制
御用マイコンICを搭載している情報処理装置におい
て、そのマイコンICにリセット機能を持たせること
で、従来のようなハードウェア的なリセット回路構成を
削除しても、CPUへのリセット動作を行なうことがで
きる。
【0016】また、CPUのソフトウェア制御によるリ
セット制御ではないので、CPUが異常停止した状態時
にも、リセット機能を有することができる。
【0017】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【0018】[1]構成の説明 図1は、本発明の回路構成を示す一例のブロック図であ
る。
【0019】図1を参照すると、マイコンIC10は、
パワー&リセットスイッチ40からパワー&リセット信
号11が入力されると、パワー&リセット信号11の押
下時間と、パワーON/OFF信号14のレベルを検出
して、電源30に対し、パワーON/OFF信号14に
て、電源30をON/OFFしたり、CPU20に対し
てCPUリセット信号12を出力したりする機能を有す
る。
【0020】また、CPUコマンド信号13によって、
CPU20と双方向のコマンド転送を行い、CPU20
の状態を監視する機能を有する。
【0021】[2]動作の説明 次に、マイコンIC10の動作を図2〜図4を参照して
説明する。図2から図4は、本発明のマイコンICの制
御動作を示すフローチャートである。
【0022】図2を参照すると、マイコンIC10は、
パワー&リセットスイッチ40からのパワー&リセット
信号11を受けると、マイコンIC10自身が設定して
いる、パワーON/OFF信号14の状態にて電源30
の状態を検出し、その状態に応じて電源30を制御す
る。さらに、パワー&リセットスイッチ40の押下時間
の差をパワー&リセット信号11にて検出し、リセット
動作なのか、電源制御動作なのかを判断する。
【0023】また、パワー&リセットスイッチ40が一
定時間以上送信された場合は、CPU20の状態に関係
なく、電源30をOFFする。
【0024】図3を参照すると、マイコンIC10は、
リセット動作を行う場合、CPUコマンド信号13でC
PU20と双方向コマンド転送を行う。CPU20が正
常に動作している場合は、CPU20がリセットを許可
するコマンドを、CPUコマンド信号13にて、マイコ
ンIC10に対し転送した時にリセット動作する。
【0025】CPU20が、リセットを許可しないコマ
ンドを、CPUコマンド信号13にて、マイコンIC1
0に対し転送した時は、マイコンIC10はリセット動
作を行わない。
【0026】CPU20が、異常停止している場合は、
CPU20からCPUコマンド信号13が、マイコンI
C10に転送されない。その場合、マイコンIC10
は、マイコンIC10の内部タイマーで時間検出し、一
定時間後に自動的にリセット動作を行う。
【0027】図4を参照すると、マイコンIC10は、
電源制御動作を行う場合、CPUコマンド信号13でC
PU20と双方向コマンド転送を行う。CPU20が正
常に動作している場合は、CPU20が電源OFFを許
可するコマンドを、CPUコマンド信号13にて、マイ
コンIC10に対し転送した時に電源30のOFF動作
をする。
【0028】CPU20が、電源OFFを許可しないコ
マンドを、CPUコマンド信号13にて、マイコンIC
10に対し転送した時は、マイコンIC10は電源30
をOFFする動作は行わない。
【0029】CPU20が異常停止している場合は、C
PU20からCPUコマンド信号13が、マイコンIC
10に転送されない。その場合、マイコンIC10は、
電源30のOFF動作を行わない。
【0030】このように、本発明では、マイコンIC1
0が、電源30を制御することで、CPU20が動作中
に電源30がOFFされることは無い。これは、リセッ
ト動作についても同様である。従って、安全性の向上に
も効果を有する。
【0031】[他の実施形態]図5は、本発明の他の実
施形態の構成及び動作を示すブロック図である。図5に
示すような、本体システムの電源(Pow)のON/
OFF制御を電源制御用マイコンICにて行っている
パーソナルコンピュータにおいて、物理的なリセット回
路を削除し、電源制御用マイコンICにてシステムに
リセットをかける。
【0032】電源制御用マイコンICには以下のよう
な機能をもたせる。
【0033】・電源制御用マイコンICは、本体シス
テムのON/OFF状態を検出できる機能。
【0034】・本体システムが停止時は、電源のON
/OFFスイッチによって自動的にリセット信号を
発信する機能。
【0035】これにより、電源のON/OFFスイッチ
によって本体システムを起動した時は、電源制御用
マイコンICが自動的に本体システムに対してリセ
ット信号を送り、電源ONリセット作業を行なう。
【0036】・本体システムが起動時は、電源のON
/OFFスイッチもしくは外部入力装置からの入力
信号を本体システムに通知し、本体システムからの
コマンドによりリセット信号を発信する機能、また
本体システムから一定時間のコマンドの返信が無い
場合、自動的にリセット信号を発信する機能。
【0037】前者によって、本体システムが起動中に
電源のON/OFFスイッチもしくは外部入力装置
からの信号が電源制御用マイコンICに入力され、本
体システムが正常に動作している場合は、本体システ
ムに対してリセット信号を発信することで、電源制
御用マイコンICにリセットをかける。
【0038】後者によって、本体システムが起動中に
電源のON/OFFスイッチもしくは外部入力装置
からの信号が電源制御用マイコンICに入力され、本
体システムが異常な状態でシステム全体の機能が停止
している場合、電源制御用マイコンICに本体システ
ムからのコマンドの返信が送られてこないので、電
源制御用マイコンICは本体システムに対し自動的
にリセット信号を発信して電源制御用マイコンIC
にリセットをかける。
【0039】以上により、物理的なリセット回路を削除
しても、システムに対しリセットを発行することができ
る。
【0040】
【発明の効果】第1の効果は、リセット回路専用のハー
ドウェアが不要であることである。
【0041】その理由は、電源制御用に搭載されている
マイコンICを機能拡張したためである。
【0042】第2の効果は、CPUの動作中にはCPU
に対して、リセット動作が行われないことで、安全性が
向上するということである。
【0043】その理由は、CPUに対し一度動作確認を
行っている為である。
【図面の簡単な説明】
【図1】本発明の実施形態のマイコンIC周辺の一例を
示すブロック図である。
【図2】本発明のマイコンIC制御プログラムのフロー
チャート(その1)である。
【図3】本発明のマイコンIC制御プログラムのフロー
チャート(その2)である。
【図4】本発明のマイコンIC制御プログラムのフロー
チャート(その3)である。
【図5】本発明の他の実施形態の構成を示すブロック図
である。
【符号の説明】
10 マイコンIC 20 CPU 30 電源 40 パワー&リセットスイッチ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 CPUと、該CPUの電源を制御するマ
    イコンICとを備えた情報処理装置において、 前記マイコンICは、前記情報処理装置のリセット制御
    手段を有することを特徴とするマイコン制御リセット装
    置。
  2. 【請求項2】 前記マイコンICは、前記リセット制御
    手段として、 前記CPUの電源のON/OFF状態を検出して、ON
    状態ならば、前記CPUからのコマンドによってリセッ
    ト動作を行ない、OFF状態ならば、前記CPUの電源
    をONにする機能;前記CPUの電源をONする時、自
    動的に前記CPUに対してリセット動作を行う機能;前
    記CPUが異常停止し、前記CPUからのコマンドが一
    定時間無い場合は、前記マイコンIC内のタイマーで時
    間を検出し、自動的に前記CPUへのリセット動作を行
    う機能;外部からの入力信号の入力時間によって、前記
    リセット動作か前記CPUの電源OFF動作かの判断を
    する機能;を有することを特徴とする請求項1記載のマ
    イコン制御リセット装置。
JP9123846A 1997-05-14 1997-05-14 マイコン制御リセット装置 Pending JPH10312227A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9123846A JPH10312227A (ja) 1997-05-14 1997-05-14 マイコン制御リセット装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9123846A JPH10312227A (ja) 1997-05-14 1997-05-14 マイコン制御リセット装置

Publications (1)

Publication Number Publication Date
JPH10312227A true JPH10312227A (ja) 1998-11-24

Family

ID=14870850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9123846A Pending JPH10312227A (ja) 1997-05-14 1997-05-14 マイコン制御リセット装置

Country Status (1)

Country Link
JP (1) JPH10312227A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8924761B2 (en) 2010-04-16 2014-12-30 Renesas Electronics Corporation Data processor and data processing system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8924761B2 (en) 2010-04-16 2014-12-30 Renesas Electronics Corporation Data processor and data processing system
US9557787B2 (en) 2010-04-16 2017-01-31 Renesas Electronics Corporation Data processor and data processing system
KR20170103727A (ko) 2010-04-16 2017-09-13 르네사스 일렉트로닉스 가부시키가이샤 데이터 프로세서 및 데이터 처리 시스템

Similar Documents

Publication Publication Date Title
JPS59200327A (ja) 周辺装置の制御方式
WO2002012988A9 (en) Method and system for providing gated clock signal to a csr block
EP1635248A2 (en) Multiple functionality associated with a computer on/off pushbutton switch
JP3233553B2 (ja) コンピュータシステムおよびコンピュータシステムのストップクロック制御方法
JPH10312227A (ja) マイコン制御リセット装置
KR19980074058A (ko) 전원 자동차단기능을 갖는 컴퓨터 및 그 전원자동차단방법
JPS5842483B2 (ja) 端末装置のエラ−処理方式
JP2003122536A (ja) プリンタコントローラ
JPH11348379A (ja) プリンタ装置
JPH06202764A (ja) 電源切断装置
JPH08263179A (ja) 電源制御方法並びに電子機器
JPH06337739A (ja) コンピュータシステム
JPH10333772A (ja) コンピュータシステムおよびクロック制御方法
JP2591208B2 (ja) Icカードシステム
JPS6073753A (ja) マイクロプロセツサの暴走処理方式
KR100490392B1 (ko) 전원버튼오버라이드에필요한시간경과를알려주는개인용컴퓨터
JPS6389941A (ja) マイクロプロセツサ応用機器の監視制御装置
JPH1139066A (ja) パーソナルコンピュータの自動電源制御装置
KR100626356B1 (ko) 컴퓨터 주변장치의 전원 스위칭 방법
JPH08314581A (ja) 電源制御装置
JPH04259019A (ja) 電子機器
JPH09190256A (ja) ワイヤレスキーボード装置
JPS63253423A (ja) 情報処理システムにおける電源制御装置
JPH06259171A (ja) Dc出力監視回路
JPH04243340A (ja) 主電源制御方式