JP3130717B2 - バスアービトレーションシステム - Google Patents
バスアービトレーションシステムInfo
- Publication number
- JP3130717B2 JP3130717B2 JP05294976A JP29497693A JP3130717B2 JP 3130717 B2 JP3130717 B2 JP 3130717B2 JP 05294976 A JP05294976 A JP 05294976A JP 29497693 A JP29497693 A JP 29497693A JP 3130717 B2 JP3130717 B2 JP 3130717B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bus request
- priority
- request signal
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bus Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は優先順位が固定状態にあ
るアービタを有するバス制御のためのバスアービトレー
ションシステムに関する。
るアービタを有するバス制御のためのバスアービトレー
ションシステムに関する。
【０００２】
【従来の技術】従来この種の技術の一例が特開昭６３−
２９８４６４号公報に示されている。この公報記載のシ
ステムでは、ＣＰＵ２は緊急なステータスとしてＩ／Ｏ
コマンドを発行する。このＩ／Ｏコマンド発行中にバス
コントローラ３２からバス要求が出力されると、ＡＮＤ
回路３３からコマンドステータスが発生される。バスア
ービタ１１はこのコマンドステータスの状態によりバス
優先順位を変化させる。すなわち、バスアービタ１１の
上位にはコマンドステータスが入力され、下位にはバス
要求が入力される。
２９８４６４号公報に示されている。この公報記載のシ
ステムでは、ＣＰＵ２は緊急なステータスとしてＩ／Ｏ
コマンドを発行する。このＩ／Ｏコマンド発行中にバス
コントローラ３２からバス要求が出力されると、ＡＮＤ
回路３３からコマンドステータスが発生される。バスア
ービタ１１はこのコマンドステータスの状態によりバス
優先順位を変化させる。すなわち、バスアービタ１１の
上位にはコマンドステータスが入力され、下位にはバス
要求が入力される。
【０００３】
【発明が解決しようとする課題】この種のシステムで
は、バスアービタ１１におけるバス優先順位を変化させ
るため複数種類の信号を入力するようにした。このた
め、バックパネルへの配線が増えるという問題がある。
は、バスアービタ１１におけるバス優先順位を変化させ
るため複数種類の信号を入力するようにした。このた
め、バックパネルへの配線が増えるという問題がある。
【０００４】
【課題を解決するための手段】本発明の第１のシステム
は、バスのアービトレーションを固定優先順位で行うア
ービタと、このアービタに接続された複数のエージェン
トと、これら複数のエージェントの高優先バス要求信号
が出力されて少なくとも１つのエージェントが高優先度
のバス要求を有することを示す一本の共有高優先バス要
求信号線とを含むバスアービトレーションシステムであ
って、前記複数のエージェントの各々は、前記共有高優
先バス要求信号線からの共有高優先バス要求信号をマス
ク指示信号として、当該共有高優先バス要求信号がアサ
ートされている場合には自エージェントの低優先バス要
求信号をマスクする第１の手段と、この第１の手段の出
力又は前記自エージェントの高優先バス要求信号の何れ
かがアサートされていれば前記アービタへのバス要求信
号をアサートする第２の手段とを含む。
は、バスのアービトレーションを固定優先順位で行うア
ービタと、このアービタに接続された複数のエージェン
トと、これら複数のエージェントの高優先バス要求信号
が出力されて少なくとも１つのエージェントが高優先度
のバス要求を有することを示す一本の共有高優先バス要
求信号線とを含むバスアービトレーションシステムであ
って、前記複数のエージェントの各々は、前記共有高優
先バス要求信号線からの共有高優先バス要求信号をマス
ク指示信号として、当該共有高優先バス要求信号がアサ
ートされている場合には自エージェントの低優先バス要
求信号をマスクする第１の手段と、この第１の手段の出
力又は前記自エージェントの高優先バス要求信号の何れ
かがアサートされていれば前記アービタへのバス要求信
号をアサートする第２の手段とを含む。
【０００５】本発明の第２のシステムは、前記自エージ
ェントの低優先バス要求信号がディアサートされている
ときに前記共有高優先バス要求信号線からの共有高優先
バス要求信号がアサートされた場合には時間待ちなしで
前記マスク指示信号を前記第１の手段に出力し、前記低
優先バス要求信号がアサートされている場合に前記共有
高優先バス要求信号線からの共有高優先バス要求信号が
アサートされたときは一定時間経過後に前記マスク指示
信号を前記第１の手段に出力する第３の手段をさらに含
む。
ェントの低優先バス要求信号がディアサートされている
ときに前記共有高優先バス要求信号線からの共有高優先
バス要求信号がアサートされた場合には時間待ちなしで
前記マスク指示信号を前記第１の手段に出力し、前記低
優先バス要求信号がアサートされている場合に前記共有
高優先バス要求信号線からの共有高優先バス要求信号が
アサートされたときは一定時間経過後に前記マスク指示
信号を前記第１の手段に出力する第３の手段をさらに含
む。
【０００６】
【実施例】次に本発明の一実施例について図面を参照し
て詳細に説明する。
て詳細に説明する。
【０００７】図１を参照すると、本発明の第１の実施例
は，図示しないバスと，このバスに接続されバスの調停
に加わる一単位であってボードの少なくとも一部で実現
されるエイジェント１０と，およびこのエージェント１
０に接続されるアービタ７を含む。
は，図示しないバスと，このバスに接続されバスの調停
に加わる一単位であってボードの少なくとも一部で実現
されるエイジェント１０と，およびこのエージェント１
０に接続されるアービタ７を含む。
【０００８】このエイジェント１０には、自エイジェン
ト高優先度バス要求を示す高優先バス要求信号（ＨＲＥ
Ｑ信号）１を入力し少なくとも１つのエージェントが高
優先度のバス要求を有することを示すバス上の共有高優
先要求信号（共有ＨＲＥＱ信号）３を論理真の状態に
（以下、アサートという。）するオープンコレクタ回路
９，このオープンコレクタ回路９からのアサートされた
共有ＨＲＥＱ信号３をマスク指示信号とし自エージェン
トの低優先度バス要求を示す低優先バス要求信号（ＮＲ
ＥＱ信号）２をマスクし論理偽の状態に（以下、ディア
サートという。）する回路５，およびＨＲＥＱ信号１の
アサート中共有ＨＲＥＱ信号がアサートされても自エー
ジェントからアービタ７にバス要求を行うバス要求（Ｒ
ＥＱ）信号４を出力し、ＨＲＥＱ信号１のディアサート
中回路５の出力をバス要求信号４として出力する回路６
を備えている。
ト高優先度バス要求を示す高優先バス要求信号（ＨＲＥ
Ｑ信号）１を入力し少なくとも１つのエージェントが高
優先度のバス要求を有することを示すバス上の共有高優
先要求信号（共有ＨＲＥＱ信号）３を論理真の状態に
（以下、アサートという。）するオープンコレクタ回路
９，このオープンコレクタ回路９からのアサートされた
共有ＨＲＥＱ信号３をマスク指示信号とし自エージェン
トの低優先度バス要求を示す低優先バス要求信号（ＮＲ
ＥＱ信号）２をマスクし論理偽の状態に（以下、ディア
サートという。）する回路５，およびＨＲＥＱ信号１の
アサート中共有ＨＲＥＱ信号がアサートされても自エー
ジェントからアービタ７にバス要求を行うバス要求（Ｒ
ＥＱ）信号４を出力し、ＨＲＥＱ信号１のディアサート
中回路５の出力をバス要求信号４として出力する回路６
を備えている。
【０００９】ＨＲＥＱ信号１，ＮＲＥＱ信号２，共有Ｈ
ＲＥＱ信号３，ＲＥＱ信号４，ＡＣＫ信号８およびＮＲ
ＥＱマスク信号１１は負論理を示している。またバスは
全てのエージェント１０とワイヤードオア接続されてい
る。このバス上にはプルアップされているとともにどれ
か１つでもＨＲＥＱ信号１をアサートしているエージェ
ント１０がある場合はアサート状態になる共有ＨＲＥＱ
信号３が流れている。さらに、各エージェント１０はバ
ス使用要求を示すＲＥＱ信号４をスター線を介してアー
ビタ７に与え、このアービタ７から各エージェント１０
に各エージェント１０対応のバス使用許可を示すＡＣＫ
信号８が分配される。回路５によりＮＲＥＱマスク信号
１１のディアサート中回路６にＮＲＥＱ信号２の状態が
そのまま伝達される。ＮＲＥＱマスク信号１１のアサー
ト中ＮＲＥＱ信号２はマスクされディアサートされた信
号が回路６に伝えられる。ＮＲＥＱマスク信号１１はバ
ス上の共有ＨＲＥＱ信号３がそのまま使われる。ＨＲＥ
Ｑ信号１のアサート中回路６ではＲＥＱ信号４が無条件
にアサートされるとともに、オープンコレクタ回路９に
より共有ＨＲＥＱ信号がアサートされる。
ＲＥＱ信号３，ＲＥＱ信号４，ＡＣＫ信号８およびＮＲ
ＥＱマスク信号１１は負論理を示している。またバスは
全てのエージェント１０とワイヤードオア接続されてい
る。このバス上にはプルアップされているとともにどれ
か１つでもＨＲＥＱ信号１をアサートしているエージェ
ント１０がある場合はアサート状態になる共有ＨＲＥＱ
信号３が流れている。さらに、各エージェント１０はバ
ス使用要求を示すＲＥＱ信号４をスター線を介してアー
ビタ７に与え、このアービタ７から各エージェント１０
に各エージェント１０対応のバス使用許可を示すＡＣＫ
信号８が分配される。回路５によりＮＲＥＱマスク信号
１１のディアサート中回路６にＮＲＥＱ信号２の状態が
そのまま伝達される。ＮＲＥＱマスク信号１１のアサー
ト中ＮＲＥＱ信号２はマスクされディアサートされた信
号が回路６に伝えられる。ＮＲＥＱマスク信号１１はバ
ス上の共有ＨＲＥＱ信号３がそのまま使われる。ＨＲＥ
Ｑ信号１のアサート中回路６ではＲＥＱ信号４が無条件
にアサートされるとともに、オープンコレクタ回路９に
より共有ＨＲＥＱ信号がアサートされる。
【００１０】ＨＲＥＱ信号３のディアサート中回路６は
回路５から伝達された状態をＲＥＱ信号４に出力する。
これにより、どのエージェント１０も高優先度のバス要
求をＨＲＥＱ信号１として出していない場合、ＮＲＥＱ
信号２はそのままＲＥＱ信号４となる。しかしながら、
高優先度のバス要求をＨＲＥＱ信号１として出している
エージェント１０が１つでもある場合、高優先度のバス
要求を出していないエージェント１０は自エージェント
１０のＲＥＱ信号４をディアサートしバス獲得から退
き、高優先度のバス要求を出しているエージェント１０
だけでバス獲得を行う。
回路５から伝達された状態をＲＥＱ信号４に出力する。
これにより、どのエージェント１０も高優先度のバス要
求をＨＲＥＱ信号１として出していない場合、ＮＲＥＱ
信号２はそのままＲＥＱ信号４となる。しかしながら、
高優先度のバス要求をＨＲＥＱ信号１として出している
エージェント１０が１つでもある場合、高優先度のバス
要求を出していないエージェント１０は自エージェント
１０のＲＥＱ信号４をディアサートしバス獲得から退
き、高優先度のバス要求を出しているエージェント１０
だけでバス獲得を行う。
【００１１】アービタ７は高優先度要求か低優先度要求
かを全く意識せずに各ＲＥＱ信号４による固定優先順位
のアービトレーションを行い、バス獲得の結果をＡＣＫ
信号８として各エージェント１０に返す。この結果、本
発明の第１の実施例は一時的に優先順位を上げる機能を
有したままで、アービタ７に供給するバス使用要求信号
４を減少させることによりバックパネルの配線を減少さ
せることができるという効果がある。
かを全く意識せずに各ＲＥＱ信号４による固定優先順位
のアービトレーションを行い、バス獲得の結果をＡＣＫ
信号８として各エージェント１０に返す。この結果、本
発明の第１の実施例は一時的に優先順位を上げる機能を
有したままで、アービタ７に供給するバス使用要求信号
４を減少させることによりバックパネルの配線を減少さ
せることができるという効果がある。
【００１２】次に本発明の第２の実施例について図２を
参照して詳細に説明する。
参照して詳細に説明する。
【００１３】図２を参照すると、本発明の第２の実施例
はＮＲＥＱマスク遅延回路１２を備えた点以外は第１の
実施例の構成と同一である。このＮＲＥＱマスク遅延回
路１２は、ＲＥＱ信号４が一旦アサートされた場合一定
期間はディアサートできない仕様のアービタ７に対応す
るため、ＮＲＥＱ信号１によるＲＥＱ信号４のアサート
中に他エージェントの共有ＨＲＥＱ信号３アサートによ
るＲＥＱ信号のディアサートを行う場合、一定時間経過
後にディアサートする機能を有する。
はＮＲＥＱマスク遅延回路１２を備えた点以外は第１の
実施例の構成と同一である。このＮＲＥＱマスク遅延回
路１２は、ＲＥＱ信号４が一旦アサートされた場合一定
期間はディアサートできない仕様のアービタ７に対応す
るため、ＮＲＥＱ信号１によるＲＥＱ信号４のアサート
中に他エージェントの共有ＨＲＥＱ信号３アサートによ
るＲＥＱ信号のディアサートを行う場合、一定時間経過
後にディアサートする機能を有する。
【００１４】従って、ＮＲＥＱマスク遅延回路１２は、
共有ＨＲＥＱ信号３およびＮＲＥＱ信号２を入力し制御
信号１２２を出力する制御回路１２０を有する。制御回
路１２０は、ＮＲＥＱ信号２のディアサート中共有ＨＲ
ＥＱ信号３がアサートされた場合この信号３のアサート
から時間待ち無しにＮＲＥＱマスク信号１１をアサー
ト、すなわちマスク状態にするような制御信号を出力
し、ＮＲＥＱ信号２のアサート中共有ＨＲＥＱ信号３が
アサートされたとき、この信号３のアサートから一定時
間経過後ＮＲＥＱマスク信号１１をアサート、すなわち
マスク状態にするような制御信号を出力する。
共有ＨＲＥＱ信号３およびＮＲＥＱ信号２を入力し制御
信号１２２を出力する制御回路１２０を有する。制御回
路１２０は、ＮＲＥＱ信号２のディアサート中共有ＨＲ
ＥＱ信号３がアサートされた場合この信号３のアサート
から時間待ち無しにＮＲＥＱマスク信号１１をアサー
ト、すなわちマスク状態にするような制御信号を出力
し、ＮＲＥＱ信号２のアサート中共有ＨＲＥＱ信号３が
アサートされたとき、この信号３のアサートから一定時
間経過後ＮＲＥＱマスク信号１１をアサート、すなわち
マスク状態にするような制御信号を出力する。
【００１５】ＮＲＥＱマスク遅延回路１２はこの他、こ
の制御回路１２０からの制御信号１２２に基づいて共有
ＨＲＥＱ信号３のアサートに応答して遅延してＮＲＥＱ
マスク信号をマスク状態にするか信号３のアサートから
遅延させずにＮＲＥＱマスク信号をマスク状態にする遅
延回路１２１を有する。
の制御回路１２０からの制御信号１２２に基づいて共有
ＨＲＥＱ信号３のアサートに応答して遅延してＮＲＥＱ
マスク信号をマスク状態にするか信号３のアサートから
遅延させずにＮＲＥＱマスク信号をマスク状態にする遅
延回路１２１を有する。
【００１６】ＮＲＥＱ信号２は回路５によりＮＲＥＱマ
スク信号がディアサートされている時回路６にＮＲＥＱ
信号２の状態がそのまま伝達され、ＮＲＥＱマスク信号
１１がアサートされているときにはマスクされ、ディア
サート状態が回路６に伝達される。
スク信号がディアサートされている時回路６にＮＲＥＱ
信号２の状態がそのまま伝達され、ＮＲＥＱマスク信号
１１がアサートされているときにはマスクされ、ディア
サート状態が回路６に伝達される。
【００１７】なお、第２の実施例の動作は、共有ＨＲＥ
Ｑ信号３とＮＲＥＱ信号２からＮＲＥＱマスク遅延回路
１２の動作により受けるＮＲＥＱマスク信号１１の動作
の違い以外は第１の実施例の動作と同一である。
Ｑ信号３とＮＲＥＱ信号２からＮＲＥＱマスク遅延回路
１２の動作により受けるＮＲＥＱマスク信号１１の動作
の違い以外は第１の実施例の動作と同一である。
【００１８】
【発明の効果】一時的に優先順位を上げる機能を有した
ままで、アービタへ接続するバス使用要求信号を減らす
ことによりバックパネルの配線を減らすことができると
いう効果がある。
ままで、アービタへ接続するバス使用要求信号を減らす
ことによりバックパネルの配線を減らすことができると
いう効果がある。
【図１】本発明の第１の実施例を示す図
【図２】本発明の第２の実施例を示す図
１ ＨＲＥＱ信号 ２ ＮＲＥＱ信号 ３ 共有ＨＲＥＱ信号 ４ ＲＥＱ信号 ５ 回路 ６ 回路 ７ 固定優先順位のアービタ ８ ＡＣＫ信号 ９ オープンコレクタ回路 １０ バス上の或一つのエージェント １１ ＮＲＥＱマスク信号 １２ ＮＲＥＱマスク遅延回路
Claims (2)
- 【請求項１】 バスのアービトレーションを固定優先順
位で行うアービタと、 このアービタに接続された複数のエージェントと、 これら複数のエージェントの高優先バス要求信号が出力
されて少なくとも１つのエージェントが高優先度のバス
要求を有することを示す一本の共有高優先バス要求信号
線とを含むバスアービトレーションシステムであって、 前記複数のエージェントの各々は、 前記共有高優先バス要求信号線からの共有高優先バス要
求信号をマスク指示信号として、当該共有高優先バス要
求信号がアサートされている場合には自エージェントの
低優先バス要求信号をマスクする第１の手段と、この第１の手段の出力又は前記自エージェントの高優先
バス要求信号の何れかがアサートされていれば 前記アー
ビタへのバス要求信号をアサートする第２の手段とを含
むことを特徴とするバスアービトレーションシステム。 - 【請求項２】 前記自エージェントの低優先バス要求信
号がディアサートされているときに前記共有高優先バス
要求信号線からの共有高優先バス要求信号がアサートさ
れた場合には時間待ちなしで前記マスク指示信号を前記
第１の手段に出力し、前記低優先バス要求信号がアサー
トされている場合に前記共有高優先バス要求信号線から
の共有高優先バス要求信号がアサートされたときは一定
時間経過後に前記マスク指示信号を前記第１の手段に出
力する第３の手段をさらに含むことを特徴とする請求項
１記載のバスアービトレーションシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05294976A JP3130717B2 (ja) | 1993-11-25 | 1993-11-25 | バスアービトレーションシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05294976A JP3130717B2 (ja) | 1993-11-25 | 1993-11-25 | バスアービトレーションシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07146841A JPH07146841A (ja) | 1995-06-06 |
| JP3130717B2 true JP3130717B2 (ja) | 2001-01-31 |
Family
ID=17814749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05294976A Expired - Fee Related JP3130717B2 (ja) | 1993-11-25 | 1993-11-25 | バスアービトレーションシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3130717B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100475735B1 (ko) * | 2002-07-12 | 2005-03-10 | 삼성전자주식회사 | 긴급채널을 이용한 공유버스 중재방법 및 그 장치 |
| JP2007334641A (ja) * | 2006-06-15 | 2007-12-27 | Sony Corp | 情報処理装置および方法、並びにプログラム |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63147252A (ja) * | 1986-12-10 | 1988-06-20 | Nec Corp | マルチプロセツサシステム |
| JPH04348449A (ja) * | 1991-02-21 | 1992-12-03 | Hitachi Seiko Ltd | 優先順位調停装置 |
-
1993
- 1993-11-25 JP JP05294976A patent/JP3130717B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07146841A (ja) | 1995-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5619661A (en) | Dynamic arbitration system and method | |
| JP3526920B2 (ja) | コンピュータシステム、ならびに周辺バスクロック信号を制御するためのシステムおよび方法 | |
| US7188262B2 (en) | Bus arbitration in low power system | |
| US5603050A (en) | Direct memory access controller having programmable timing | |
| JP3860209B2 (ja) | 直列割込みバス・プロトコル | |
| US5572686A (en) | Bus arbitration scheme with priority switching and timer | |
| EP0130470B1 (en) | System and method for resolving contention among a plurality of asynchronous bus master devices connected to a common bus | |
| JP3633998B2 (ja) | コンピュータシステム | |
| JPH04246758A (ja) | 動的バス調停方法及び装置 | |
| JPH07219893A (ja) | 改善された優先仲介を持っているバスマスタ仲介回路 | |
| JPH0635849A (ja) | バスの使用を制御する方法及びコンピュータ・システム | |
| JP3130717B2 (ja) | バスアービトレーションシステム | |
| JPH04283805A (ja) | マイクロプロセッサシステムを動作させるための装置 | |
| US6504854B1 (en) | Multiple frequency communications | |
| JPH08328684A (ja) | コンピュータシステム | |
| JPH07152449A (ja) | 周辺バスクロック信号を制御するためのコンピュータシステムおよびその方法 | |
| JP2002055941A (ja) | データ処理装置 | |
| KR930004910Y1 (ko) | 다중처리기 시스템에서의 데이터버스 중재기 | |
| JPH0830549A (ja) | バス制御装置 | |
| JPH0713877A (ja) | アービタ | |
| JP2882341B2 (ja) | 共有資源アクセス調停方式 | |
| JPS6195469A (ja) | マルチプロセツサの競合制御方式 | |
| JP3415474B2 (ja) | バスブリッジ調停方式 | |
| JPH07129503A (ja) | 調停装置 | |
| JP3237569B2 (ja) | メモリアクセス制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |