JPH07152449A - 周辺バスクロック信号を制御するためのコンピュータシステムおよびその方法 - Google Patents
周辺バスクロック信号を制御するためのコンピュータシステムおよびその方法Info
- Publication number
- JPH07152449A JPH07152449A JP6224336A JP22433694A JPH07152449A JP H07152449 A JPH07152449 A JP H07152449A JP 6224336 A JP6224336 A JP 6224336A JP 22433694 A JP22433694 A JP 22433694A JP H07152449 A JPH07152449 A JP H07152449A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- bus
- signal
- peripheral bus
- peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 230000002093 peripheral effect Effects 0.000 claims abstract description 261
- 230000001360 synchronised effect Effects 0.000 claims abstract description 33
- 230000004044 response Effects 0.000 claims description 18
- 230000000737 periodic effect Effects 0.000 claims description 5
- 230000009467 reduction Effects 0.000 claims description 5
- 238000012546 transfer Methods 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 5
- 238000010168 coupling process Methods 0.000 claims 5
- 238000005859 coupling reaction Methods 0.000 claims 5
- 230000001934 delay Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 14
- 101000747588 Homo sapiens UDP-glucuronosyltransferase 1-6 Proteins 0.000 description 4
- 101000841498 Homo sapiens UDP-glucuronosyltransferase 1A1 Proteins 0.000 description 4
- 102100029151 UDP-glucuronosyltransferase 1A10 Human genes 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 101100345335 Arabidopsis thaliana GNT2 gene Proteins 0.000 description 2
- 101150093077 Mgat2 gene Proteins 0.000 description 2
- 101100524346 Xenopus laevis req-a gene Proteins 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000011960 computer-aided design Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 101100524347 Xenopus laevis req-b gene Proteins 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3253—Power saving in bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
【目的】 周辺バスクロック信号を制御するシステムお
よび方法を提供する。 【構成】 周辺バスクロック信号の停止の前に、クロッ
ク制御回路（１２０）によりインジケータ信号が生成さ
れる。スレーブ装置は、周辺バスクロック信号を要求し
続ければクロックリクエスト信号を生成する。クロック
制御回路はこれを受取り、周辺バスクロック信号を停止
させないようにする。周辺バスクロック信号が停止され
るときに代替バスマスタ（１０８；１１０）が周辺バス
（１０２）の統御を必要とすれば、この代替バスマスタ
は、周辺バスクロックの再始動のためにクロックリクエ
スト信号をアサートするように構成され得る。この信号
は周辺バスに送られ、クロック制御回路がそれを受取
り、周辺バスクロック信号を再始動させる。代替バスマ
スタは、バスアービタユニット（１０６）から許可信号
を得るために周辺バスクロック信号と同期のバスリクエ
スト信号を生成できる。
よび方法を提供する。 【構成】 周辺バスクロック信号の停止の前に、クロッ
ク制御回路（１２０）によりインジケータ信号が生成さ
れる。スレーブ装置は、周辺バスクロック信号を要求し
続ければクロックリクエスト信号を生成する。クロック
制御回路はこれを受取り、周辺バスクロック信号を停止
させないようにする。周辺バスクロック信号が停止され
るときに代替バスマスタ（１０８；１１０）が周辺バス
（１０２）の統御を必要とすれば、この代替バスマスタ
は、周辺バスクロックの再始動のためにクロックリクエ
スト信号をアサートするように構成され得る。この信号
は周辺バスに送られ、クロック制御回路がそれを受取
り、周辺バスクロック信号を再始動させる。代替バスマ
スタは、バスアービタユニット（１０６）から許可信号
を得るために周辺バスクロック信号と同期のバスリクエ
スト信号を生成できる。
Description
【０００１】
【発明の背景】本発明は、コンピュータシステム内の電
力管理に関し、より特定的には、周辺バスクロック信号
を制御するためのシステムおよびその方法に関する。
力管理に関し、より特定的には、周辺バスクロック信号
を制御するためのシステムおよびその方法に関する。
【０００２】
【関連技術の説明】製造業者の現在の開発の目標は、コ
ンピュータシステムの電力消費量を低減することであ
る。電力消費量を低減すれば典型的にはシステムの熱の
発生も低減され、それによって信頼性が高まりかつコス
トが削減される。さらに、電池で電力供給される携帯用
コンピュータシステムの動作寿命を最大にするという点
で、電力の低減は特に重要である。
ンピュータシステムの電力消費量を低減することであ
る。電力消費量を低減すれば典型的にはシステムの熱の
発生も低減され、それによって信頼性が高まりかつコス
トが削減される。さらに、電池で電力供給される携帯用
コンピュータシステムの動作寿命を最大にするという点
で、電力の低減は特に重要である。
【０００３】コンピュータシステムの電力消費量を低減
するための種々の方法が考案されてきた。これらの方法
には、回路の集積度を向上させることや、改良された回
路および電力管理ユニット（ＰＭＵ）を組込むことがあ
る。１つの特定の電力低減法には、非活性な回路部分を
駆動するクロック信号を停止させる能力が必要である。
そのような方法を用いるシステムは、典型的には、非活
性な回路部分を検出または予測し、それに従ってその非
活性な回路部分に関連するクロック信号を停止させる電
力管理ユニットを含む。非活性な回路部分を駆動する
「使用されていない」クロック信号をＯＦＦにすること
によって、システムの総電力消費量が低減される。同様
の方法には、時間が決定的でない動作モードの間回路部
分を駆動するクロック信号の周波数を低減させる能力が
必要である。
するための種々の方法が考案されてきた。これらの方法
には、回路の集積度を向上させることや、改良された回
路および電力管理ユニット（ＰＭＵ）を組込むことがあ
る。１つの特定の電力低減法には、非活性な回路部分を
駆動するクロック信号を停止させる能力が必要である。
そのような方法を用いるシステムは、典型的には、非活
性な回路部分を検出または予測し、それに従ってその非
活性な回路部分に関連するクロック信号を停止させる電
力管理ユニットを含む。非活性な回路部分を駆動する
「使用されていない」クロック信号をＯＦＦにすること
によって、システムの総電力消費量が低減される。同様
の方法には、時間が決定的でない動作モードの間回路部
分を駆動するクロック信号の周波数を低減させる能力が
必要である。
【０００４】「使用されていない」クロック信号を停止
させる能力は電力消費量を低減することにおいては一般
に成功したが、代替バスマスタがそこに接続される周辺
バスを駆動するクロック信号にはこの方法は一般に適用
されていない。このように制限される理由は、以下の例
から最良に理解される。
させる能力は電力消費量を低減することにおいては一般
に成功したが、代替バスマスタがそこに接続される周辺
バスを駆動するクロック信号にはこの方法は一般に適用
されていない。このように制限される理由は、以下の例
から最良に理解される。
【０００５】図１は、マイクロプロセッサ（ＣＰＵ）１
２と、システムメモリ１４と、ブリッジ／メモリコント
ローラ１６と、バスインタフェースおよびアービタユニ
ット１８とを含むコンピュータシステム１０を示すブロ
ック図である。ＣＰＵローカルバス２０は、マイクロプ
ロセッサ１２をブリッジ／メモリコントローラ１６とバ
スインタフェースおよびアービタユニット１８とに結合
する。システムメモリバス２２は、システムメモリ１４
をブリッジ／メモリコントローラ１６に結合する。「マ
スタ１」として示される代替バスマスタ２６および「マ
スタ２」として示される第２の代替バスマスタ２８は、
周辺バス３０を介してバスインタフェースおよびアービ
タユニット１８に結合される。同様に、スレーブ装置３
１も、周辺バス３０を介してバスインタフェースおよび
アービタユニット１８に結合される。
２と、システムメモリ１４と、ブリッジ／メモリコント
ローラ１６と、バスインタフェースおよびアービタユニ
ット１８とを含むコンピュータシステム１０を示すブロ
ック図である。ＣＰＵローカルバス２０は、マイクロプ
ロセッサ１２をブリッジ／メモリコントローラ１６とバ
スインタフェースおよびアービタユニット１８とに結合
する。システムメモリバス２２は、システムメモリ１４
をブリッジ／メモリコントローラ１６に結合する。「マ
スタ１」として示される代替バスマスタ２６および「マ
スタ２」として示される第２の代替バスマスタ２８は、
周辺バス３０を介してバスインタフェースおよびアービ
タユニット１８に結合される。同様に、スレーブ装置３
１も、周辺バス３０を介してバスインタフェースおよび
アービタユニット１８に結合される。
【０００６】代替バスマスタ２６が周辺バス３０の統御
を必要とするとき、ＲＥＱ１として示されるリクエスト
信号が代替バスマスタ２６によってアサートされ、バス
インタフェースおよびアービタユニット１８によって検
出される。内部アービトレーション論理に従ってバスの
統御が許可されれば、バスインタフェースおよびアービ
タユニット１８はＧＮＴ１として示される許可信号をア
サートし、それに応じて、代替バスマスタ２６は周辺バ
ス３０を統御することができかつ所望のサイクルを実行
し得る。
を必要とするとき、ＲＥＱ１として示されるリクエスト
信号が代替バスマスタ２６によってアサートされ、バス
インタフェースおよびアービタユニット１８によって検
出される。内部アービトレーション論理に従ってバスの
統御が許可されれば、バスインタフェースおよびアービ
タユニット１８はＧＮＴ１として示される許可信号をア
サートし、それに応じて、代替バスマスタ２６は周辺バ
ス３０を統御することができかつ所望のサイクルを実行
し得る。
【０００７】図１のシステムでは、リクエスト信号ＲＥ
Ｑｘ（すなわち、ＲＥＱ１またはＲＥＱ２）は、関連す
る代替バスマスタによって周辺バスクロック信号ＣＬＫ
と同期的にアサートされなければならない。この要求
は、ＰＣＩバス規格等のいくつかの広く用いられている
周辺バス規格によって指定される。この要求の結果、そ
のような周辺バス規格を用いるシステムは、周辺バスク
ロック信号ＣＬＫが常にＯＮにされるように設計され、
それによって代替バスマスタが同期リクエスト信号を生
成できるようになる。しかしながら、そのようなシステ
ムでは、周辺バスが使用されていないときに電力が浪費
される。
Ｑｘ（すなわち、ＲＥＱ１またはＲＥＱ２）は、関連す
る代替バスマスタによって周辺バスクロック信号ＣＬＫ
と同期的にアサートされなければならない。この要求
は、ＰＣＩバス規格等のいくつかの広く用いられている
周辺バス規格によって指定される。この要求の結果、そ
のような周辺バス規格を用いるシステムは、周辺バスク
ロック信号ＣＬＫが常にＯＮにされるように設計され、
それによって代替バスマスタが同期リクエスト信号を生
成できるようになる。しかしながら、そのようなシステ
ムでは、周辺バスが使用されていないときに電力が浪費
される。
【０００８】スレーブ装置が周辺バスサイクルが終わっ
た後にクロック信号を必要とし得るため、周辺バスのた
めにクロック停止（またはクロック減速）電力低減法を
用いることに対して付加的な障害が生じる。たとえば、
スレーブ装置３１が内部ＦＩＦＯを空にするために、周
辺バスサイクルの完了時に付加的なクロックサイクルが
必要とされるかもしれない。もしそのような状況の間に
クロック信号が停止されれば、システムの性能およびデ
ータの保全性に悪影響が及ぼされるかもしれない。
た後にクロック信号を必要とし得るため、周辺バスのた
めにクロック停止（またはクロック減速）電力低減法を
用いることに対して付加的な障害が生じる。たとえば、
スレーブ装置３１が内部ＦＩＦＯを空にするために、周
辺バスサイクルの完了時に付加的なクロックサイクルが
必要とされるかもしれない。もしそのような状況の間に
クロック信号が停止されれば、システムの性能およびデ
ータの保全性に悪影響が及ぼされるかもしれない。
【０００９】電力管理の目的のために周辺バスクロック
信号を停止または減速することに関するさらに別の問題
点は、もし周辺装置が周辺バスクロック信号を再始動さ
せることができないかまたは所与の時間内にクロックエ
ッジを受取らなければ、外部バスマスタは立ち往生する
かまたはデータを失う可能性があるということである。
その結果、システムの性能が劣化するかまたはデータの
保全性が悪影響を受ける可能性がある。いかなるコンピ
ュータシステムにおいてもデータの保全性は非常に重要
であるため、および従来の周辺バスマスタは典型的には
関連する周辺バスクロック信号を制御することができな
いため、そのような従来のバスマスタ装置は、電力管理
のために周辺クロック信号が停止または減速されるコン
ピュータシステムと互換性がない場合がある。したがっ
て、そのようなコンピュータシステムと従来の周辺装置
との逆方向の互換性は制限され得る。
信号を停止または減速することに関するさらに別の問題
点は、もし周辺装置が周辺バスクロック信号を再始動さ
せることができないかまたは所与の時間内にクロックエ
ッジを受取らなければ、外部バスマスタは立ち往生する
かまたはデータを失う可能性があるということである。
その結果、システムの性能が劣化するかまたはデータの
保全性が悪影響を受ける可能性がある。いかなるコンピ
ュータシステムにおいてもデータの保全性は非常に重要
であるため、および従来の周辺バスマスタは典型的には
関連する周辺バスクロック信号を制御することができな
いため、そのような従来のバスマスタ装置は、電力管理
のために周辺クロック信号が停止または減速されるコン
ピュータシステムと互換性がない場合がある。したがっ
て、そのようなコンピュータシステムと従来の周辺装置
との逆方向の互換性は制限され得る。
【００１０】
【発明の概要】上述の問題点は、本発明に従った周辺バ
スクロック信号を制御するためのシステムおよび方法に
よってその大部分が解決される。このシステムは、たと
えば電力管理ユニットに応答して周辺バスクロック信号
が停止（または減速）され得る電力節約法を適応させ
る。周辺バスクロック信号を停止させる前に、クロック
制御回路によってクロックリクエストラインにインジケ
ータ信号が生成される。スレーブ装置が周辺バスクロッ
ク信号を必要とし続ければ、スレーブ装置はそれに応答
してクロックリクエスト信号を発生する。クロック制御
回路はクロックリクエスト信号を受取り、それに応じて
周辺バスクロック信号が停止しないようにする。周辺バ
スクロック信号が停止されるときに代替バスマスタが周
辺バスの統御を必要とすれば、代替バスマスタは周辺バ
スクロックを再始動させるためにクロックリクエスト信
号をアサートするように構成され得る。クロックリクエ
スト信号は周辺バス上に送られ、その結果クロック制御
回路によって受取られる。クロック制御回路はそれに応
答して周辺バスクロック信号を再始動させる。その後、
代替バスマスタは周辺バスクロック信号と同期のバスリ
クエスト信号を発生し、それによってバスアービタユニ
ットから許可信号を得ることができる。
スクロック信号を制御するためのシステムおよび方法に
よってその大部分が解決される。このシステムは、たと
えば電力管理ユニットに応答して周辺バスクロック信号
が停止（または減速）され得る電力節約法を適応させ
る。周辺バスクロック信号を停止させる前に、クロック
制御回路によってクロックリクエストラインにインジケ
ータ信号が生成される。スレーブ装置が周辺バスクロッ
ク信号を必要とし続ければ、スレーブ装置はそれに応答
してクロックリクエスト信号を発生する。クロック制御
回路はクロックリクエスト信号を受取り、それに応じて
周辺バスクロック信号が停止しないようにする。周辺バ
スクロック信号が停止されるときに代替バスマスタが周
辺バスの統御を必要とすれば、代替バスマスタは周辺バ
スクロックを再始動させるためにクロックリクエスト信
号をアサートするように構成され得る。クロックリクエ
スト信号は周辺バス上に送られ、その結果クロック制御
回路によって受取られる。クロック制御回路はそれに応
答して周辺バスクロック信号を再始動させる。その後、
代替バスマスタは周辺バスクロック信号と同期のバスリ
クエスト信号を発生し、それによってバスアービタユニ
ットから許可信号を得ることができる。
【００１１】このシステムはさらに、内部でバスリクエ
スト信号を生成できない従来の代替バスマスタとの逆方
向の互換性が得られるように構成され得る。そのような
実施例に関しては、システムのリセットの際に、ＢＩＯ
Ｓブートコードは各々の代替バスマスタ内の構成レジス
タを読取る。ＰＣＩベースのシステムに関しては、この
構成レジスタはいわゆるＭＡＸＬＡＴレジスタ（または
フィールド）であってもよい。構成レジスタの内容は、
特定のマスタが周辺バスへのアクセスを必要とし得る頻
度を示している。各々のマスタのＭＡＸＬＡＴフィール
ドを読取る際に、システムは、周辺バスへのアクセスを
最も頻繁に必要とするマスタに対応するＭＡＸＬＡＴ値
に従ってクロック制御タイマを設定する。周辺バスを最
も頻繁に必要とするマスタがたとえば２マイクロ秒とい
う最大待ち時間を指定すれば、システムは、１マイクロ
秒（すなわち、指定された最大待ち時間の半分）ごとに
サイクル動作を行なう（またはトリガする）ようにクロ
ック制御タイマを設定する。その後、もし電力管理ユニ
ットによって周辺バスクロックを停止させる決定がなさ
れれば、クロック制御タイマはサイクル動作を始める。
１マイクロ秒が経過するたびに、クロック制御タイマ
は、クロックジェネレータに少なくとも１つのクロック
エッジ（すなわち、ワンショットまたはマルチショッ
ト）を与えるようにさせる。これにより、周辺バスに結
合されるいかなるバスマスタも、たとえそのバスマスタ
がクロックリクエスト信号を生成できなくても、周辺バ
スを統御するために確実に同期バスリクエスト信号を生
成することができる。このシステムはさらに、周期的な
クロックエッジの各々を与える間にできるだけ長くクロ
ック信号を停止させることによって、電力管理を最適化
させる。もし代替的に電力管理ユニットが電力節約モー
ドの間に周辺バスクロック信号を減速させれば、各々の
マスタのＭＡＸＬＡＴフィールドから読取られる値は、
クロック信号が減速され得る最小の周波数を決定するた
めに用いられ得る。すなわち、クロックジェネレータ
は、周辺バスを最も頻繁に必要とするマスタのＭＡＸＬ
ＡＴフィールド内で指定された最大待ち時間の値の半分
以下の周期で周辺バスクロック信号を生成するように設
定されるであろう。本発明に従ったシステムを用いれ
ば、周辺バスクロック信号を電力管理のために停止させ
るかまたは低減させ、なおかつ周辺バスの統御を得るた
めに同期バスリクエスト信号をアサートしなければなら
ない代替バスマスタを適応させることができる。
スト信号を生成できない従来の代替バスマスタとの逆方
向の互換性が得られるように構成され得る。そのような
実施例に関しては、システムのリセットの際に、ＢＩＯ
Ｓブートコードは各々の代替バスマスタ内の構成レジス
タを読取る。ＰＣＩベースのシステムに関しては、この
構成レジスタはいわゆるＭＡＸＬＡＴレジスタ（または
フィールド）であってもよい。構成レジスタの内容は、
特定のマスタが周辺バスへのアクセスを必要とし得る頻
度を示している。各々のマスタのＭＡＸＬＡＴフィール
ドを読取る際に、システムは、周辺バスへのアクセスを
最も頻繁に必要とするマスタに対応するＭＡＸＬＡＴ値
に従ってクロック制御タイマを設定する。周辺バスを最
も頻繁に必要とするマスタがたとえば２マイクロ秒とい
う最大待ち時間を指定すれば、システムは、１マイクロ
秒（すなわち、指定された最大待ち時間の半分）ごとに
サイクル動作を行なう（またはトリガする）ようにクロ
ック制御タイマを設定する。その後、もし電力管理ユニ
ットによって周辺バスクロックを停止させる決定がなさ
れれば、クロック制御タイマはサイクル動作を始める。
１マイクロ秒が経過するたびに、クロック制御タイマ
は、クロックジェネレータに少なくとも１つのクロック
エッジ（すなわち、ワンショットまたはマルチショッ
ト）を与えるようにさせる。これにより、周辺バスに結
合されるいかなるバスマスタも、たとえそのバスマスタ
がクロックリクエスト信号を生成できなくても、周辺バ
スを統御するために確実に同期バスリクエスト信号を生
成することができる。このシステムはさらに、周期的な
クロックエッジの各々を与える間にできるだけ長くクロ
ック信号を停止させることによって、電力管理を最適化
させる。もし代替的に電力管理ユニットが電力節約モー
ドの間に周辺バスクロック信号を減速させれば、各々の
マスタのＭＡＸＬＡＴフィールドから読取られる値は、
クロック信号が減速され得る最小の周波数を決定するた
めに用いられ得る。すなわち、クロックジェネレータ
は、周辺バスを最も頻繁に必要とするマスタのＭＡＸＬ
ＡＴフィールド内で指定された最大待ち時間の値の半分
以下の周期で周辺バスクロック信号を生成するように設
定されるであろう。本発明に従ったシステムを用いれ
ば、周辺バスクロック信号を電力管理のために停止させ
るかまたは低減させ、なおかつ周辺バスの統御を得るた
めに同期バスリクエスト信号をアサートしなければなら
ない代替バスマスタを適応させることができる。
【００１２】本発明の他の目的および利点は、添付の図
面を参照して以下の詳細な説明から明らかになるであろ
う。
面を参照して以下の詳細な説明から明らかになるであろ
う。
【００１３】本発明は種々の変更例および代替例が可能
であるが、特定の実施例を例示的に図面に示しかつ詳細
に説明する。しかしながら、これらの図面および詳細な
説明は本発明を開示される特定の形に限定するものでは
なく、本発明は、前掲の特許請求の範囲によって規定さ
れるような本発明の意図および範囲内でいかなる変形
例、均等物および代替例も含むものとする。
であるが、特定の実施例を例示的に図面に示しかつ詳細
に説明する。しかしながら、これらの図面および詳細な
説明は本発明を開示される特定の形に限定するものでは
なく、本発明は、前掲の特許請求の範囲によって規定さ
れるような本発明の意図および範囲内でいかなる変形
例、均等物および代替例も含むものとする。
【００１４】
【好ましい実施例の詳細な説明】次に図２を参照する
と、周辺バス１０２がバスインタフェースおよびアービ
タユニット１０６を介してＣＰＵローカルバス１０４に
結合されるコンピュータシステム１００の一部分がブロ
ック図で示されている。「マスタ１」として示される代
替バスマスタ１０８および「マスタ２」として示される
第２の代替バスマスタ１１０は周辺バス１０２に結合さ
れ、マイクロプロセッサ（ＣＰＵ）１１９はＣＰＵロー
カルバス１０４に結合される。さらに、電力管理ユニッ
ト１１１、フリップフロップ１１２、１１４、および信
号ドライバ１１６、１１８はバスインタフェースおよび
アービタユニット１０６に結合される。
と、周辺バス１０２がバスインタフェースおよびアービ
タユニット１０６を介してＣＰＵローカルバス１０４に
結合されるコンピュータシステム１００の一部分がブロ
ック図で示されている。「マスタ１」として示される代
替バスマスタ１０８および「マスタ２」として示される
第２の代替バスマスタ１１０は周辺バス１０２に結合さ
れ、マイクロプロセッサ（ＣＰＵ）１１９はＣＰＵロー
カルバス１０４に結合される。さらに、電力管理ユニッ
ト１１１、フリップフロップ１１２、１１４、および信
号ドライバ１１６、１１８はバスインタフェースおよび
アービタユニット１０６に結合される。
【００１５】代替バスマスタ１０８および１１０は、種
々の特定の周辺バス装置によって実現することができ
る。たとえば、代替バスマスタ１０８は、他のコンピュ
ータシステムを周辺バス１０２に接続するローカルエリ
アネットワーク（ＬＡＮ）装置によって実現することが
できる。同様に、代替バスマスタ１１０は、周辺バス１
０２を他の周辺バスに接続する拡張バスインタフェース
によって実現することができる。
々の特定の周辺バス装置によって実現することができ
る。たとえば、代替バスマスタ１０８は、他のコンピュ
ータシステムを周辺バス１０２に接続するローカルエリ
アネットワーク（ＬＡＮ）装置によって実現することが
できる。同様に、代替バスマスタ１１０は、周辺バス１
０２を他の周辺バスに接続する拡張バスインタフェース
によって実現することができる。
【００１６】周辺バス１０２は予め定められたビット幅
を有し、ＣＤ−ＲＯＭ装置等の種々の他の周辺装置に接
続され得る。ある実施例では、周辺バス１０２はＰＣＩ
規格バス構成を用いて実現されるが、代替的には他の周
辺バス規格構成を用いることができる。このＰＣＩ規格
バス構成は、ＰＣＩスペシャル・インタレスト・グルー
プ（PCI Special Interest Group）による１９９３年４
月３０日発行の出版物ＰＣＩローカルバス仕様（PCI Lo
cal Bus Specification ）改訂版２に記載されている。
この文献の全体を引用によりここに援用する。
を有し、ＣＤ−ＲＯＭ装置等の種々の他の周辺装置に接
続され得る。ある実施例では、周辺バス１０２はＰＣＩ
規格バス構成を用いて実現されるが、代替的には他の周
辺バス規格構成を用いることができる。このＰＣＩ規格
バス構成は、ＰＣＩスペシャル・インタレスト・グルー
プ（PCI Special Interest Group）による１９９３年４
月３０日発行の出版物ＰＣＩローカルバス仕様（PCI Lo
cal Bus Specification ）改訂版２に記載されている。
この文献の全体を引用によりここに援用する。
【００１７】マイクロプロセッサ１１９は、予め定めら
れた命令セットを実現するデータ処理ユニットである。
例示的な処理ユニットには、モデル８０３８６およびモ
デル８０４８６のマイクロプロセッサがある。なお、Ｃ
ＰＵローカルバス１０４はマイクロプロセッサ１１９を
キャッシュメモリおよびメモリコントローラ等の種々の
他の構成要素に結合し得る。
れた命令セットを実現するデータ処理ユニットである。
例示的な処理ユニットには、モデル８０３８６およびモ
デル８０４８６のマイクロプロセッサがある。なお、Ｃ
ＰＵローカルバス１０４はマイクロプロセッサ１１９を
キャッシュメモリおよびメモリコントローラ等の種々の
他の構成要素に結合し得る。
【００１８】バスインタフェースおよびアービタユニッ
ト１０６は、マイクロプロセッサ１１９と周辺バス１０
２に結合される装置との間で制御信号、データ信号およ
びアドレス信号を調整しかつ送るような周知のインタフ
ェース機能を制御する従来の回路を含む。バスインタフ
ェースおよびアービタユニット１０６はさらに、周辺バ
ス１０２の統御を争う装置を調停しかつそれらに優先順
位を付ける。図１に関して以前に説明した例と同様に、
バスインタフェースおよびアービタユニット１０６内の
アービトレーション論理は、代替バスマスタによってア
サートされた同期リクエスト信号を検出し、かつ周辺バ
ス１０２の統御を達成することができるときに関連する
許可信号を生成するように構成される。バスインタフェ
ースおよびアービタユニット１０６は、ライン１２３お
よび１２４でそれぞれ同期リクエスト信号ＳＲＥＱ１お
よびＳＲＥＱ２を受取り、かつライン１２５および１２
６でそれぞれ許可信号ＧＮＴ１およびＧＮＴ２を生成す
る。バスインタフェースおよびアービタユニット１０６
のこれらの部分が種々の特定の回路構成を用いて実現で
きること、および例示的な回路構成は既知の先行技術の
多数の出版物において記載されていることが当業者によ
って認識されるであろう。
ト１０６は、マイクロプロセッサ１１９と周辺バス１０
２に結合される装置との間で制御信号、データ信号およ
びアドレス信号を調整しかつ送るような周知のインタフ
ェース機能を制御する従来の回路を含む。バスインタフ
ェースおよびアービタユニット１０６はさらに、周辺バ
ス１０２の統御を争う装置を調停しかつそれらに優先順
位を付ける。図１に関して以前に説明した例と同様に、
バスインタフェースおよびアービタユニット１０６内の
アービトレーション論理は、代替バスマスタによってア
サートされた同期リクエスト信号を検出し、かつ周辺バ
ス１０２の統御を達成することができるときに関連する
許可信号を生成するように構成される。バスインタフェ
ースおよびアービタユニット１０６は、ライン１２３お
よび１２４でそれぞれ同期リクエスト信号ＳＲＥＱ１お
よびＳＲＥＱ２を受取り、かつライン１２５および１２
６でそれぞれ許可信号ＧＮＴ１およびＧＮＴ２を生成す
る。バスインタフェースおよびアービタユニット１０６
のこれらの部分が種々の特定の回路構成を用いて実現で
きること、および例示的な回路構成は既知の先行技術の
多数の出版物において記載されていることが当業者によ
って認識されるであろう。
【００１９】バスインタフェースおよびアービタユニッ
ト１０６は、クロック制御回路１２０およびクロックジ
ェネレータ１２２をさらに含む。クロックジェネレータ
１２２は、代替バスマスタ１０８および代替バスマスタ
１１０等の周辺装置を駆動するために「ＣＬＫ」として
示される周辺バスクロック信号を生成する。以下に詳細
に説明するように、クロック制御回路１２０は、電力管
理ユニット１１１が周辺バスクロック信号ＣＬＫを停止
させた後、代替バスマスタを適応させるためにクロック
ジェネレータ１２２の再始動を制御する。
ト１０６は、クロック制御回路１２０およびクロックジ
ェネレータ１２２をさらに含む。クロックジェネレータ
１２２は、代替バスマスタ１０８および代替バスマスタ
１１０等の周辺装置を駆動するために「ＣＬＫ」として
示される周辺バスクロック信号を生成する。以下に詳細
に説明するように、クロック制御回路１２０は、電力管
理ユニット１１１が周辺バスクロック信号ＣＬＫを停止
させた後、代替バスマスタを適応させるためにクロック
ジェネレータ１２２の再始動を制御する。
【００２０】次にコンピュータシステム１００の動作を
説明する。この議論に関しては、まず、電力管理ユニッ
ト１１１がクロックジェネレータ１２２をＯＦＦにし、
これにより周辺バスクロック信号ＣＬＫが停止されると
仮定する。電力管理ユニット１１１は、たとえば、現在
バスインタフェースおよびアービタユニット１０６内に
バスリクエスト信号が保留されていないとき、マイクロ
プロセッサ１１９によって実行される周辺バスサイクル
の完了後、クロックジェネレータ１２２をＯＦＦにする
ように構成され得る。
説明する。この議論に関しては、まず、電力管理ユニッ
ト１１１がクロックジェネレータ１２２をＯＦＦにし、
これにより周辺バスクロック信号ＣＬＫが停止されると
仮定する。電力管理ユニット１１１は、たとえば、現在
バスインタフェースおよびアービタユニット１０６内に
バスリクエスト信号が保留されていないとき、マイクロ
プロセッサ１１９によって実行される周辺バスサイクル
の完了後、クロックジェネレータ１２２をＯＦＦにする
ように構成され得る。
【００２１】もし代替バスマスタ１０８または１１０の
一方が周辺バス１０２の統御を要求すれば、そのマスタ
装置によって対応する非同期バスリクエスト信号がアサ
ートされる。たとえば、代替バスマスタ１０８が周辺バ
ス１０２の統御を要求すれば、ライン１２８において非
同期リクエスト信号ＡＲＥＱ１がローにアサートされ
る。図１の例と同様に、ライン１２３でバスインタフェ
ースおよびアービタユニット１０６によって受取られる
リクエスト信号は、周辺バスクロック信号ＣＬＫと同期
でなければならない。しかしながら、この時点で、クロ
ックジェネレータ１２２はＯＦＦにされる。したがっ
て、同期リクエスト信号を与えるために、非同期リクエ
スト信号ＡＲＥＱ１は信号ドライバ１１６を介してバッ
ファされ、これによりライン１２７上の非同期クロック
リクエスト信号ＣＬＫＲＥＱがローにアサートされる。
クロック制御回路１２０がクロックリクエスト信号ＣＬ
ＫＲＥＱのローへのアサートを検出すると、信号ＩＤＬ
Ｅがクロック制御回路１２０によってハイにデアサート
され、これにより電力管理ユニット１１１がクロックジ
ェネレータ１２２をＯＮにし、したがって、（すなわ
ち、信号ＯＮ／ＯＦＦをハイに駆動することによって）
周辺バスクロック信号ＣＬＫを再始動させる。
一方が周辺バス１０２の統御を要求すれば、そのマスタ
装置によって対応する非同期バスリクエスト信号がアサ
ートされる。たとえば、代替バスマスタ１０８が周辺バ
ス１０２の統御を要求すれば、ライン１２８において非
同期リクエスト信号ＡＲＥＱ１がローにアサートされ
る。図１の例と同様に、ライン１２３でバスインタフェ
ースおよびアービタユニット１０６によって受取られる
リクエスト信号は、周辺バスクロック信号ＣＬＫと同期
でなければならない。しかしながら、この時点で、クロ
ックジェネレータ１２２はＯＦＦにされる。したがっ
て、同期リクエスト信号を与えるために、非同期リクエ
スト信号ＡＲＥＱ１は信号ドライバ１１６を介してバッ
ファされ、これによりライン１２７上の非同期クロック
リクエスト信号ＣＬＫＲＥＱがローにアサートされる。
クロック制御回路１２０がクロックリクエスト信号ＣＬ
ＫＲＥＱのローへのアサートを検出すると、信号ＩＤＬ
Ｅがクロック制御回路１２０によってハイにデアサート
され、これにより電力管理ユニット１１１がクロックジ
ェネレータ１２２をＯＮにし、したがって、（すなわ
ち、信号ＯＮ／ＯＦＦをハイに駆動することによって）
周辺バスクロック信号ＣＬＫを再始動させる。
【００２２】第１の周辺クロック信号ＣＬＫの立上がり
端縁で、ライン１２８における論理ロー信号（すなわ
ち、信号ＡＲＥＱ１）はフリップフロップ１１２にラッ
チされ、かつフリップフロップ１１２の出力で駆動され
る。したがって、フリップフロップ１１２の出力状態に
よって左右される同期リクエスト信号ＳＲＥＱ１はロー
になる。なお、信号ＳＲＥＱ１のローへの遷移はクロッ
ク信号ＣＬＫと同期的に起こる。
端縁で、ライン１２８における論理ロー信号（すなわ
ち、信号ＡＲＥＱ１）はフリップフロップ１１２にラッ
チされ、かつフリップフロップ１１２の出力で駆動され
る。したがって、フリップフロップ１１２の出力状態に
よって左右される同期リクエスト信号ＳＲＥＱ１はロー
になる。なお、信号ＳＲＥＱ１のローへの遷移はクロッ
ク信号ＣＬＫと同期的に起こる。
【００２３】バスインタフェースおよびアービタユニッ
ト１０６が同期リクエスト信号ＳＲＥＱ１のローへのア
サートを検出すると、バスインタフェースおよびアービ
タユニット１０６は、その内部アービトレーション論理
に従って許可信号ＧＮＴ１を生成し、その結果、代替バ
スマスタ１０８に周辺バス１０２の統御を許可する。
ト１０６が同期リクエスト信号ＳＲＥＱ１のローへのア
サートを検出すると、バスインタフェースおよびアービ
タユニット１０６は、その内部アービトレーション論理
に従って許可信号ＧＮＴ１を生成し、その結果、代替バ
スマスタ１０８に周辺バス１０２の統御を許可する。
【００２４】好ましい実施例では、代替バスマスタ１０
８は、周辺バス１０２の統御が所望であるとき合計２ク
ロックサイクルの間非同期リクエスト信号ＡＲＥＱ１を
アサートする。クロック制御回路１２０がライン１２７
において結果として得られたローの信号を検出すると、
２クロックサイクル後に代替バスマスタ１０８によって
非同期リクエスト信号ＡＲＥＱ１がデアサートされてい
ても、クロック制御回路１２０は駆動を引継ぎ、ライン
１２７において論理ロー信号を維持する。ＩＤＬＥ信号
がハイにデアサートされかつクロックジェネレータ１２
２が電力管理ユニット１１１によってＯＮにされると、
システムマイクロプロセッサ１１９が周辺バス１０２の
統御を回復し、この時点で電力管理ユニット１１１がク
ロックジェネレータ１２２を停止させることができると
決定し得るまで周辺バスクロック信号ＣＬＫを停止させ
ることができない。たとえば、上述のように、電力管理
ユニット１１１は、現在バスインタフェースおよびアー
ビタユニット１０６内でバスリクエスト信号が保留され
ていなければ、マイクロプロセッサ１１９によって実行
される周辺バスサイクルが完了すると周辺バスクロック
信号ＣＬＫを停止させるように構成され得る。電力管理
ユニット１１１がそのような予め定められた状態にした
がって周辺バスクロック信号ＣＬＫを停止させることが
できると決定すると、クロック制御回路１２０は１クロ
ックサイクルの間クロックリクエスト信号ＣＬＫＲＥＱ
をハイに駆動する。その後、クロック制御回路１２０は
クロックリクエスト信号ＣＬＫＲＥＱおよびトライステ
ートライン１２６の駆動を解放する。その後、電力管理
ユニット１１１は信号ＯＮ／ＯＦＦをローに駆動するこ
とによってクロックジェネレータ１２２をＯＦＦにし、
それによって周辺バスクロック信号ＣＬＫを停止させ
る。
８は、周辺バス１０２の統御が所望であるとき合計２ク
ロックサイクルの間非同期リクエスト信号ＡＲＥＱ１を
アサートする。クロック制御回路１２０がライン１２７
において結果として得られたローの信号を検出すると、
２クロックサイクル後に代替バスマスタ１０８によって
非同期リクエスト信号ＡＲＥＱ１がデアサートされてい
ても、クロック制御回路１２０は駆動を引継ぎ、ライン
１２７において論理ロー信号を維持する。ＩＤＬＥ信号
がハイにデアサートされかつクロックジェネレータ１２
２が電力管理ユニット１１１によってＯＮにされると、
システムマイクロプロセッサ１１９が周辺バス１０２の
統御を回復し、この時点で電力管理ユニット１１１がク
ロックジェネレータ１２２を停止させることができると
決定し得るまで周辺バスクロック信号ＣＬＫを停止させ
ることができない。たとえば、上述のように、電力管理
ユニット１１１は、現在バスインタフェースおよびアー
ビタユニット１０６内でバスリクエスト信号が保留され
ていなければ、マイクロプロセッサ１１９によって実行
される周辺バスサイクルが完了すると周辺バスクロック
信号ＣＬＫを停止させるように構成され得る。電力管理
ユニット１１１がそのような予め定められた状態にした
がって周辺バスクロック信号ＣＬＫを停止させることが
できると決定すると、クロック制御回路１２０は１クロ
ックサイクルの間クロックリクエスト信号ＣＬＫＲＥＱ
をハイに駆動する。その後、クロック制御回路１２０は
クロックリクエスト信号ＣＬＫＲＥＱおよびトライステ
ートライン１２６の駆動を解放する。その後、電力管理
ユニット１１１は信号ＯＮ／ＯＦＦをローに駆動するこ
とによってクロックジェネレータ１２２をＯＦＦにし、
それによって周辺バスクロック信号ＣＬＫを停止させ
る。
【００２５】なお、好ましい実施例では、最後の周辺バ
スクロック信号ＣＬＫの立上がり端縁の間ライン１２７
がハイとしてサンプリングされたときにのみ信号ドライ
バ１１６および１１８が可能化される。これにより、ク
ロック制御回路１２０がライン１２７をハイに駆動する
と同時に非同期リクエスト信号ＡＲＥＱｘ（すなわち、
ＡＲＥＱ１またはＡＲＥＱ２）がローにアサートされて
も、ライン１２７において起こり得る信号の競合が防が
れる。この特徴の実現例は図３に示されており、ここで
は、周辺クロック信号ＣＬＫの各々のサイクルの間ライ
ン１２７をサンプリングするため、およびライン１２７
がハイとしてサンプリングされたときにのみ信号ドライ
バ１１６および１１８を可能化するためにフリップフロ
ップ１２９が用いられる。
スクロック信号ＣＬＫの立上がり端縁の間ライン１２７
がハイとしてサンプリングされたときにのみ信号ドライ
バ１１６および１１８が可能化される。これにより、ク
ロック制御回路１２０がライン１２７をハイに駆動する
と同時に非同期リクエスト信号ＡＲＥＱｘ（すなわち、
ＡＲＥＱ１またはＡＲＥＱ２）がローにアサートされて
も、ライン１２７において起こり得る信号の競合が防が
れる。この特徴の実現例は図３に示されており、ここで
は、周辺クロック信号ＣＬＫの各々のサイクルの間ライ
ン１２７をサンプリングするため、およびライン１２７
がハイとしてサンプリングされたときにのみ信号ドライ
バ１１６および１１８を可能化するためにフリップフロ
ップ１２９が用いられる。
【００２６】再び図２を参照すると、もし非同期リクエ
スト信号ＡＲＥＱ１およびＡＲＥＱ２が同時にまたはと
もにアサートされ、代替バスマスタ１０８および１１０
がともに周辺バス１０２の統御を要求していることを示
せば、クロックリクエスト信号ＣＬＫＲＥＱは再びロー
に駆動され、それによって周辺バスクロック信号ＣＬＫ
を再始動させる。したがって、同期リクエスト信号ＳＲ
ＥＱ１およびＳＲＥＱ２はそれぞれフリップフロップ１
１２および１１４の出力において与えられ、かつバスイ
ンタフェースおよびアービタユニット１０６において受
取られる。その後、内部アービトレーション論理によっ
て確立された予め定められた優先順位に従って許可信号
ＧＮＴ１またはＧＮＴ２の一方がアサートされ、他方の
許可信号は「優先順位がより高い」代替バスマスタがそ
の対応するバスサイクルを完了するまで遅延される。そ
の後、バスインタフェースおよびアービタユニット１０
６は、「優先順位がより低い」代替バスマスタがその対
応するバスサイクルを実行できるようにするために他方
の許可信号をアサートする。
スト信号ＡＲＥＱ１およびＡＲＥＱ２が同時にまたはと
もにアサートされ、代替バスマスタ１０８および１１０
がともに周辺バス１０２の統御を要求していることを示
せば、クロックリクエスト信号ＣＬＫＲＥＱは再びロー
に駆動され、それによって周辺バスクロック信号ＣＬＫ
を再始動させる。したがって、同期リクエスト信号ＳＲ
ＥＱ１およびＳＲＥＱ２はそれぞれフリップフロップ１
１２および１１４の出力において与えられ、かつバスイ
ンタフェースおよびアービタユニット１０６において受
取られる。その後、内部アービトレーション論理によっ
て確立された予め定められた優先順位に従って許可信号
ＧＮＴ１またはＧＮＴ２の一方がアサートされ、他方の
許可信号は「優先順位がより高い」代替バスマスタがそ
の対応するバスサイクルを完了するまで遅延される。そ
の後、バスインタフェースおよびアービタユニット１０
６は、「優先順位がより低い」代替バスマスタがその対
応するバスサイクルを実行できるようにするために他方
の許可信号をアサートする。
【００２７】次にクロック制御回路１２０の内部論理に
ついて考える。図４は、クロック制御回路１２０内で実
現されるアルゴリズムステートマシン３００を示してい
る。ステートマシン３００は、４つの状態３１０、３２
０、３３０および３４０を含む。周辺バスクロック信号
ＣＬＫが停止されると、ステートマシン３００はアイド
ル状態３１０に入る。クロックリクエスト信号ＣＬＫＲ
ＥＱがハイである限り、ステートマシン３００は状態３
１０のままである。
ついて考える。図４は、クロック制御回路１２０内で実
現されるアルゴリズムステートマシン３００を示してい
る。ステートマシン３００は、４つの状態３１０、３２
０、３３０および３４０を含む。周辺バスクロック信号
ＣＬＫが停止されると、ステートマシン３００はアイド
ル状態３１０に入る。クロックリクエスト信号ＣＬＫＲ
ＥＱがハイである限り、ステートマシン３００は状態３
１０のままである。
【００２８】クロックリクエスト信号ＣＬＫＲＥＱがロ
ーになると、ステートマシン３００は状態３２０に入
る。この遷移は、非同期リクエスト信号ＡＲＥＱｘのう
ちの１つが代替バスマスタのうちの１つによってアサー
トされると生じる。状態３２０の間に、クロック制御回
路１２０はライン１２７をローに駆動し、かつ信号ＩＤ
ＬＥをハイにデアサートする。電力管理ユニット１１１
は信号ＩＤＬＥのデアサートを検出し、その結果クロッ
クジェネレータ１２２をＯＮにして周辺バスクロック信
号ＣＬＫを再始動させる。次にステートマシン３００は
状態３３０に入り、この状態３３０の間信号ＩＤＬＥは
ハイにデアサートされ続ける。ステートマシン３００
は、同期リクエスト信号ＳＲＥＱｘがローである間はず
っと状態３３０のままである。すべての同期リクエスト
信号がハイであれば、ステートマシン３００は、内部タ
イマによって確立された遅延時間に従って予め定められ
た時間の間状態３３０のままである。この遅延時間は、
クロック信号ＣＬＫの再始動の後に、対応する同期リク
エスト信号ＳＲＥＱｘが（フリップフロップ１１２また
は１１４によって）ローに駆動されるのに十分な時間が
確実に与えられるように設けられる。一実施例では、状
態３３０の内部タイマは、ステートマシン３００が状態
３３０から出て行く前に少なくとも４クロックサイクル
が確実に生じるように規定される。
ーになると、ステートマシン３００は状態３２０に入
る。この遷移は、非同期リクエスト信号ＡＲＥＱｘのう
ちの１つが代替バスマスタのうちの１つによってアサー
トされると生じる。状態３２０の間に、クロック制御回
路１２０はライン１２７をローに駆動し、かつ信号ＩＤ
ＬＥをハイにデアサートする。電力管理ユニット１１１
は信号ＩＤＬＥのデアサートを検出し、その結果クロッ
クジェネレータ１２２をＯＮにして周辺バスクロック信
号ＣＬＫを再始動させる。次にステートマシン３００は
状態３３０に入り、この状態３３０の間信号ＩＤＬＥは
ハイにデアサートされ続ける。ステートマシン３００
は、同期リクエスト信号ＳＲＥＱｘがローである間はず
っと状態３３０のままである。すべての同期リクエスト
信号がハイであれば、ステートマシン３００は、内部タ
イマによって確立された遅延時間に従って予め定められ
た時間の間状態３３０のままである。この遅延時間は、
クロック信号ＣＬＫの再始動の後に、対応する同期リク
エスト信号ＳＲＥＱｘが（フリップフロップ１１２また
は１１４によって）ローに駆動されるのに十分な時間が
確実に与えられるように設けられる。一実施例では、状
態３３０の内部タイマは、ステートマシン３００が状態
３３０から出て行く前に少なくとも４クロックサイクル
が確実に生じるように規定される。
【００２９】同期リクエスト信号ＳＲＥＱｘがハイであ
りかつタイマが終了すると、ステートマシン３００は状
態３４０に入る。状態３４０の間、クロックリクエスト
信号ＣＬＫＲＥＱはクロック制御回路１２０によって１
クロックサイクルの間ハイに駆動される。ＩＤＬＥ信号
はさらにローにアサートされる。
りかつタイマが終了すると、ステートマシン３００は状
態３４０に入る。状態３４０の間、クロックリクエスト
信号ＣＬＫＲＥＱはクロック制御回路１２０によって１
クロックサイクルの間ハイに駆動される。ＩＤＬＥ信号
はさらにローにアサートされる。
【００３０】次にステートマシン３００は再びアイドル
状態３１０に戻り、クロック制御回路１２０はクロック
リクエストライン１２７をトライステートにする。その
後、システムマイクロプロセッサ１１９が周辺バス１０
２の統御を回復すると、または他のいかなる所望の電力
管理機構にも従って、電力管理ユニット１１１はクロッ
クジェネレータ１２２をＯＦＦにし得る。その後、クロ
ックリクエスト信号をローにアサートすることによっ
て、周辺バスクロック信号ＣＬＫは、上述の態様で別の
代替バスマスタによって再び再始動され得る。
状態３１０に戻り、クロック制御回路１２０はクロック
リクエストライン１２７をトライステートにする。その
後、システムマイクロプロセッサ１１９が周辺バス１０
２の統御を回復すると、または他のいかなる所望の電力
管理機構にも従って、電力管理ユニット１１１はクロッ
クジェネレータ１２２をＯＦＦにし得る。その後、クロ
ックリクエスト信号をローにアサートすることによっ
て、周辺バスクロック信号ＣＬＫは、上述の態様で別の
代替バスマスタによって再び再始動され得る。
【００３１】なお、再び図２を参照して、フリップフロ
ップ１１２および１１４、ならびに信号ドライバ１１６
および１１８はそれぞれ代替バスマスタ１０８および１
１０の一体の部分として組込まれ得る。さらに、信号ラ
イン１２３〜１２７は簡略化のために周辺バス１０２と
別個のものとして示されているが、信号ライン１２３〜
１２７は周辺バス１０２の予め規定された制御ラインで
あってもよい。
ップ１１２および１１４、ならびに信号ドライバ１１６
および１１８はそれぞれ代替バスマスタ１０８および１
１０の一体の部分として組込まれ得る。さらに、信号ラ
イン１２３〜１２７は簡略化のために周辺バス１０２と
別個のものとして示されているが、信号ライン１２３〜
１２７は周辺バス１０２の予め規定された制御ラインで
あってもよい。
【００３２】図５に示されるような別の実施例では、ク
ロックリクエスト信号ＣＬＫＲＥＱおよび同期リクエス
ト信号ＳＲＥＱｘを生成するために、ステートマシンが
各々の代替バスマスタ内に組込まれる。図２の回路部分
に対応する回路部分には、同じ参照番号が付されてい
る。図６は、そのような実施例の各々の代替バスマスタ
内に組込まれるアルゴリズムステートマシン５００を示
している。ステートマシン５００は、状態５１０、５２
０および５３０を含む。
ロックリクエスト信号ＣＬＫＲＥＱおよび同期リクエス
ト信号ＳＲＥＱｘを生成するために、ステートマシンが
各々の代替バスマスタ内に組込まれる。図２の回路部分
に対応する回路部分には、同じ参照番号が付されてい
る。図６は、そのような実施例の各々の代替バスマスタ
内に組込まれるアルゴリズムステートマシン５００を示
している。ステートマシン５００は、状態５１０、５２
０および５３０を含む。
【００３３】図４および図５とともに図６を参照する
と、リセットの後、クロックリクエスト信号がハイにな
ると、ステートマシン５００は状態５１０に遷移する。
この時点で電力管理ユニット１１１はクロックを停止さ
せるためにクロックジェネレータ１２２に信号を送り得
る。マスタ周辺装置がクロックを必要としていなけれ
ば、ステートマシン５００は状態５１０のままである。
システムの事象によってクロックリクエスト信号がロー
になれば、ステートマシン５００は状態５３０に戻る。
もし状態５１０の間にマスタがクロックを必要とすれ
ば、ステートマシン５００は状態５２０に遷移し、クロ
ックリクエスト信号ＣＬＫＲＥＱはローに駆動される。
その後、クロック制御回路１２０は、もしクロックが停
止されていればそれを再始動させるためにクロックジェ
ネレータ１２２に信号を送る。マスタは今、バスを獲得
しかつそのトランザクションを行なうために、その同期
バスリクエスト信号ＳＲＥＱｘをアサートし得る。マス
タがそのバスリクエストを維持している限り、ステート
マシンは状態５２０のままである。マスタがそのバスリ
クエストをデアサートすると、ステートマシンは状態５
３０に遷移し、クロックリクエスト信号ＣＬＫＲＥＱを
トライステートにさせる。
と、リセットの後、クロックリクエスト信号がハイにな
ると、ステートマシン５００は状態５１０に遷移する。
この時点で電力管理ユニット１１１はクロックを停止さ
せるためにクロックジェネレータ１２２に信号を送り得
る。マスタ周辺装置がクロックを必要としていなけれ
ば、ステートマシン５００は状態５１０のままである。
システムの事象によってクロックリクエスト信号がロー
になれば、ステートマシン５００は状態５３０に戻る。
もし状態５１０の間にマスタがクロックを必要とすれ
ば、ステートマシン５００は状態５２０に遷移し、クロ
ックリクエスト信号ＣＬＫＲＥＱはローに駆動される。
その後、クロック制御回路１２０は、もしクロックが停
止されていればそれを再始動させるためにクロックジェ
ネレータ１２２に信号を送る。マスタは今、バスを獲得
しかつそのトランザクションを行なうために、その同期
バスリクエスト信号ＳＲＥＱｘをアサートし得る。マス
タがそのバスリクエストを維持している限り、ステート
マシンは状態５２０のままである。マスタがそのバスリ
クエストをデアサートすると、ステートマシンは状態５
３０に遷移し、クロックリクエスト信号ＣＬＫＲＥＱを
トライステートにさせる。
【００３４】図２および図５のシステムを用いると、電
力管理のために周辺バスクロック信号を停止させ、なお
かつ周辺バスの統御を得るために同期バス信号をアサー
トしなければならない代替バスマスタを適応させること
ができる。これにより、コンピュータシステムの電力消
費量を低減しながら、幅広い互換性を維持することがで
きる。
力管理のために周辺バスクロック信号を停止させ、なお
かつ周辺バスの統御を得るために同期バス信号をアサー
トしなければならない代替バスマスタを適応させること
ができる。これにより、コンピュータシステムの電力消
費量を低減しながら、幅広い互換性を維持することがで
きる。
【００３５】次に図７を参照すると、スレーブ装置６０
０が周辺バス１０２に結合される、同様のコンピュータ
システムの一部分が示されている。図５に対応する回路
ブロックには、同じ参照番号が付されている。
０が周辺バス１０２に結合される、同様のコンピュータ
システムの一部分が示されている。図５に対応する回路
ブロックには、同じ参照番号が付されている。
【００３６】スレーブ装置６００は、周辺クロック信号
ＣＬＫを受取るように結合され、かつライン１２７に結
合される。以下により詳細に説明するように、図７の実
施例によって、もし周辺バスサイクルの後にスレーブ装
置６００が周辺バスクロック信号を必要とすれば、スレ
ーブ装置６００が周辺バスクロック信号を停止させない
ようにすることができる。たとえば、スレーブ装置６０
０は、内部ＦＩＦＯバッファを空にするために周辺バス
転送サイクルの完了後周辺バスクロック信号を必要とし
得る。
ＣＬＫを受取るように結合され、かつライン１２７に結
合される。以下により詳細に説明するように、図７の実
施例によって、もし周辺バスサイクルの後にスレーブ装
置６００が周辺バスクロック信号を必要とすれば、スレ
ーブ装置６００が周辺バスクロック信号を停止させない
ようにすることができる。たとえば、スレーブ装置６０
０は、内部ＦＩＦＯバッファを空にするために周辺バス
転送サイクルの完了後周辺バスクロック信号を必要とし
得る。
【００３７】図７の実施例の動作の間、スレーブ装置６
００はライン１２７におけるクロックリクエスト信号Ｃ
ＬＫＲＥＱをモニタする。もしスレーブ装置６００がク
ロックリクエスト信号ＣＬＫＲＥＱのハイへのアサート
を検出し、かつスレーブ装置がまだ周辺バスクロック信
号ＣＬＫを必要としていれば、スレーブ装置６００は、
周辺バスクロック信号ＣＬＫが停止されないようにする
ために次のクロックサイクルでライン１２７を再びロー
に駆動する。
００はライン１２７におけるクロックリクエスト信号Ｃ
ＬＫＲＥＱをモニタする。もしスレーブ装置６００がク
ロックリクエスト信号ＣＬＫＲＥＱのハイへのアサート
を検出し、かつスレーブ装置がまだ周辺バスクロック信
号ＣＬＫを必要としていれば、スレーブ装置６００は、
周辺バスクロック信号ＣＬＫが停止されないようにする
ために次のクロックサイクルでライン１２７を再びロー
に駆動する。
【００３８】図８は、スレーブ装置６００内に実現され
るアルゴリズムステートマシン７００を示している。シ
ステムをリセットすると、ステートマシン７００は状態
７１０に入り、この状態７１０の間ライン１２７はスレ
ーブ６００によってトライステートにされる。ライン１
２７のクロックリクエスト信号ＣＬＫＲＥＱがローであ
る限り、ステートマシン７００は、状態７１０のままで
ある。
るアルゴリズムステートマシン７００を示している。シ
ステムをリセットすると、ステートマシン７００は状態
７１０に入り、この状態７１０の間ライン１２７はスレ
ーブ６００によってトライステートにされる。ライン１
２７のクロックリクエスト信号ＣＬＫＲＥＱがローであ
る限り、ステートマシン７００は、状態７１０のままで
ある。
【００３９】ライン１２７のクロックリクエスト信号Ｃ
ＬＫＲＥＱがハイになると、ステートマシン７００は状
態７２０に入る。状態７２０の間、ライン１２７はスレ
ーブ装置６００によってトライステートにされ続ける。
クロックリクエスト信号ＣＬＫＲＥＱがハイのままであ
る限り、および周辺バスクロック信号ＣＬＫが必要とさ
れていない間、ステートマシン７００は状態７２０のま
まである。
ＬＫＲＥＱがハイになると、ステートマシン７００は状
態７２０に入る。状態７２０の間、ライン１２７はスレ
ーブ装置６００によってトライステートにされ続ける。
クロックリクエスト信号ＣＬＫＲＥＱがハイのままであ
る限り、および周辺バスクロック信号ＣＬＫが必要とさ
れていない間、ステートマシン７００は状態７２０のま
まである。
【００４０】ライン１２７のクロックリクエスト信号Ｃ
ＬＫＲＥＱがローに戻ると、ステートマシン７００は状
態７１０に戻る。他方、スレーブ６００が周辺バスクロ
ック信号ＣＬＫを必要としかつライン１２７のクロック
リクエスト信号がハイであれば、ステートマシン７００
は状態７３０に入る。状態７３０の間、ライン１２７の
クロックリクエスト信号はスレーブ装置６００によって
２クロックサイクルの間ローに引き下げられる。その
後、ステートマシン７００は再び状態７１０に入り、ラ
イン１２７はスレーブ装置６００によってトライステー
トにされる。
ＬＫＲＥＱがローに戻ると、ステートマシン７００は状
態７１０に戻る。他方、スレーブ６００が周辺バスクロ
ック信号ＣＬＫを必要としかつライン１２７のクロック
リクエスト信号がハイであれば、ステートマシン７００
は状態７３０に入る。状態７３０の間、ライン１２７の
クロックリクエスト信号はスレーブ装置６００によって
２クロックサイクルの間ローに引き下げられる。その
後、ステートマシン７００は再び状態７１０に入り、ラ
イン１２７はスレーブ装置６００によってトライステー
トにされる。
【００４１】図９は、図２、図５および図７のクロック
制御回路１２０内に実現されるステートマシン８００の
代替実施例を示している。ステートマシン８００は、マ
スタおよびスレーブ装置によってアサートされるクロッ
クリクエスト信号（すなわち、ＣＬＫＲＥＱ）に応答す
る。この実施例では、周辺バスクロック信号の再始動お
よび停止は、クロック制御回路１２０によって直接制御
される。なお、電力管理ユニット１１１は、コンピュー
タシステムの動作の間、普段はクロックジェネレータ１
２２を制御するように構成され得る。
制御回路１２０内に実現されるステートマシン８００の
代替実施例を示している。ステートマシン８００は、マ
スタおよびスレーブ装置によってアサートされるクロッ
クリクエスト信号（すなわち、ＣＬＫＲＥＱ）に応答す
る。この実施例では、周辺バスクロック信号の再始動お
よび停止は、クロック制御回路１２０によって直接制御
される。なお、電力管理ユニット１１１は、コンピュー
タシステムの動作の間、普段はクロックジェネレータ１
２２を制御するように構成され得る。
【００４２】リセットすると、ステートマシン８００は
状態８１０に入り、この状態８１０の間ライン１２７の
クロックリクエスト信号ＣＬＫＲＥＱはトライステート
にされかつクロック制御回路１２０によって受動的にハ
イに引き上げられ、この間周辺バスクロック信号ＣＬＫ
はＯＮである。ライン１２７のクロックリクエスト信号
が予め定められたクロック数（すなわち、Ｍクロックサ
イクル）の間ハイとして検出されれば、ステートマシン
８００は状態８２０に入る。
状態８１０に入り、この状態８１０の間ライン１２７の
クロックリクエスト信号ＣＬＫＲＥＱはトライステート
にされかつクロック制御回路１２０によって受動的にハ
イに引き上げられ、この間周辺バスクロック信号ＣＬＫ
はＯＮである。ライン１２７のクロックリクエスト信号
が予め定められたクロック数（すなわち、Ｍクロックサ
イクル）の間ハイとして検出されれば、ステートマシン
８００は状態８２０に入る。
【００４３】状態８２０の間、ライン１２７はトライス
テートにされ続け、かつクロック制御回路１２０によっ
てハイに引き上げられ、周辺バスクロック信号ＣＬＫは
停止される。なお、クロックジェネレータ１２２は、周
辺バスクロック信号ＣＬＫを停止させるように、電力管
理ユニット１１１を介してクロック制御回路１２０によ
って直接制御される。ライン１２７のクロックリクエス
ト信号ＣＬＫＲＥＱがたとえば代替バスマスタ１０８に
よってローに引き下げられるまで、ステートマシン８０
０は状態８２０のままである。クロックリクエスト信号
ＣＬＫＲＥＱがローにアサートされると、ステートマシ
ン８００は状態８１０に戻り、周辺バスクロック信号Ｃ
ＬＫが再始動される。
テートにされ続け、かつクロック制御回路１２０によっ
てハイに引き上げられ、周辺バスクロック信号ＣＬＫは
停止される。なお、クロックジェネレータ１２２は、周
辺バスクロック信号ＣＬＫを停止させるように、電力管
理ユニット１１１を介してクロック制御回路１２０によ
って直接制御される。ライン１２７のクロックリクエス
ト信号ＣＬＫＲＥＱがたとえば代替バスマスタ１０８に
よってローに引き下げられるまで、ステートマシン８０
０は状態８２０のままである。クロックリクエスト信号
ＣＬＫＲＥＱがローにアサートされると、ステートマシ
ン８００は状態８１０に戻り、周辺バスクロック信号Ｃ
ＬＫが再始動される。
【００４４】その次のクロックサイクルで、もしクロッ
クリクエスト信号ＣＬＫＲＥＱがローにアサートされ続
ければ、ステートマシン８００は状態８３０に入る。状
態８３０の間、クロック制御回路１２０はライン１２７
においてローへの駆動を維持し、そのためマスタまたは
スレーブ装置は駆動を解放することができる。同期バス
リクエスト信号（すなわち、ＳＲＥＱｘ）がアサートさ
れれば、バスリクエスト信号がハイにデアサートされる
まで、ステートマシン８００は状態８３０のままであ
る。もしバスリクエスト信号ＳＲＥＱｘがローにアサー
トされずかつ予め定められたクロックサイクル数（すな
わち、Ｎクロック）が生じれば、ステートマシン８００
は状態８４０に入る。状態８４０の間、ライン１２７の
クロックリクエスト信号ＣＬＫＲＥＱは、クロック制御
回路１２０によって１クロックサイクルの間ハイにアサ
ートされる。ステートマシン８００はその後再び状態８
１０に戻る。
クリクエスト信号ＣＬＫＲＥＱがローにアサートされ続
ければ、ステートマシン８００は状態８３０に入る。状
態８３０の間、クロック制御回路１２０はライン１２７
においてローへの駆動を維持し、そのためマスタまたは
スレーブ装置は駆動を解放することができる。同期バス
リクエスト信号（すなわち、ＳＲＥＱｘ）がアサートさ
れれば、バスリクエスト信号がハイにデアサートされる
まで、ステートマシン８００は状態８３０のままであ
る。もしバスリクエスト信号ＳＲＥＱｘがローにアサー
トされずかつ予め定められたクロックサイクル数（すな
わち、Ｎクロック）が生じれば、ステートマシン８００
は状態８４０に入る。状態８４０の間、ライン１２７の
クロックリクエスト信号ＣＬＫＲＥＱは、クロック制御
回路１２０によって１クロックサイクルの間ハイにアサ
ートされる。ステートマシン８００はその後再び状態８
１０に戻る。
【００４５】ライン１２７のクロックリクエスト信号が
再びローに引き下げられそれによってステートマシン８
００が状態８３０に入るまで、またはＭクロックサイク
ルが生じ、そのときにステートマシン８００が状態８２
０に入りかつ周辺バスクロック信号が停止されるまで、
ステートマシン８００は状態８１０のままである。
再びローに引き下げられそれによってステートマシン８
００が状態８３０に入るまで、またはＭクロックサイク
ルが生じ、そのときにステートマシン８００が状態８２
０に入りかつ周辺バスクロック信号が停止されるまで、
ステートマシン８００は状態８１０のままである。
【００４６】上述の説明から、もしスレーブ装置６００
が周辺クロック信号ＣＬＫがＯＮのままであることを必
要とすれば、スレーブ装置６００はクロック制御回路１
２０によるライン１２７のクロックリクエスト信号（一
般に「インジケータ」信号と呼ばれる）のローへのアサ
ートを検出し（すなわち、図４の状態３４０の間、また
は図９の状態８４０の間）、かつクロックリクエスト信
号をローに駆動してステートマシン３００の状態３３０
（図４）またはステートマシン８００の状態８３０（図
９）による決定に応じた付加的な定められた時間の間ク
ロックを動かし続ける。
が周辺クロック信号ＣＬＫがＯＮのままであることを必
要とすれば、スレーブ装置６００はクロック制御回路１
２０によるライン１２７のクロックリクエスト信号（一
般に「インジケータ」信号と呼ばれる）のローへのアサ
ートを検出し（すなわち、図４の状態３４０の間、また
は図９の状態８４０の間）、かつクロックリクエスト信
号をローに駆動してステートマシン３００の状態３３０
（図４）またはステートマシン８００の状態８３０（図
９）による決定に応じた付加的な定められた時間の間ク
ロックを動かし続ける。
【００４７】次に図１０を参照すると、バスインタフェ
ースおよびアービタユニット１０６の代替的な構成のブ
ロック図が示されている。簡略化しかつわかりやすくす
るために、図５に対応する回路部分には同じ参照番号が
付されている。
ースおよびアービタユニット１０６の代替的な構成のブ
ロック図が示されている。簡略化しかつわかりやすくす
るために、図５に対応する回路部分には同じ参照番号が
付されている。
【００４８】図１０のシステムは、クロックリクエスト
信号ＣＬＫＲＥＱを生成できるバスマスタ（すなわち、
マスタ１０８等）に関しては、上述の図５の説明に従っ
て動作する。このシステムはまた、クロックリクエスト
信号を生成するように設計されていない従来のバスマス
タも適応させる。マスタ９０２はそのような従来のバス
マスタの１つを表している。
信号ＣＬＫＲＥＱを生成できるバスマスタ（すなわち、
マスタ１０８等）に関しては、上述の図５の説明に従っ
て動作する。このシステムはまた、クロックリクエスト
信号を生成するように設計されていない従来のバスマス
タも適応させる。マスタ９０２はそのような従来のバス
マスタの１つを表している。
【００４９】内部でクロックリクエスト信号を生成でき
ない従来の代替バスマスタとの逆方向の互換性を得るた
めに、バスマスタ（すなわち、マスタ９０２）が確実に
同期バスリクエスト信号ＳＲＥＱｘを生成できるように
するように、電力節約モードの間クロック信号エッジの
周期的な発生を制御するプログラマブルクロック制御回
路９０６が設けられる。以下の説明からよりよく理解さ
れるように、電力節約モードの間にクロックエッジが発
生される周期速度は、従来のバスマスタの内部構成レジ
スタから読取られる値に依存する。
ない従来の代替バスマスタとの逆方向の互換性を得るた
めに、バスマスタ（すなわち、マスタ９０２）が確実に
同期バスリクエスト信号ＳＲＥＱｘを生成できるように
するように、電力節約モードの間クロック信号エッジの
周期的な発生を制御するプログラマブルクロック制御回
路９０６が設けられる。以下の説明からよりよく理解さ
れるように、電力節約モードの間にクロックエッジが発
生される周期速度は、従来のバスマスタの内部構成レジ
スタから読取られる値に依存する。
【００５０】コンピュータシステム９００をリセットす
ると、マイクロプロセッサ１１９はＢＩＯＳブートコー
ドの実行を開始する。ブート手順の間に、マスタ９０２
の構成レジスタ９０４の内容を読取るために読取動作が
実行される。この構成レジスタ９０４の特定の内容を以
下にさらに詳細に議論する。
ると、マイクロプロセッサ１１９はＢＩＯＳブートコー
ドの実行を開始する。ブート手順の間に、マスタ９０２
の構成レジスタ９０４の内容を読取るために読取動作が
実行される。この構成レジスタ９０４の特定の内容を以
下にさらに詳細に議論する。
【００５１】ＢＩＯＳコードはまた、マスタ９０２がク
ロックリクエスト信号ＣＬＫＲＥＱを生成できるかどう
かを示す状態ビットを含む（マスタ９０２内の）予め定
められたレジスタ位置への別の読取リクエストを呼出し
得る。（なお、クロックリクエスト信号は同様に「クロ
ックラン」信号ＣＬＫＲＵＮと呼ばれることもある）。
マスタ９０２の場合、状態ビットは、マスタ９０２がク
ロックリクエスト信号ＣＬＫＲＥＱを生成できないこと
をシステムＢＩＯＳに示す。その後システムＢＩＯＳ
は、周辺バス１０２に接続され得るマスタ１０８等の他
のいかなるバスマスタ内においても同様の状態および構
成レジスタを読取るために付加的な読取リクエストを開
始し得る。
ロックリクエスト信号ＣＬＫＲＥＱを生成できるかどう
かを示す状態ビットを含む（マスタ９０２内の）予め定
められたレジスタ位置への別の読取リクエストを呼出し
得る。（なお、クロックリクエスト信号は同様に「クロ
ックラン」信号ＣＬＫＲＵＮと呼ばれることもある）。
マスタ９０２の場合、状態ビットは、マスタ９０２がク
ロックリクエスト信号ＣＬＫＲＥＱを生成できないこと
をシステムＢＩＯＳに示す。その後システムＢＩＯＳ
は、周辺バス１０２に接続され得るマスタ１０８等の他
のいかなるバスマスタ内においても同様の状態および構
成レジスタを読取るために付加的な読取リクエストを開
始し得る。
【００５２】マスタ９０２の構成レジスタ９０４の内容
は、マスタが周辺バス１０２へのアクセスを要求し得る
頻度を表している。周辺バス１０２がＰＣＩ規格構成バ
スである好ましい実施例では、構成レジスタ９０４は、
いわゆるＭＡＸＬＡＴ（最大待ち時間）レジスタまたは
フィールドを実現し得る。当業者によって容易に認識さ
れるように、ＭＡＸＬＡＴフィールドは、特定の装置に
関して必要とされるバンド幅、およびしたがってバスの
調停のための優先順位レベルを決定するために、他のフ
ィールドとともに用いられる。ＭＡＸＬＡＴ値はまた、
特定のマスタの待ち時間の値の所望の設定を特定するた
めに用いられる。以前に引用したＰＣＩ仕様（PCI Spec
ification ）の中に示されるように、ＭＡＸＬＡＴフィ
ールドは、特定の装置がＰＣＩバスへのアクセスを得る
ことを必要とする頻度を特定するために用いられる。こ
の値は、ユニットにおける１／４マイクロ秒の時間を特
定する。値０は、装置が（特定のマスタ内の）待ち時間
タイマの設定をあまり必要としていないことを表わす。
は、マスタが周辺バス１０２へのアクセスを要求し得る
頻度を表している。周辺バス１０２がＰＣＩ規格構成バ
スである好ましい実施例では、構成レジスタ９０４は、
いわゆるＭＡＸＬＡＴ（最大待ち時間）レジスタまたは
フィールドを実現し得る。当業者によって容易に認識さ
れるように、ＭＡＸＬＡＴフィールドは、特定の装置に
関して必要とされるバンド幅、およびしたがってバスの
調停のための優先順位レベルを決定するために、他のフ
ィールドとともに用いられる。ＭＡＸＬＡＴ値はまた、
特定のマスタの待ち時間の値の所望の設定を特定するた
めに用いられる。以前に引用したＰＣＩ仕様（PCI Spec
ification ）の中に示されるように、ＭＡＸＬＡＴフィ
ールドは、特定の装置がＰＣＩバスへのアクセスを得る
ことを必要とする頻度を特定するために用いられる。こ
の値は、ユニットにおける１／４マイクロ秒の時間を特
定する。値０は、装置が（特定のマスタ内の）待ち時間
タイマの設定をあまり必要としていないことを表わす。
【００５３】システムをリセットすると、ＢＩＯＳブー
トコードは、周辺バス１０２に接続される各々の代替バ
スマスタ内の指定されたＭＡＸＬＡＴ構成レジスタを読
取り、かつどのバスマスタがクロックリクエスト信号の
生成を支持できるかを決定する。各々のマスタのＭＡＸ
ＬＡＴを読取る際に、システムは、（クロックリクエス
ト信号ＣＬＫＲＥＱを生成できないマスタのうちで）最
も頻繁に周辺バス１０２へのアクセスを要求するマスタ
に対応するＭＡＸＬＡＴ値に従ってクロック制御タイマ
９０８を設定する。最も頻繁に周辺バス１０２を要求す
るマスタがたとえば２マイクロ秒という最大待ち時間を
特定すれば、システムは、１マイクロ秒（すなわち、特
定された最大待ち時間の半分）ごとにサイクル動作を行
なう（またはトリガする）ようにクロック制御タイマ９
０８を設定する。その後、電力管理ユニット１１１によ
って周辺バスクロックを停止させるという決定がなされ
れば、クロック制御タイマ９０８はサイクル動作を始め
る。１マイクロ秒が経過するたびに、クロック制御回路
９０６は、クロックジェネレータ１２２に少なくとも１
クロックエッジ（すなわち、ワンショットまたはマルチ
ショット）を与えるようにさせる。これにより、周辺バ
ス１０２に結合されるマスタ９０２等のいかなるバスマ
スタも、たとえそのマスタがクロックリクエスト信号Ｃ
ＬＫＲＥＱを生成できなくても、周辺バス１０２の統御
を得るために同期バスリクエスト信号（すなわち、ＳＲ
ＥＱ２）を確実に生成することができる。同期バスリク
エスト信号ＳＲＥＱｘをリセットすると、プログラマブ
ルクロック制御回路９０６は、電力管理ユニット１１２
に、周辺バスクロック信号がその最大の（または通常
の）周波数で駆動される通常動作モードに再び入るよう
にさせる。それにより、リクエストを出しているマスタ
がサービスされる。
トコードは、周辺バス１０２に接続される各々の代替バ
スマスタ内の指定されたＭＡＸＬＡＴ構成レジスタを読
取り、かつどのバスマスタがクロックリクエスト信号の
生成を支持できるかを決定する。各々のマスタのＭＡＸ
ＬＡＴを読取る際に、システムは、（クロックリクエス
ト信号ＣＬＫＲＥＱを生成できないマスタのうちで）最
も頻繁に周辺バス１０２へのアクセスを要求するマスタ
に対応するＭＡＸＬＡＴ値に従ってクロック制御タイマ
９０８を設定する。最も頻繁に周辺バス１０２を要求す
るマスタがたとえば２マイクロ秒という最大待ち時間を
特定すれば、システムは、１マイクロ秒（すなわち、特
定された最大待ち時間の半分）ごとにサイクル動作を行
なう（またはトリガする）ようにクロック制御タイマ９
０８を設定する。その後、電力管理ユニット１１１によ
って周辺バスクロックを停止させるという決定がなされ
れば、クロック制御タイマ９０８はサイクル動作を始め
る。１マイクロ秒が経過するたびに、クロック制御回路
９０６は、クロックジェネレータ１２２に少なくとも１
クロックエッジ（すなわち、ワンショットまたはマルチ
ショット）を与えるようにさせる。これにより、周辺バ
ス１０２に結合されるマスタ９０２等のいかなるバスマ
スタも、たとえそのマスタがクロックリクエスト信号Ｃ
ＬＫＲＥＱを生成できなくても、周辺バス１０２の統御
を得るために同期バスリクエスト信号（すなわち、ＳＲ
ＥＱ２）を確実に生成することができる。同期バスリク
エスト信号ＳＲＥＱｘをリセットすると、プログラマブ
ルクロック制御回路９０６は、電力管理ユニット１１２
に、周辺バスクロック信号がその最大の（または通常
の）周波数で駆動される通常動作モードに再び入るよう
にさせる。それにより、リクエストを出しているマスタ
がサービスされる。
【００５４】なお、好ましい実施例ではクロック制御タ
イマ９０８は特定された最大待ち時間の半分の時間で設
定されるが、クロック制御タイマ９０８は特定された最
大待ち時間に比例する（またはそれに依存する）他の値
で設定されてもよい。たとえば、システムに応じて、ク
ロック制御タイマ９０８は最大待ち時間の１／３の時間
で設定される場合もある。しかしながら、最大待ち時間
の１／２の時間に設定し、なおかつ各々のマスタがデー
タを損失せずに確実に周辺バスの統御を得ることができ
るようにすることによって、最適な電力の最適化が行な
われると考えられる。
イマ９０８は特定された最大待ち時間の半分の時間で設
定されるが、クロック制御タイマ９０８は特定された最
大待ち時間に比例する（またはそれに依存する）他の値
で設定されてもよい。たとえば、システムに応じて、ク
ロック制御タイマ９０８は最大待ち時間の１／３の時間
で設定される場合もある。しかしながら、最大待ち時間
の１／２の時間に設定し、なおかつ各々のマスタがデー
タを損失せずに確実に周辺バスの統御を得ることができ
るようにすることによって、最適な電力の最適化が行な
われると考えられる。
【００５５】したがって、図１０のシステムは、周期的
なクロックエッジの各々を与える間の時間にできるだけ
長くクロック信号を停止させることによって電力管理の
最適化を適応する。図１１は、図１０のシステムの動作
を示すフロー図である。ステップ９５０の間、システム
ＢＩＯＳは、スレーブ装置だけが周辺バス１０２に結合
されるかどうかを決定する。もしそうであれば、ステッ
プ９５２の間に、プログラマブルクロック制御回路は、
クロックリクエスト信号ＣＬＫＲＥＱを生成できないバ
スマスタを適応させずに図５および図７のシステムに従
って動作するように設定される。もし周辺バス１０２に
接続されるマスタの各々がクロックリクエスト信号ＣＬ
ＫＲＥＱを生成できれば、ステップ９５４による決定に
応じて、同様の動作が設定される。もし周辺バス１０２
に接続されるマスタの１つ以上がクロックリクエスト信
号の生成を支持できなれば、ステップ９５６の間に、マ
スタのＭＡＸＬＡＴフィールドが読取られ、かつステッ
プ９５８の間に、クロック制御タイマ９０８は、最も頻
繁にアクセスを必要とするマスタ装置によって必要とさ
れる時間の半分の値で設定される。
なクロックエッジの各々を与える間の時間にできるだけ
長くクロック信号を停止させることによって電力管理の
最適化を適応する。図１１は、図１０のシステムの動作
を示すフロー図である。ステップ９５０の間、システム
ＢＩＯＳは、スレーブ装置だけが周辺バス１０２に結合
されるかどうかを決定する。もしそうであれば、ステッ
プ９５２の間に、プログラマブルクロック制御回路は、
クロックリクエスト信号ＣＬＫＲＥＱを生成できないバ
スマスタを適応させずに図５および図７のシステムに従
って動作するように設定される。もし周辺バス１０２に
接続されるマスタの各々がクロックリクエスト信号ＣＬ
ＫＲＥＱを生成できれば、ステップ９５４による決定に
応じて、同様の動作が設定される。もし周辺バス１０２
に接続されるマスタの１つ以上がクロックリクエスト信
号の生成を支持できなれば、ステップ９５６の間に、マ
スタのＭＡＸＬＡＴフィールドが読取られ、かつステッ
プ９５８の間に、クロック制御タイマ９０８は、最も頻
繁にアクセスを必要とするマスタ装置によって必要とさ
れる時間の半分の値で設定される。
【００５６】もし電力節約モードの間電力管理ユニット
１１１が（クロックジェネレータ１２２を介して）代替
的に周辺バスクロック信号を（完全に停止させるのでは
なく）減速させるのであれば、各々のマスタのＭＡＸＬ
ＡＴフィールドから読取られる値は、クロック信号が減
速され得る最小の周波数を決定するために用いられ得
る。そのような実施例は、図１２に示されている。図１
２の実施例では、クロックジェネレータ１２２は、プロ
グラマブルクロック制御回路９０６によって、最も頻繁
に周辺バスを必要とするマスタのＭＡＸＬＡＴフィール
ド内で特定される最大待ち時間の値の半分以下の周期で
周辺バスクロック信号を生成するように設定される。た
とえば、マスタ９０２がレジスタ９０４の値に従って２
マイクロ秒ごとに周辺バス１０２へのアクセスを必要と
し得ることを示し、かつ（クロックリクエスト信号の生
成を支持できないマスタのうちで）最も頻繁に周辺バス
１０２へのアクセスを必要とするのがそのマスタであれ
ば、プログラマブルクロック制御回路９０６はライン９
０７において周波数制御信号を生成し、この周波数制御
信号は電力節約モードの間周辺バスクロック信号を１マ
イクロ秒（または１マイクロ秒以下）の周期で駆動させ
る。これにより、マスタ９０２は、少なくとも必要とし
得る回数だけ同期バスリクエストを生成することができ
る。なお、一旦バスリクエスト信号ＳＲＥＱｘが特定の
マスタによって生成されると、電力管理ユニット１１１
はクロックジェネレータ１２２に周辺バスクロック信号
を十分な周波数で駆動させる。
１１１が（クロックジェネレータ１２２を介して）代替
的に周辺バスクロック信号を（完全に停止させるのでは
なく）減速させるのであれば、各々のマスタのＭＡＸＬ
ＡＴフィールドから読取られる値は、クロック信号が減
速され得る最小の周波数を決定するために用いられ得
る。そのような実施例は、図１２に示されている。図１
２の実施例では、クロックジェネレータ１２２は、プロ
グラマブルクロック制御回路９０６によって、最も頻繁
に周辺バスを必要とするマスタのＭＡＸＬＡＴフィール
ド内で特定される最大待ち時間の値の半分以下の周期で
周辺バスクロック信号を生成するように設定される。た
とえば、マスタ９０２がレジスタ９０４の値に従って２
マイクロ秒ごとに周辺バス１０２へのアクセスを必要と
し得ることを示し、かつ（クロックリクエスト信号の生
成を支持できないマスタのうちで）最も頻繁に周辺バス
１０２へのアクセスを必要とするのがそのマスタであれ
ば、プログラマブルクロック制御回路９０６はライン９
０７において周波数制御信号を生成し、この周波数制御
信号は電力節約モードの間周辺バスクロック信号を１マ
イクロ秒（または１マイクロ秒以下）の周期で駆動させ
る。これにより、マスタ９０２は、少なくとも必要とし
得る回数だけ同期バスリクエストを生成することができ
る。なお、一旦バスリクエスト信号ＳＲＥＱｘが特定の
マスタによって生成されると、電力管理ユニット１１１
はクロックジェネレータ１２２に周辺バスクロック信号
を十分な周波数で駆動させる。
【００５７】本発明に従ったシステムを用いると、電力
管理のために周辺バスクロック信号を停止または減速さ
せ、なおかつ周辺バスの統御を得るために同期バスリク
エスト信号をアサートしなけばならない代替バスマスタ
を適応させることができる。
管理のために周辺バスクロック信号を停止または減速さ
せ、なおかつ周辺バスの統御を得るために同期バスリク
エスト信号をアサートしなけばならない代替バスマスタ
を適応させることができる。
【００５８】上述のアルゴリズムステートマシン３０
０、５００、７００および８００は、種々の周知の回路
縮小法を用いることによって順序論理回路に縮小され得
る。たとえば、ステートマシン３００、５００、７００
および８００を順序論理回路に縮小するために、計算機
援用設計ツールを用いてもよい。例示的な計算機援用設
計ツールには、ＶＨＳＩＣハードウエア記述言語および
ＶＥＲＩＬＯＧ記述言語がある。
０、５００、７００および８００は、種々の周知の回路
縮小法を用いることによって順序論理回路に縮小され得
る。たとえば、ステートマシン３００、５００、７００
および８００を順序論理回路に縮小するために、計算機
援用設計ツールを用いてもよい。例示的な計算機援用設
計ツールには、ＶＨＳＩＣハードウエア記述言語および
ＶＥＲＩＬＯＧ記述言語がある。
【００５９】図２および図５の電力管理ユニット１１１
は、上述の機能の他に種々の付加的な電力管理機能を実
現するように構成され得る。たとえば、電力管理ユニッ
ト１１１は、１９９２年１１月２４日発行のスミス（Sm
ith ）らへの米国特許番号第５，１６７，０２４号に記
載される機能と同様の機能を実現するように設計され得
る。この特許の全体を引用によりここに援用する。
は、上述の機能の他に種々の付加的な電力管理機能を実
現するように構成され得る。たとえば、電力管理ユニッ
ト１１１は、１９９２年１１月２４日発行のスミス（Sm
ith ）らへの米国特許番号第５，１６７，０２４号に記
載される機能と同様の機能を実現するように設計され得
る。この特許の全体を引用によりここに援用する。
【００６０】なお、スレーブ装置６００を、種々の特定
の周辺装置によって実現することができる。たとえば、
スレーブ装置６００は、ディスクコントローラ装置また
はオーディオコントローラ装置であることが可能であ
る。
の周辺装置によって実現することができる。たとえば、
スレーブ装置６００は、ディスクコントローラ装置また
はオーディオコントローラ装置であることが可能であ
る。
【００６１】さらに、上述の実施例ではクロックジェネ
レータ１２２はバスインタフェースおよびアービタユニ
ット１０６内にあるように示されているが、クロックジ
ェネレータ１２２はコンピュータシステム１００の種々
の代替回路ブロック内に組込まれてもよい。
レータ１２２はバスインタフェースおよびアービタユニ
ット１０６内にあるように示されているが、クロックジ
ェネレータ１２２はコンピュータシステム１００の種々
の代替回路ブロック内に組込まれてもよい。
【００６２】上述の開示を十分に認識すれば、多くの変
形例および変更例が当業者に明らかとなるであろう。た
とえば、電力節約モードの間周辺バスクロック信号は完
全に停止される（０Ｈｚ）のではなくいかなる周波数レ
ベルにも低減されることができる。前掲の特許請求の範
囲は、そのような変形例および変更例のすべてを含むも
のとして解釈されるものである。
形例および変更例が当業者に明らかとなるであろう。た
とえば、電力節約モードの間周辺バスクロック信号は完
全に停止される（０Ｈｚ）のではなくいかなる周波数レ
ベルにも低減されることができる。前掲の特許請求の範
囲は、そのような変形例および変更例のすべてを含むも
のとして解釈されるものである。
【図１】周辺バスとその周辺バスに結合される複数の代
替バスマスタとを含むコンピュータシステムのブロック
図である。
替バスマスタとを含むコンピュータシステムのブロック
図である。
【図２】周辺バスクロック信号を再始動させるためのク
ロック制御回路を含むコンピュータシステムの一部分の
ブロック図である。
ロック制御回路を含むコンピュータシステムの一部分の
ブロック図である。
【図３】一対の信号ドライバを可能化するためのフリッ
プフロップを含むコンピュータシステムの一部分のブロ
ック図である。
プフロップを含むコンピュータシステムの一部分のブロ
ック図である。
【図４】図２のクロック制御回路内に実現されるアルゴ
リズムステートマシンの図である。
リズムステートマシンの図である。
【図５】周辺バスクロック信号を要求しかつ同期バスリ
クエスト信号を生成するための内部ステートマシンを有
する代替バスマスタを含むコンピュータシステムの一部
分のブロック図である。
クエスト信号を生成するための内部ステートマシンを有
する代替バスマスタを含むコンピュータシステムの一部
分のブロック図である。
【図６】代替バスマスタ内に実現されるアルゴリズムス
テートマシンの図である。
テートマシンの図である。
【図７】クロックリクエスト信号をアサートすることが
できるスレーブ装置を含むコンピュータシステムのブロ
ック図である。
できるスレーブ装置を含むコンピュータシステムのブロ
ック図である。
【図８】スレーブ装置内に実現されるアルゴリズムステ
ートマシンの図である。
ートマシンの図である。
【図９】クロック制御回路内に実現されるアルゴリズム
ステートマシンの図である。
ステートマシンの図である。
【図１０】従来のマスタ装置を含むコンピュータシステ
ムのブロック図である。
ムのブロック図である。
【図１１】図１０のコンピュータシステム内のプログラ
マブルクロック制御回路の動作のフロー図である。
マブルクロック制御回路の動作のフロー図である。
【図１２】従来のマスタ装置を含むコンピュータシステ
ムのブロック図である。
ムのブロック図である。
１０２ 周辺バス １０４ ローカルバス １０６ バスインタフェースおよびアービタユニット １０８ 代替バスマスタ １１０ 代替バスマスタ １１１ 電力管理ユニット １１９ マイクロプロセッサ １２０ クロック制御回路 １２２ クロックジェネレータ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ケリー・エム・ホートン アメリカ合衆国、78749 テキサス州、オ ースティン、サリダ・ドライブ、10317 (72)発明者 リタ・オブライエン アメリカ合衆国、78749 テキサス州、オ ースティン、フォレスト・ハイツ・レー ン、8202 (72)発明者 ジェイムズ・アール・マクドナルド アメリカ合衆国、78610 テキサス州、ブ ッダ、デューベリー・コーブ、203
Claims (43)
- 【請求項１】 マイクロプロセッサと、 前記マイクロプロセッサに結合されるローカルバスと、 周辺バスと、 前記ローカルバスと前記周辺バスとに結合され、前記ロ
ーカルバスと前記周辺バスとの間のデータおよびアドレ
ス信号の転送を調整し、かつ前記周辺バスの統御を調停
するためのバスインタフェースおよびアービタユニット
と、 前記周辺バスにおいて周辺バスクロック信号を与えるた
めのクロックジェネレータ回路とを備え、前記周辺バス
クロック信号は選択的に停止および再始動されることが
でき、 前記周辺バスに結合される代替バスマスタをさらに備
え、前記代替バスマスタは、前記周辺バスクロック信号
が停止されるとクロックリクエスト信号をアサートする
ことができ、 前記代替バスマスタに結合され、前記クロックリクエス
ト信号のアサートに応答して前記周辺バスクロック信号
を再始動させるためのクロック制御回路をさらに備え
る、コンピュータシステム。 - 【請求項２】 前記クロックリクエスト信号を受取るよ
うに結合されるラッチング回路をさらに備え、前記ラッ
チング回路は、周辺バスクロック信号に応答して前記バ
スインタフェースおよびアービタユニットに同期バスリ
クエスト信号を与える、請求項１に記載のコンピュータ
システム。 - 【請求項３】 前記代替バスマスタは、前記周辺バスク
ロック信号が停止されると前記クロックリクエスト信号
をアサートし、かつ前記周辺バスクロック信号が再始動
された後に同期バスリクエストをアサートするステート
マシンを含み、前記同期バスリクエスト信号は、前記周
辺バスの統御を要求するために、前記バスインタフェー
スおよびアービタユニットに与えられる、請求項１に記
載のコンピュータシステム。 - 【請求項４】 前記周辺バスはＰＣＩバスである、請求
項１に記載のコンピュータシステム。 - 【請求項５】 前記クロック制御回路と前記クロックジ
ェネレータ回路とに結合される電力管理ユニットをさら
に備え、前記電力管理ユニットは、前記周辺バスクロッ
ク信号を選択的に停止および再始動させるために、制御
信号を前記クロックジェネレータに与え、前記クロック
制御回路は、前記クロックリクエスト信号に応答して前
記電力管理ユニットにコマンド信号を与える、請求項３
に記載のコンピュータシステム。 - 【請求項６】 前記電力管理ユニットは、前記マイクロ
プロセッサが前記周辺バスの統御を達成した後に予め定
められた状態が発生すると前記周辺バスクロック信号を
停止させる、請求項５に記載のコンピュータシステム。 - 【請求項７】 前記バスインタフェースおよびアービタ
ユニットは、前記同期バスリクエスト信号に応答してバ
ス許可信号をアサートする、請求項３に記載のコンピュ
ータシステム。 - 【請求項８】 前記周辺バスは、前記クロックリクエス
ト信号を前記代替バスマスタから前記クロック制御回路
に結合するための制御ラインを含む、請求項３に記載の
コンピュータシステム。 - 【請求項９】 周辺バスクロック信号を再始動させかつ
周辺バスの統御を要求するためのシステムであって、 前記周辺バスクロック信号を生成するためのクロックジ
ェネレータと、 前記クロックジェネレータに結合され、予め定められた
状態が生じると前記周辺バスクロック信号を停止させる
ための電力管理ユニットと、 前記周辺バスクロック信号が停止されると代替バスマス
タによって生成される非同期クロックリクエスト信号を
受取るように結合されるクロック制御回路とを備え、前
記クロック制御回路は、前記非同期クロックリクエスト
信号に応答して、前記電力管理ユニットに前記周辺バス
クロック信号を再始動させるコマンド信号を生成し、 前記代替バスマスタによって生成されるバスリクエスト
信号に応答するバスアービタユニットをさらに備え、前
記バスリクエスト信号は前記周辺バスクロック信号と同
期であり、前記バスアービタユニットは、前記代替バス
に対して前記周辺バスの統御を示すために、前記バスリ
クエスト信号に応答して許可信号を生成する、システ
ム。 - 【請求項１０】 周辺バスクロック信号を再始動させか
つ周辺バスの統御を要求するためのシステムであって、 前記代替バスマスタは、前記周辺バスクロック信号が停
止されると前記非同期クロック信号をアサートし、かつ
前記周辺バスクロック信号が再始動された後に同期リク
エスト信号をアサートするステートマシンを備える、請
求項９に記載のシステム。 - 【請求項１１】 周辺バスクロック信号を再始動させか
つ周辺バスの統御を要求するためのシステムであって、 前記クロック制御回路は、前記非同期クロック信号に応
答して前記コマンド信号をアサートするステートマシン
を含む、請求項９に記載のシステム。 - 【請求項１２】 周辺バスクロック信号を再始動させか
つ周辺バスの統御を要求するためのシステムであって、 前記周辺バスはＰＣＩ規格バスである、請求項９に記載
のシステム。 - 【請求項１３】 周辺バスクロック信号を再始動させか
つ周辺バスの統御を要求するためのシステムであって、 前記周辺バスに組込まれ、前記非同期クロックリクエス
ト信号を前記代替バスマスタから前記クロック制御回路
に結合するために制御ラインをさらに備える、請求項９
に記載のシステム。 - 【請求項１４】 周辺バスクロック信号を再始動させか
つ周辺バスの統御を要求するための方法であって、 予め定められた状態が生じると前記周辺バスクロック信
号を停止させるステップと、 代替バスマスタ内で非同期クロックリクエスト信号を生
成するステップと、 前記非同期クロックリクエスト信号に応答して前記周辺
バスクロック信号を再始動させるステップと、 前記周辺バスクロック信号が再始動された後に、前記代
替バスマスタ内で同期バスリクエスト信号を生成するス
テップとを含み、前記同期バスリクエスト信号は前記周
辺バスクロック信号と同期である、方法。 - 【請求項１５】 周辺バスクロック信号を再始動させか
つ周辺バスの統御を要求するための方法であって、 前記同期バスリクエスト信号に応答してバス許可信号を
生成するステップをさらに含む、請求項１４に記載の方
法。 - 【請求項１６】 周辺バスクロック信号を再始動させか
つ周辺バスの統御を要求するための方法であって、 前記周辺バスクロック信号を再始動させるための前記ス
テップは、前記周辺バスに組込まれる制御ラインを介し
て非同期クロックリクエスト信号を前記代替バスマスタ
からクロック制御回路に結合するステップを含む、請求
項１４に記載の方法。 - 【請求項１７】 周辺バスクロック信号を再始動させか
つ周辺バスの統御を要求するための方法であって、バス
許可信号を生成する前記ステップは、バスアービタユニ
ットによって行なわれる、請求項１５に記載の方法。 - 【請求項１８】 マイクロプロセッサと、 前記マイクロプロセッサに結合されるローカルバスと、 周辺バスと、 前記ローカルバスと前記周辺バスとに結合され、前記ロ
ーカルバスと前記周辺バスとの間のデータおよびアドレ
ス信号の転送を調整し、かつ前記周辺バスの統御を調停
するためのバスインタフェースおよびアービタユニット
と、 前記周辺バスに周辺バスクロック信号を与えるためのク
ロックジェネレータ回路とを備え、前記周辺バスクロッ
ク信号は選択的に制御されることができ、 前記周辺バスに結合される第１の代替バスマスタをさら
に備え、前記代替バスマスタは、前記周辺バスクロック
信号が電力低減モードであるときクロックリクエスト信
号をアサートすることができ、 前記代替バスマスタに結合され、前記クロックリクエス
ト信号のアサートに応答して前記周辺バスクロック信号
が通常モードにおいて駆動されるようにするためのクロ
ック制御回路と、 前記周辺バスに結合される第２の代替バスマスタとをさ
らに備え、 前記クロック制御回路は前記電力低減モードの間選択さ
れた周期速度でクロックエッジを与えることができる、
コンピュータシステム。 - 【請求項１９】 前記クロックリクエスト信号を受取る
ように結合されるラッチング回路をさらに備え、前記ラ
ッチング回路は、周辺バスクロック信号に応答して前記
バスインタフェースおよびアービタユニットに同期バス
リクエスト信号を与える、請求項１８に記載のコンピュ
ータシステム。 - 【請求項２０】 前記代替バスマスタは、前記周辺バス
クロック信号が停止されると前記クロックリクエスト信
号をアサートし、かつ前記周辺バスクロック信号が再始
動された後に同期バスリクエストをアサートするステー
トマシンを含み、前記同期バスリクエスト信号は、前記
周辺バスの統御を要求するために、前記バスインタフェ
ースおよびアービタユニットに与えられる、請求項１８
に記載のコンピュータシステム。 - 【請求項２１】 前記周辺バスはＰＣＩバスである、請
求項１８に記載のコンピュータシステム。 - 【請求項２２】 前記クロック制御回路と前記クロック
ジェネレータ回路とに結合される電力管理ユニットをさ
らに備え、前記電力管理ユニットは、前記周辺バスクロ
ック信号を選択的に停止および再始動させるために、制
御信号を前記クロックジェネレータに与え、前記クロッ
ク制御回路は、前記クロックリクエスト信号に応答して
前記電力管理ユニットにコマンド信号を与える、請求項
２０に記載のコンピュータシステム。 - 【請求項２３】 前記電力管理ユニットは、前記マイク
ロプロセッサが前記周辺バスの統御を達成した後に予め
定められた状態が生じると前記周辺バスクロック信号を
停止させる、請求項２２に記載のコンピュータシステ
ム。 - 【請求項２４】 前記バスインタフェースおよびアービ
タユニットは、前記同期バスリクエスト信号に応答して
バス許可信号をアサートする、請求項２０に記載のコン
ピュータシステム。 - 【請求項２５】 前記周辺バスは、前記クロックリクエ
スト信号を前記代替バスマスタから前記クロック制御回
路に結合するための制御ラインを含む、請求項２０に記
載のコンピュータシステム。 - 【請求項２６】 マイクロプロセッサと、 前記マイクロプロセッサに結合されるローカルバスと、 周辺バスと、 前記ローカルバスと前記周辺バスとに結合され、前記ロ
ーカルバスと前記周辺バスとの間のデータおよびアドレ
ス信号の転送を調整するためのバスインタフェースユニ
ットと、 前記周辺バスに周辺バスクロック信号を与えるためのク
ロックジェネレータ回路とを備え、前記周辺バスクロッ
ク信号は選択的に停止および再始動されることができ、 前記クロックジェネレータ回路に結合されるクロック制
御回路をさらに備え、前記クロック制御回路は、予め定
められた状態が生じると前記周辺バスクロック信号を停
止させるためにクロックオフ制御信号を生成し、前記ク
ロック制御回路は、前記クロックオフ制御信号を生成し
かつ前記周辺バスクロック信号を停止させる前に、クロ
ックリクエストラインにおいてクロックリクエスト信号
をデアサートし、 前記周辺バスに結合されるスレーブ装置をさらに備え、
前記スレーブ装置は前記クロックリクエストラインをモ
ニタし、前記クロックリクエスト信号がデアサートされ
ている場合、前記クロック制御回路は、もし前記周辺バ
スクロック信号が前記スレーブ装置によって要求されれ
ば前記クロックリクエスト信号をアサートする、コンピ
ュータシステム。 - 【請求項２７】 前記スレーブ装置は前記クロックリク
エストラインに結合されるステートマシンを含み、前記
ステートマシンは前記クロックリクエスト信号のデアサ
ートを検出し、もし前記周辺バスクロック信号が前記ス
レーブ装置によって要求されれば前記クロックリクエス
ト信号を再アサートする、請求項２６に記載のコンピュ
ータシステム。 - 【請求項２８】 前記クロック制御回路は第２のステー
トマシンを含み、前記第２のステートマシンは、前記ク
ロックオフ制御信号を生成する前に前記クロックリクエ
ストラインにおいて前記クロックリクエスト信号をデア
サートし、前記第２のステートマシンは、前記クロック
リクエスト信号が前記スレーブ装置によって再アサート
されれば予め定められた時間前記クロックオフ制御信号
の生成を遅延させ、前記クロックリクエスト信号が前記
スレーブ装置によって再アサートされなければ前記予め
定められた時間前記クロックオフ信号の生成を遅延させ
ない、請求項２７に記載のコンピュータシステム。 - 【請求項２９】 前記周辺バスに結合される代替バスマ
スタをさらに備え、前記代替バスマスタは、前記周辺バ
スクロック信号が停止されると前記クロックリクエスト
信号をアサートすることができ、前記クロック制御回路
は、クロックリクエスト信号のアサートに応答して前記
周辺バスクロック信号を再始動させるクロックオン制御
信号を生成する、請求項２６に記載のコンピュータシス
テム。 - 【請求項３０】 前記周辺バスに結合され、前記周辺バ
スの統御を調停するためのバスアービタユニットをさら
に備える、請求項２９に記載のコンピュータシステム。 - 【請求項３１】 前記代替バスマスタは、前記周辺バス
クロック信号が停止されると前記クロックリクエスト信
号をアサートし、かつ前記周辺バスクロック信号が再始
動された後に同期バスリクエスト信号をアサートする第
３のステートマシンを含み、前記同期バスリクエスト信
号は、前記周辺バスの統御を要求するために、前記バス
アービタユニットに与えられる、請求項３０に記載のコ
ンピュータシステム。 - 【請求項３２】 前記バスアービタユニットは、前記同
期バスリクエスト信号に応答してバス許可信号をアサー
トする、請求項３１に記載のコンピュータシステム。 - 【請求項３３】 前記周辺バスはＰＣＩバスである、請
求項２６に記載のコンピュータシステム。 - 【請求項３４】 前記クロック制御回路と前記クロック
ジェネレータ回路とに結合される電力管理ユニットをさ
らに備え、前記電力管理ユニットは、前記周辺バスクロ
ック信号を選択的に停止および再始動させるために、前
記クロックジェネレータに制御信号を与え、前記クロッ
ク制御回路は、前記クロックリクエスト信号に応答して
前記電力管理ユニットに前記クロックオン制御信号を与
える、請求項２９に記載のコンピュータシステム。 - 【請求項３５】 前記電力管理ユニットは、前記マイク
ロプロセッサが前記周辺バスの統御を達成した後に予め
定められた状態が生じると前記周辺バスクロック信号を
停止させる、請求項３４に記載のコンピュータシステ
ム。 - 【請求項３６】 前記クロックリクエストラインは、前
記周辺バスに組込まれる、請求項２６に記載のコンピュ
ータシステム。 - 【請求項３７】 周辺バスクロック信号を制御するため
のシステムであって、 前記周辺バスクロック信号を生成するためのクロックジ
ェネレータを備え、前記周辺バスクロック信号は、ＯＮ
／ＯＦＦ信号に応答して停止および再始動されることが
でき、 前記周辺バスクロック信号を転送するためのクロックラ
インを含む周辺バスと、 前記クロックジェネレータに結合されるクロック制御回
路とをさらに備え、前記クロック制御回路は、予め定め
られた状態が生じると前記周辺バスクロック信号を停止
させるために前記ＯＮ／ＯＦＦ信号をデアサートするこ
とができるステートマシンを含み、前記ステートマシン
は、もしクロックリクエスト信号が前記周辺バスに結合
されるスレーブ装置によってアサートされれば予め定め
られた時間の間前記ＯＮ／ＯＦＦ信号のデアサートが起
こらないようにする、システム。 - 【請求項３８】 周辺バスクロック信号を制御するため
のシステムであって、 前記クロック制御回路の前記ステートマシンは、前記Ｏ
Ｎ／ＯＦＦ信号をデアサートする前に前記クロックリク
エスト信号をデアサートする、請求項３７に記載のシス
テム。 - 【請求項３９】 周辺バスクロック信号を制御するため
のシステムであって、 前記クロック制御回路の前記ステートマシンは、前記ク
ロックリクエスト信号が前記ステートマシンによってデ
アサートされた後第２の予め定められた時間内に前記ク
ロックリクエスト信号が前記スレーブ装置によって再ア
サートされなれば、前記周辺バスクロック信号を停止さ
せるために、前記ＯＮ／ＯＦＦ信号をデアサートする、
請求項３８に記載のシステム。 - 【請求項４０】 周辺バスクロック信号を制御するため
のシステムであって、 前記周辺バスはＰＣＩ規格バスである、請求項３７に記
載のシステム。 - 【請求項４１】 周辺バスクロック信号を制御するため
のシステムであって、 前記周辺バスに組込まれ、前記クロックリクエスト信号
を前記クロック制御回路と前記スレーブ装置との間で結
合するための制御ラインをさらに備える、請求項３７に
記載のシステム。 - 【請求項４２】 周辺バスクロック信号を制御するため
の方法であって、 クロックジェネレータ内で周辺バスクロック信号を生成
するステップと、 周辺バスに前記周辺バスクロック信号を与えるステップ
と、 前記周辺バスクロック信号を停止させる決定を表わすイ
ンジケータ信号を生成するステップと、 もし前記インジケータ信号が生成された後予め定められ
た時間内にクロックリクエスト信号がスレーブ装置によ
ってアサートされなれば、前記周辺バスクロックを停止
させるか、または、 もし前記インジケータ信号が生成された後前記予め定め
られた時間内にクロックリクエスト信号が前記スレーブ
装置によってアサートされれば、前記周辺バスクロック
信号を少なくとも予め定められた時間の間維持するステ
ップとを含む、方法。 - 【請求項４３】 周辺バスクロック信号を制御するため
の方法であって、 前記周辺バスの制御ラインに前記インジケータ信号を与
えるステップをさらに含む、請求項４２に記載の方法。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/125,406 US6163848A (en) | 1993-09-22 | 1993-09-22 | System and method for re-starting a peripheral bus clock signal and requesting mastership of a peripheral bus |
| US08/131,092 US5600839A (en) | 1993-10-01 | 1993-10-01 | System and method for controlling assertion of a peripheral bus clock signal through a slave device |
| US23481994A | 1994-04-28 | 1994-04-28 | |
| US234819 | 1994-04-28 | ||
| US131092 | 1994-04-28 | ||
| US125406 | 1994-04-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07152449A true JPH07152449A (ja) | 1995-06-16 |
| JP3568592B2 JP3568592B2 (ja) | 2004-09-22 |
Family
ID=27383240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22433694A Expired - Fee Related JP3568592B2 (ja) | 1993-09-22 | 1994-09-20 | 周辺バスクロック信号を制御するためのコンピュータシステムおよびその方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0644475B1 (ja) |
| JP (1) | JP3568592B2 (ja) |
| DE (1) | DE69433906T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7093152B2 (en) | 2001-08-15 | 2006-08-15 | Fujitsu Limited | Semiconductor device with a hardware mechanism for proper clock control |
| US7155631B2 (en) | 2002-02-19 | 2006-12-26 | Nec Electronics Corporation | Information processing unit with a clock control circuit having access to the system bus during system clock changes |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5740454A (en) * | 1995-12-20 | 1998-04-14 | Compaq Computer Corporation | Circuit for setting computer system bus signals to predetermined states in low power mode |
| WO1999005607A2 (en) * | 1997-07-21 | 1999-02-04 | Koninklijke Philips Electronics N.V. | A method and a system for dynamically operating a communication channel in a mixed master/slave subscriber environment |
| JP3592547B2 (ja) * | 1998-09-04 | 2004-11-24 | 株式会社ルネサステクノロジ | 情報処理装置および信号転送方法 |
| US7155618B2 (en) * | 2002-03-08 | 2006-12-26 | Freescale Semiconductor, Inc. | Low power system and method for a data processing system |
| US7861192B2 (en) | 2007-12-13 | 2010-12-28 | Globalfoundries Inc. | Technique to implement clock-gating using a common enable for a plurality of storage cells |
| US10311191B2 (en) | 2017-01-26 | 2019-06-04 | Advanced Micro Devices, Inc. | Memory including side-car arrays with irregular sized entries |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4381552A (en) * | 1978-12-08 | 1983-04-26 | Motorola Inc. | Stanby mode controller utilizing microprocessor |
| JPS59200327A (ja) * | 1983-04-26 | 1984-11-13 | Nec Corp | 周辺装置の制御方式 |
| JPS62150453A (ja) * | 1985-12-23 | 1987-07-04 | Nec Corp | マイクロコントロ−ラのスタンバイ制御方式 |
| US5167024A (en) * | 1989-09-08 | 1992-11-24 | Apple Computer, Inc. | Power management for a laptop computer with slow and sleep modes |
| JP2738229B2 (ja) * | 1992-08-03 | 1998-04-08 | 日本電気株式会社 | シリアル・データ通信制御装置 |
-
1994
- 1994-09-12 EP EP94306661A patent/EP0644475B1/en not_active Expired - Lifetime
- 1994-09-12 DE DE69433906T patent/DE69433906T2/de not_active Expired - Lifetime
- 1994-09-20 JP JP22433694A patent/JP3568592B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7093152B2 (en) | 2001-08-15 | 2006-08-15 | Fujitsu Limited | Semiconductor device with a hardware mechanism for proper clock control |
| US7155631B2 (en) | 2002-02-19 | 2006-12-26 | Nec Electronics Corporation | Information processing unit with a clock control circuit having access to the system bus during system clock changes |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69433906T2 (de) | 2005-07-21 |
| JP3568592B2 (ja) | 2004-09-22 |
| EP0644475B1 (en) | 2004-07-21 |
| EP0644475A3 (en) | 1995-09-27 |
| EP0644475A2 (en) | 1995-03-22 |
| DE69433906D1 (de) | 2004-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3633998B2 (ja) | コンピュータシステム | |
| JP3526920B2 (ja) | コンピュータシステム、ならびに周辺バスクロック信号を制御するためのシステムおよび方法 | |
| US7188262B2 (en) | Bus arbitration in low power system | |
| US5625807A (en) | System and method for enabling and disabling a clock run function to control a peripheral bus clock signal | |
| US5590341A (en) | Method and apparatus for reducing power consumption in a computer system using ready delay | |
| US6163848A (en) | System and method for re-starting a peripheral bus clock signal and requesting mastership of a peripheral bus | |
| US6085330A (en) | Control circuit for switching a processor between multiple low power states to allow cache snoops | |
| US6658507B1 (en) | System and method for hot insertion of computer-related add-on cards | |
| US5619661A (en) | Dynamic arbitration system and method | |
| US7155618B2 (en) | Low power system and method for a data processing system | |
| JP2002023884A (ja) | クロック周波数切り替え機能を有するｌｓｉ、計算機システム及びクロック周波数切り替え方法 | |
| US5559968A (en) | Non-conforming PCI bus master timing compensation circuit | |
| US7155631B2 (en) | Information processing unit with a clock control circuit having access to the system bus during system clock changes | |
| WO2019221923A1 (en) | Voltage rail coupling sequencing based on upstream voltage rail coupling status | |
| JP3568592B2 (ja) | 周辺バスクロック信号を制御するためのコンピュータシステムおよびその方法 | |
| JP2996183B2 (ja) | Ｄｍａ機能を備えたデータ処理装置 | |
| JPH1153049A (ja) | コンピュータシステム | |
| US5960180A (en) | Host adapter integrated circuit having autoaccess pause | |
| EP2109029B1 (en) | Apparatus and method for address bus power control | |
| JP2002049580A (ja) | バス管理装置、バス使用要求送信装置、バス管理方法、及びバス使用要求送信方法 | |
| JPH0883133A (ja) | コンピュータシステム及びそのクロック制御方法 | |
| JP2002269033A (ja) | リトライ制御機能を有するアービタを用いたバスシステムおよびシステムｌｓｉ | |
| JPH11328111A (ja) | クロック同期型バス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040616 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080625 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |