JP2600969Y2 - 中央処理装置のリセット回路 - Google Patents

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】この考案は、中央処理装置のリセ
ット回路に関するものである。

【０００２】

【従来の技術】主中央処理装置（マスタＣＰＵ）で主た
る計測器の入力取込等の処理を行うとともに、副中央処
理装置（スレーブＣＰＵ）で各チャンネル毎の他の処理
を実行するような装置において、複数の中央処理装置が
用いられている。そして、異常状態が発生した場合、ウ
ォッチドッグタイマ回路で検出して各中央処理装置をリ
セットし、再起動をかけるようにしている。

【０００３】

【考案が解決しようとする課題】しかしながら、主中央
処理装置と副中央処理装置のリセットは、連動させる場
合、別個とさせる場合、条件付きで連動させる場合等さ
まざまな場合があり、その都度、回路構成を決めなけれ
ばならない必要があった。

【０００４】この考案の目的は、以上の点に鑑み、複数
の中央処理装置をもつ場合において、さまざまな場合の
リセットに対応できるようにした中央処理装置のリセッ
ト回路を提供することである。

【０００５】

【課題を解決するための手段】この考案は、異常状態を
検出する検出回路と、この検出回路の出力に基きリセッ
ト信号を出力する出力回路と、この出力回路のリセット
信号および制御信号が入力され制御信号の状態に従って
リセット信号を出力する第１のゲート回路と、この第１
のゲート回路のリセット信号または電源オンまたは主中
央処理装置についてのリセット信号のいずれかによりリ
セット信号を発生して前記出力回路を自己復帰させる第
２のゲート回路と、この第２のゲート回路の前記リセッ
ト信号または前記出力回路の前記リセット信号によりリ
セットされる中央処理装置とを備えるようにした副中央
処理装置のリセット回路である。

【０００６】

【実施例】図１は、この考案の一実施例を示すブロック
構成図である。

【０００７】図において、１は、図示しない抵抗・コン
デンサで設定された時定数をもつワンショットマルチバ
イブレータのような周知の検出回路で、定期的に到来す
るウォッチドッグ信号Ｓが所定時間来ないときに上記抵
抗・コンデンサによる時定数回路がリセットされず充電
され続け設定値を越えて異常を示す検出信号を発生す
る。この検出回路１の検出信号は、Ｄ型のフリップフロ
ップ回路のような出力回路２に入力されて所定のタイミ
ングでリセット信号Ｒｏが発生する。このリセット信号
Ｒｏは、中央処理装置５に直接出力されるとともに、制
御信号Ｃの状態に従って第１のゲート回路３からリセッ
ト信号Ｒｏが出力される。この第１のゲート回路３から
の信号は、電源オンに対応するリセット信号Ｒ１、他の
メインの主中央処理装置によるリセット信号Ｒ２ととも
に第２のゲート回路４に入力され、いずれかの信号があ
ればゲート回路４からリセット信号Ｒが発生する。この
信号Ｒは、出力回路２に供給され、出力回路２はプリセ
ットされ自己復帰する。そして、この第２のゲート回路
４のリセット信号Ｒまたは出力回路２からの直接のリセ
ット信号Ｒｏにより、中央処理装置５は、リセットされ
る。

【０００８】つまり、信号Ｓが正常で常に到来している
のであれば、検出回路１の時定数回路は常にリセットさ
れ、検出回路１、出力回路２からリセット信号は発生せ
ず、電源オンのリセット信号Ｒ１、又は主中央処理装置
からのリセット信号Ｒ２でたとえば副次的な中央処理装
置５は優先的にリセットされる。

【０００９】信号Ｓが到来しなくなって異常状態とな
り、検出回路１の時定数回路はリセットされず検出信号
を発生して、検出回路１、出力回路２からリセット信号
Ｒｏが発生した場合、制御信号Ｃがたとえばローレベル
Ｌで阻止されずに第１のゲート回路３をリセット信号Ｒ
ｏが通過した場合は、出力回路２のリセット信号Ｒｏが
直接、中央処理装置５を所定のタイミングでリセットす
るとともに、第１のゲート回路３及び第２のゲート回路
４を通過したリセット信号Ｒで出力回路２もプリセット
され自己復帰して自己復帰モードとなる。

【００１０】また、検出回路１、出力回路２からリセッ
ト信号Ｒｏが発生した場合において、制御信号Ｃがたと
えばハイレベルＨで阻止された場合、第１のゲート回路
３より出力は発生せず、第２のゲート回路４から出力は
発生せず、出力回路２は自己復帰されることなく、出力
回路２から中央処理装置５にリセット信号Ｒｏが出力さ
れ続け、リセット保持モードとなる。

【００１１】このリセット保持モードの状態において、
リセット信号Ｒ１、Ｒ２が入力されると、第２のゲート
回路４からリセット出力Ｒが発生し、中央処理装置５を
リセットするとともに、出力回路２をプリセットして自
己復帰する。

【００１２】このよううに、電源（パワー）オン時のリ
セット信号Ｒ１、主中央処理装置（マスターＣＰＵ）に
ついてのリセット信号Ｒ２により優先的にリセットさ
れ、また、ウォッチドッグ監視によるリセット信号も、
制御信号Ｃにより、自己復帰モードともリセット保持モ
ードともできる。

【００１３】なお、具体的な回路としては種々に考えら
れ、上記に限定されるものではない。

【００１４】

【考案の効果】以上述べたように、電源オン時のリセッ
ト信号、主中央処理装置についてのリセット信号により
優先的にリセットされるとともに、制御信号の状態によ
り、自己復帰モードとも、リセット保持モードともで
き、複数の中央処理装置を有する機器等において、単一
の回路構成で、種々の中央処理装置のリセットに対応で
きる。

【図面の簡単な説明】

【図１】この考案の一実施例を示す構成説明図である。

【符号の説明】

１ 検出回路 ２ 出力回路 ３、４ ゲート回路 ５ 副中央処理装置

Claims (1)

(57)【実用新案登録請求の範囲】
1. 【請求項１】異常状態を検出する検出回路と、この検出
   回路の出力に基きリセット信号を出力する出力回路と、
   この出力回路のリセット信号および制御信号が入力され
   制御信号の状態に従ってリセット信号を出力する第１の
   ゲート回路と、この第１のゲート回路のリセット信号ま
   たは電源オンまたは主中央処理装置についてのリセット
   信号のいずれかによりリセット信号を発生して前記出力
   回路を自己復帰させる第２のゲート回路と、この第２の
   ゲート回路の前記リセット信号または前記出力回路の前
   記リセット信号によりリセットされる中央処理装置とを
   備えたことを特徴とする副中央処理装置のリセット回
   路。