JP2592525B2 - 共通バスシステムの異常検出回路 - Google Patents
共通バスシステムの異常検出回路Info
- Publication number
- JP2592525B2 JP2592525B2 JP1132363A JP13236389A JP2592525B2 JP 2592525 B2 JP2592525 B2 JP 2592525B2 JP 1132363 A JP1132363 A JP 1132363A JP 13236389 A JP13236389 A JP 13236389A JP 2592525 B2 JP2592525 B2 JP 2592525B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- time
- use time
- circuit
- common bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】 〔概要〕 共通バスシステムの異常を検出する共通バスシステム
の異常検出回路に関し、 既存のバス信号を利用して既存のシステムの変更なし
に制御回路の異常検出を行なうことを目的とし、 共通バスに該共通バスを専有する複数の制御回路及び
周辺回路夫々を接続した共通バスシステムで該制御回路
夫々の異常を検出する共通バスシステムの異常検出回路
において、該制御回路夫々が該共通バスを専有してバス
使用中であるか又はバス未使用中であるかを検出するバ
ス使用検出手段と、該制御回路夫々が該共通バスを連続
使用する時間の限度であるバス使用時間閾値及び連続未
使用の時間の限度であるバス未使用時間閾値夫々を予め
設定された閾値設定手段と、該バス使用検出手段の検出
結果により該制御回路夫々のバス使用中の時間、バス未
使用中の夫々を計時して該閾値設定手段よりのバス使用
時間閾値、バス未使用時間閾値夫々を越えたとき該制御
回路夫々の異常検出信号を生成する検出信号生成手段と
を有し構成する。
の異常検出回路に関し、 既存のバス信号を利用して既存のシステムの変更なし
に制御回路の異常検出を行なうことを目的とし、 共通バスに該共通バスを専有する複数の制御回路及び
周辺回路夫々を接続した共通バスシステムで該制御回路
夫々の異常を検出する共通バスシステムの異常検出回路
において、該制御回路夫々が該共通バスを専有してバス
使用中であるか又はバス未使用中であるかを検出するバ
ス使用検出手段と、該制御回路夫々が該共通バスを連続
使用する時間の限度であるバス使用時間閾値及び連続未
使用の時間の限度であるバス未使用時間閾値夫々を予め
設定された閾値設定手段と、該バス使用検出手段の検出
結果により該制御回路夫々のバス使用中の時間、バス未
使用中の夫々を計時して該閾値設定手段よりのバス使用
時間閾値、バス未使用時間閾値夫々を越えたとき該制御
回路夫々の異常検出信号を生成する検出信号生成手段と
を有し構成する。
本発明は共通バスシステムの異常検出回路に関し、共
通バスシステムの異常を検出する共通バスシステムの異
常検出回路に関する。
通バスシステムの異常を検出する共通バスシステムの異
常検出回路に関する。
共通バスによりプロセッサ、メモリ、DMAコントロー
ラ、I/Oインターフェース等の各回路を接続したコンピ
ュータ等の共通バスシステムではその運用中にシステム
異常を生じたとき、これを検出して復旧する必要があ
る。
ラ、I/Oインターフェース等の各回路を接続したコンピ
ュータ等の共通バスシステムではその運用中にシステム
異常を生じたとき、これを検出して復旧する必要があ
る。
従来の異常検出は共通バスにパリティ等のエラーチェ
ックコード用の信号線を付加し、共通バスにより伝えら
れるデータ、アドレス等のエラーチェックを行ない異常
を検出する第１の方式と、プロセッサ等の制御回路に所
定時間毎に信号出力を行なわせ、ウォッチドッグタイマ
等でこの信号が所定時間を越えても出力されないことを
検出して異常を検出する第２の方式とがある。
ックコード用の信号線を付加し、共通バスにより伝えら
れるデータ、アドレス等のエラーチェックを行ない異常
を検出する第１の方式と、プロセッサ等の制御回路に所
定時間毎に信号出力を行なわせ、ウォッチドッグタイマ
等でこの信号が所定時間を越えても出力されないことを
検出して異常を検出する第２の方式とがある。
従来の第１の方式はプロセッサ,DMAコントローラ等の
制御回路の異常検出が困難であり、第２の方式はウォッ
チドックタイマ等のハードウェアだけでなく、プロセッ
サのソフトウェアで所定時間毎に信号出力を実行させる
プログラムが必要となり、またリアルタイム処理等を行
なう処理時間に余裕のないシステムでは実現が困難であ
る。
制御回路の異常検出が困難であり、第２の方式はウォッ
チドックタイマ等のハードウェアだけでなく、プロセッ
サのソフトウェアで所定時間毎に信号出力を実行させる
プログラムが必要となり、またリアルタイム処理等を行
なう処理時間に余裕のないシステムでは実現が困難であ
る。
また第1,第２の方式ともにシステムの設計時から異常
検出を考慮しなければならず、後からシステムに異常検
出機能を付加することが困難であるという問題があっ
た。
検出を考慮しなければならず、後からシステムに異常検
出機能を付加することが困難であるという問題があっ
た。
本発明は上記の点に鑑みなされたもので、既存のバス
信号を利用して既存のシステムの変更なしに制御回路の
異常検出を行なう共通バスシステムの異常検出回路を提
供することを目的とする。
信号を利用して既存のシステムの変更なしに制御回路の
異常検出を行なう共通バスシステムの異常検出回路を提
供することを目的とする。
本発明の共通バスシステムの異常検出回路は、 共通バスにこの共通バスを専有する複数の制御回路及
び周辺回路夫々を接続した共通バスシステムで制御回路
夫々の異常を検出する共通バスシステムの異常検出回路
において、 制御回路夫々が共通バスを専有してバス使用中である
か又はバス未使用中であるかを検出するバス使用検出手
段と、 制御回路夫々が該共通バスを連続使用する時間の限度
であるバス使用時間閾値及び連続未使用の時間の限度で
あるバス未使用時間閾値夫々を予め設定された閾値設定
手段と、 バス使用検出手段の検出結果により制御回路夫々のバ
ス使用中の時間、バス未使用中の時間夫々を計時して閾
値設定手段よりのバス使用時間閾値、バス未使用時間閾
値夫々を越えたとき制御回路夫々の異常検出信号を生成
する検出信号生成手段とを有する。
び周辺回路夫々を接続した共通バスシステムで制御回路
夫々の異常を検出する共通バスシステムの異常検出回路
において、 制御回路夫々が共通バスを専有してバス使用中である
か又はバス未使用中であるかを検出するバス使用検出手
段と、 制御回路夫々が該共通バスを連続使用する時間の限度
であるバス使用時間閾値及び連続未使用の時間の限度で
あるバス未使用時間閾値夫々を予め設定された閾値設定
手段と、 バス使用検出手段の検出結果により制御回路夫々のバ
ス使用中の時間、バス未使用中の時間夫々を計時して閾
値設定手段よりのバス使用時間閾値、バス未使用時間閾
値夫々を越えたとき制御回路夫々の異常検出信号を生成
する検出信号生成手段とを有する。
本発明においては、共通バスの既存の信号で各制御回
路がバス使用中かバス未使用中かを検出し、バス使用
中，バス未使用中夫々の時間から各制御回路の異常検出
を行なうため、システムバスの信号線の追加又は制御回
路のソフトウェアの変更を行なうことなく、既存のシス
テムを変更することなく制御回路の異常検出を行なうこ
とができる。
路がバス使用中かバス未使用中かを検出し、バス使用
中，バス未使用中夫々の時間から各制御回路の異常検出
を行なうため、システムバスの信号線の追加又は制御回
路のソフトウェアの変更を行なうことなく、既存のシス
テムを変更することなく制御回路の異常検出を行なうこ
とができる。
第１図は本発明回路の第１実施例のブロック図を示
す。
す。
同図中、10は既存のシステムバス（共通バス）であ
り、プロセッサ,DMAコントローラ等のバスを専有して他
の回路を制御するバスマスタとなりうる制御回路、及び
メモリ,I/Oインターフェース等の周辺回路が共通に接続
されている。このシステム内にＮ個の制御回路があると
き、既存のシステムバス10はＮ個の制御回路夫々につい
てのバス使用許可信号線と、１本のバス使用中信号線と
を有している。
り、プロセッサ,DMAコントローラ等のバスを専有して他
の回路を制御するバスマスタとなりうる制御回路、及び
メモリ,I/Oインターフェース等の周辺回路が共通に接続
されている。このシステム内にＮ個の制御回路があると
き、既存のシステムバス10はＮ個の制御回路夫々につい
てのバス使用許可信号線と、１本のバス使用中信号線と
を有している。
異常検出回路部11内にはＮ個の制御回路に対応してＮ
個の同一構成の異常検出回路121〜12N及び標準時間信号
発生回路13が設けられており、各異常検出回路121〜12N
にはシステムバス10から対応する制御回路のバス使用許
可信号が供給されると共に、バス使用中信号が共通に供
給されている。
個の同一構成の異常検出回路121〜12N及び標準時間信号
発生回路13が設けられており、各異常検出回路121〜12N
にはシステムバス10から対応する制御回路のバス使用許
可信号が供給されると共に、バス使用中信号が共通に供
給されている。
異常検出回路121〜12Nは同一構成であるので第１の制
御回路（例えばプロセッサ）の異常検出回路121につい
て説明するに、バス使用中検出回路14はシステムバス10
から第１の制御回路のバス使用許可信号が入来し、かつ
バス使用中信号がオンとなっている期間、第１の制御回
路がバスを使用していることを示す例えばＨレベルのバ
ス使用中信号を生成する。またバス使用中信号はインバ
ータ15で反転されバス未使用中信号とされる。このバス
使用中信号，バス未使用中信号夫々はバス使用時間計測
用カウンタ16,バス未使用時間計測カウンタ17夫々に供
給される。
御回路（例えばプロセッサ）の異常検出回路121につい
て説明するに、バス使用中検出回路14はシステムバス10
から第１の制御回路のバス使用許可信号が入来し、かつ
バス使用中信号がオンとなっている期間、第１の制御回
路がバスを使用していることを示す例えばＨレベルのバ
ス使用中信号を生成する。またバス使用中信号はインバ
ータ15で反転されバス未使用中信号とされる。このバス
使用中信号，バス未使用中信号夫々はバス使用時間計測
用カウンタ16,バス未使用時間計測カウンタ17夫々に供
給される。
バス使用時間計測用カウンタ16にはバス使用時間設定
用スイッチ18より予め設定されたバス使用時間閾値が供
給されており、カウンタ16はバス使用中信号の立上がり
タイミングで上記バス使用時間閾値をプリセットした
後、バス使用中信号がＨレベルである期間に基準時間信
号発生回路13よりの基準時間信号が入来する毎にダウン
カウントを行なう。なおバス使用時間閾値は第１の制御
回路がシステムバス10を専有する時間の最大値に所定値
を加算した値である。バス使用時間計測用カウンタ16は
そのカウント値が零以下となるとバス使用時間超過を示
すボロー信号を出力して異常表示用ランプ20を点灯表示
する。
用スイッチ18より予め設定されたバス使用時間閾値が供
給されており、カウンタ16はバス使用中信号の立上がり
タイミングで上記バス使用時間閾値をプリセットした
後、バス使用中信号がＨレベルである期間に基準時間信
号発生回路13よりの基準時間信号が入来する毎にダウン
カウントを行なう。なおバス使用時間閾値は第１の制御
回路がシステムバス10を専有する時間の最大値に所定値
を加算した値である。バス使用時間計測用カウンタ16は
そのカウント値が零以下となるとバス使用時間超過を示
すボロー信号を出力して異常表示用ランプ20を点灯表示
する。
バス未使用時間計測用カウンタ17にはバス未使用時間
設定用スイッチ19より予め設定されたバス未使用時間閾
値が供給されており、カウンタ17はバス未使用中信号の
立上がりタイミングで上記バス未使用時間閾値をプリセ
ットした後、バス未使用中信号がＨレベルである期間に
基準時間信号発生回路13よりの基準時間信号が入来する
毎にダウンカウントを行なう。なおバス未使用時間閾値
は第１の制御回路がシステムバス10を開放する時間の最
大値に所定値を加算した値である。バス未使用時間計測
用カウンタ17そのカウント値が零以下となるとバネ未使
用時間超過を示すボロー信号を出力して異常表示用ラン
プ20を点灯表示する。
設定用スイッチ19より予め設定されたバス未使用時間閾
値が供給されており、カウンタ17はバス未使用中信号の
立上がりタイミングで上記バス未使用時間閾値をプリセ
ットした後、バス未使用中信号がＨレベルである期間に
基準時間信号発生回路13よりの基準時間信号が入来する
毎にダウンカウントを行なう。なおバス未使用時間閾値
は第１の制御回路がシステムバス10を開放する時間の最
大値に所定値を加算した値である。バス未使用時間計測
用カウンタ17そのカウント値が零以下となるとバネ未使
用時間超過を示すボロー信号を出力して異常表示用ラン
プ20を点灯表示する。
異常検出回路122〜12N夫々は上記と同様にして他のプ
ロセッサ,DMAコントローラ等の第２〜第Ｎの制御回路夫
々の異常検出を行なう。
ロセッサ,DMAコントローラ等の第２〜第Ｎの制御回路夫
々の異常検出を行なう。
このように、異常検出回路121は第１の制御回路によ
るシステムバス10の使用時間及び未使用時間を監視して
第１の制御回路の異常検出を行なうため、システムバス
10にエラーチェックコード用の信号線を付加する必要は
なく既存のシステムバス10を使用でき、第１の制御回路
では所定時間毎に信号出力を実行させるプログラムを必
要とせず、既存のシステムに何ら変更なく第１〜第Ｎの
制御回路の異常検出を行なうことができる。
るシステムバス10の使用時間及び未使用時間を監視して
第１の制御回路の異常検出を行なうため、システムバス
10にエラーチェックコード用の信号線を付加する必要は
なく既存のシステムバス10を使用でき、第１の制御回路
では所定時間毎に信号出力を実行させるプログラムを必
要とせず、既存のシステムに何ら変更なく第１〜第Ｎの
制御回路の異常検出を行なうことができる。
第２図、第３図夫々は本発明回路の第２実施例、第３
実施例のブロック図を示す。両図中、第１図と同一部分
には同一符号を付し、その説明を省略する。
実施例のブロック図を示す。両図中、第１図と同一部分
には同一符号を付し、その説明を省略する。
第２図において、異常検出回路部21内には異常検出回
路121〜12Nの代りに異常検出回路221〜22Nが設けられ、
夫々には第１図のバス使用時間設定用スイッチ18,バス
未使用時間設定用スイッチ19の代りにバス使用時間設定
用レジスタ28,バス未使用時間設定用レジスタ29が設け
られている。このレジスタ28,29夫々はシステムバス10
に接続されたバス・インターフェース回路27を介して第
１〜第Ｎの制御回路中の主となる制御回路（メイン・プ
ロセッサ）から供給されるバス使用時間閾値、バス未使
用時間閾値夫々を設定される。
路121〜12Nの代りに異常検出回路221〜22Nが設けられ、
夫々には第１図のバス使用時間設定用スイッチ18,バス
未使用時間設定用スイッチ19の代りにバス使用時間設定
用レジスタ28,バス未使用時間設定用レジスタ29が設け
られている。このレジスタ28,29夫々はシステムバス10
に接続されたバス・インターフェース回路27を介して第
１〜第Ｎの制御回路中の主となる制御回路（メイン・プ
ロセッサ）から供給されるバス使用時間閾値、バス未使
用時間閾値夫々を設定される。
これによって両閾値はシステムが実行する処理に応じ
た値が自由に設定され、きめのこまかい異常検出が可能
となる。
た値が自由に設定され、きめのこまかい異常検出が可能
となる。
第３図において、異常検出回路部31内には異常検出回
路121〜12Nの代りに異常検出回路321〜32Nが設けられ、
夫々にはバス使用／未使用時間メモリが33が設けられて
いる。このメモリ33にはバス使用中信号が立下がったと
きにバス使用時間計測用カウンタ16のカウント値から得
られるバス使用時間が書込まれ、またバス未使用中信号
が立下がったときにバス未使用時間計測用カウンタ17の
カウント値から得られるバス未使用時間が書込まれる。
またメモリ33はバス・インターフェース回路34を介して
主となる制御回路でアクセスされ、各制御回路毎のバス
使用時間、バス未使用時間の履歴が読出される。
路121〜12Nの代りに異常検出回路321〜32Nが設けられ、
夫々にはバス使用／未使用時間メモリが33が設けられて
いる。このメモリ33にはバス使用中信号が立下がったと
きにバス使用時間計測用カウンタ16のカウント値から得
られるバス使用時間が書込まれ、またバス未使用中信号
が立下がったときにバス未使用時間計測用カウンタ17の
カウント値から得られるバス未使用時間が書込まれる。
またメモリ33はバス・インターフェース回路34を介して
主となる制御回路でアクセスされ、各制御回路毎のバス
使用時間、バス未使用時間の履歴が読出される。
これによって個々の制御回路のシステムバス10の利用
効率を判断でき、プログラム等の作成に利用してシステ
ムバス10の利用を効果的に行なうことができる。
効率を判断でき、プログラム等の作成に利用してシステ
ムバス10の利用を効果的に行なうことができる。
上述の如く、本発明の共通バスシステムの異常検出回
路によれば、既存のバス信号を利用して、バスの信号線
の追加または制御回路のソフトウェアの変更を行なうこ
となく、各制御回路の異常検出を行なうことができ、回
路構成も簡単であり、実用上きわめて有用である。
路によれば、既存のバス信号を利用して、バスの信号線
の追加または制御回路のソフトウェアの変更を行なうこ
となく、各制御回路の異常検出を行なうことができ、回
路構成も簡単であり、実用上きわめて有用である。
第１図は本発明回路の第１実施例のブロック図、 第２図は本発明回路の第２実施例のブロック図、 第３図は本発明回路の第３実施例のブロック図である。 図において、 10はシステムバス、121〜12N，221〜22N，321〜32Nは異
常検出回路、14はバス使用中検出回路、16はバス使用時
間計測用カウンタ、17はバス未使用時間計測用カウン
タ、18はバス使用時間設定用スイッチ、19はバス未使用
時間設定用スイッチ、20は異常表示用ランプ、27,34は
バス・インターフェース回路、28はバイ使用時間設定用
レジスタ、29はバス未使用時間設定用レジスタ、33はバ
ス使用／未使用時間メモリを示す。
常検出回路、14はバス使用中検出回路、16はバス使用時
間計測用カウンタ、17はバス未使用時間計測用カウン
タ、18はバス使用時間設定用スイッチ、19はバス未使用
時間設定用スイッチ、20は異常表示用ランプ、27,34は
バス・インターフェース回路、28はバイ使用時間設定用
レジスタ、29はバス未使用時間設定用レジスタ、33はバ
ス使用／未使用時間メモリを示す。
Claims (1)
- 【請求項１】共通バス（10）に該共通バス（10）を専有
する複数の制御回路及び周辺回路夫々を接続した共通バ
スシステムで該制御回路夫々の異常を検出する共通バス
システムの異常検出回路において、 該制御回路夫々が該共通バス（10）を専有してバス使用
中であるか又はバス未使用中であるかを検出するバス使
用検出手段（14）と、 該制御回路夫々が該共通バス（10）を連続使用する時間
の限度であるバス使用時間閾値及び連続未使用の時間の
限度であるバス未使用時間閾値夫々を予め設定された閾
値設定手段（18,19）と、 該バス使用検出手段（14）の検出結果により該制御回路
夫々のバス使用中の時間、バス未使用中の時間夫々を計
時して該閾値設定手段（18,19）よりのバス使用時間閾
値、バス未使用時間閾値夫々を越えたとき該制御回路夫
々の異常検出信号を生成する検出信号生成手段（16,1
7）とを有することを特徴とする共通バスシステムの異
常検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1132363A JP2592525B2 (ja) | 1989-05-25 | 1989-05-25 | 共通バスシステムの異常検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1132363A JP2592525B2 (ja) | 1989-05-25 | 1989-05-25 | 共通バスシステムの異常検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02310651A JPH02310651A (ja) | 1990-12-26 |
| JP2592525B2 true JP2592525B2 (ja) | 1997-03-19 |
Family
ID=15079617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1132363A Expired - Fee Related JP2592525B2 (ja) | 1989-05-25 | 1989-05-25 | 共通バスシステムの異常検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2592525B2 (ja) |
-
1989
- 1989-05-25 JP JP1132363A patent/JP2592525B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02310651A (ja) | 1990-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0346854B2 (ja) | ||
| FR2722017B1 (fr) | Systeme multiprocesseur | |
| US5864656A (en) | System for automatic fault detection and recovery in a computer system | |
| DE60004365D1 (de) | System und verfahren zur überwachung von einem verteilten fehlertoleranten rechnersystem | |
| US10318466B2 (en) | Method and apparatus for handling outstanding interconnect transactions | |
| US6219744B1 (en) | Interrupt masker for an interrupt handler with double-edge interrupt request signals detection | |
| JP2592525B2 (ja) | 共通バスシステムの異常検出回路 | |
| EP0943999A1 (en) | Interrupt masker for an interrupt handler with double-edge interrupt request signals detection | |
| JPS6343561Y2 (ja) | ||
| JPH0426914Y2 (ja) | ||
| JPS6033474Y2 (ja) | コンピュ−タ異常検出回路 | |
| JPS5983438A (ja) | プログラム異常検出方式 | |
| US5497481A (en) | Microcomputer computer system having plural programmable timers and preventing memory access operations from interfering with timer start requests | |
| JPH02150942A (ja) | バス異常検出回路 | |
| JP2614284B2 (ja) | データ処理システムのリセット回路 | |
| JP2774595B2 (ja) | Ｃｐｕシステムの動作監視装置 | |
| JP3757407B2 (ja) | 制御装置 | |
| JPS61221849A (ja) | バス制御方式 | |
| JP2725680B2 (ja) | バス異常検出回路 | |
| JPH0313798Y2 (ja) | ||
| JPS6128146B2 (ja) | ||
| JP3250232B2 (ja) | 入出力制御装置のバスパリティエラー発生位置検出方式 | |
| JPH04123145A (ja) | マイクロコンピュータ | |
| JPS59121555A (ja) | Ｃｐｕ暴走監視方式 | |
| JPH05324407A (ja) | Ｃｐｕ監視方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |