JPH0313798Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、非同期バスで結合されるデバイス間
の情報交換の異常を監視する装置に関する。

非同期バス結合方式コンピユータシステムにお
いて、非同期バスで結合されるデバイス間の情報
交換には、一般に情報交換を要求するマスタデバ
イスと情報交換を要求されるスレーブデバイスと
の間でやりとりが行なわれる。この情報交換にお
いて、タイミングプロトコルに不具合が生じると
データやアドレスなどが正規のものと異なつたり
データのすりぬけが発生し、結果としてシステム
エラーとなることがある。また、エラーが発生し
たときにどのデバイスが発生させたのか検出する
のが難しくエラー対策も取りにくいものであつ
た。

本考案の目的は、タイミングプロトコル異常を
その発生デバイスも含めて検出できるようにした
異常監視装置を得ることにある。

本考案は、非同期バス上のタイミングプロトコ
ルを制御信号の出力状態から監視しさらにマスタ
デバイスコードから異常デバイスをチエツクする
監視装置を設けたことを特徴とする。

第１図は本考案の一実施例を示すブロツク図で
ある。CPU１、メモリ２、各同辺装置３ｉ〜３
ｎ等の各デバイスが非同期バス４で結合されるコ
ンピユータシステムにおいて、各デバイスのうち
マスタとなりうるデバイスとスレーブデバイスと
の間の情報交換にバス４に乗せられる制御信号か
らタイミング・プロトコルの異常を監視する異常
監視回路５をバス４に結合する。この異常監視回
路５はバスへの結合のほかに各デバイスのうちマ
スタとなりうるデバイス（CPU１、各周辺装置
３１〜３ｎ）とはデバイスコード用バス６によつ
て結合される。マスタとなり得るデバイスは情報
交換に際して個別のデバイスコードをバス６に乗
せ、異常監視回路５がバス６を介してデバイスコ
ードを読取れるように構成しておく。

異常監視回路５は非同期バス４の優先権のタイ
ミングプロトコルの監視及び非同期バス４を占有
しているマスタデバイスとスレーブデバイスのや
りとりのタイミングプロトコルのチエツク機能を
有し、制御信号の出力タイミング及び消滅タイミ
ングに手順の誤りがあつたり１回に制約される期
間に複数回の出力があるときに異常を検出する。
そして、異常監視回路５はタイミングプロトコル
の異常検出に際してはデバイスコード用バス６上
のデバイスコードを読取つて異常発生したデバイ
スがどのマスタデバイスであるかを判読、記憶す
る。この異常発生のデバイス判読結果は異常監視
回路５自体で表示又はCPU１に割り込みで知ら
せてCPU１から出力装置側に出力させるように
する。

異常監視回路５におけるタイミングプロトコル
の異常検出側を以下に説明する。

まず、非同期バスの優先権のタイミングプロト
コルについて説明する。非同期バス４に接続され
る複数のデバイスのうちマスタデバイスとなり得
るデバイスが複数あるとき、非同期バスを使うデ
バイスは優先順位に従つて決められる。この優先
順位決定のために、各デバイスは非同期バス上に
バスの使用要求信号BRを出し、この要求信号
BRは専用のバスオービトレータ又はCPU１のそ
の一部として組込む優先順位比較決定手段に取込
まれて該手段により最高順位のデバイスにバス使
用許可信号BGを与え、この許可信号BGを受け
たデバイスが該許可信号BGを受信したことを示
す確認応答信号SACKを発生する。このようなバ
ス使用優先権決定のための制御信号のやりとりを
異常監視回路５がそのタイミングで監視し、タイ
ミングプロトコル異常を検出する。このための監
視にはバス使用要求信号BR、許可信号BG、確
認応答信号SACKが排他的に出されてしかもBR、
BG、SACKの手順になつているか否かの判別に
よつて実現される。

次に、マスタデバイスとなつたデバイスとスレ
ーブデバイスとの間のやりとりのタイミングプロ
トコルについて説明する。優先権が与えられたマ
スタデバイスは第２図に示すようにバス使用信号
BBSYをバス４上のデータバス又は専用のコント
ロールバス上に出して他のデバイスにバスマスタ
が存在することを知らせ、さらにバス使用信号
BBSYのアサートの後にマスタシンクMSYNを
発生して該信号と共にバス上のデータによつてス
レーブデバイスの特定及びその機能を指定し、次
いでスレーブデバイスが所期の機能を達成したこ
とをマスタに知せるために該スレーブデバイスが
スレーブシンクSSYNを発生する。次にマスタシ
ンクMSYNはスレーブデバイスとマスタデバイ
スとの間の情報交換終了でネゲートされ、次いで
スレーブシンクSSYNがネゲートされ、最後にバ
ス使用信号BBSYがネゲートされて次のバスマス
タに優先処理が許可される。

このようなタイミングプロトコルに対して、異
常監視回路５は各信号BBSY、MSYN、SSYN
のアサーシヨン、ネゲーシヨンのプロトコルから
マスタ、スレーブ間のやりとりの異常を監視す
る。この監視のための具体的構成は第３図に示す
もので実現される。第３図中、Ｄ型フリツプフロ
ツプ７はそのデータ入力にマスタシンクMSYN
とスレーブシンクPPYNの論理和入力をオアゲ
ート８の出力として得、クロツク入力にバス使用
信号BBSYを得る構成にしてバス使用信号BBSY
のアサーシヨン時にマスタシンクとスレーブシン
クが発生していることの異常を信号ERROR１と
してＱ出力から得る。同様にフリツプフロツプ
９，１１，１３には夫々のデータ入力にオアゲー
ト１０，１２，１４を介して信号BBSY，
SSYN、MSYNの組合せ入力を得、クロツク入
力に信号MSYN、SSYNとインバータ１５によ
るMSYNの反転信号を得て各信号のアサート及
びネゲートの異常を監視し、異常発生には信号
ERROR２，３，４として夫のＱ出力から得る。

なお、これら異常監視のための回路構成はコン
ピユータシステムの情報交換方式に応じて適宜変
更されるのは勿論である。

以上のとおり、本考案によれば、非同期バス上
のタイミングプロトコルの異常からデバイス間の
情報交換異常を監視し、異常発生時には当該デバ
イスのコード用バスから異常デバイスを抽出する
異常監視回路を設けるため、マスタデバイスが簡
単に判断できないタイミングプロトコルの異常を
容易にチエツクできるし、デバイスコード用バス
を設けて各デバイスはバス占有期間だけデバイス
コードを発生するのみで異常時のマスタデバイス
を検出できるし、このデバイスコードと異常の種
別をCPUに割り込みで容易に知らせることがで
きる。

【図面の簡単な説明】

第１図は本考案の一実施例を示すブロツク図、
第２図は本考案における異常監視を説明するため
のタイムチヤート、第３図は本考案における異常
監視回路の要部具体的回路図である。 １……CPU、２……メモリ、３……周辺装置、
４……非常期バス、５……異常監視回路、６……
デバイスコード用バス。

Claims (1)

【実用新案登録請求の範囲】
1. 非同期バスで結合されるデバイスのうちマスタ
   となつたマスタデバイスがバス使用信号を発生
   し、該信号のアサートの後にスレーブデバイスの
   特定及びその機能を指定するタイミングのマスタ
   シンク信号を発生し、次いで当該スレーブデバイ
   スが所期の機能を達成したことをマスタデバイス
   に知らせるスレーブシンク信号を発生し、次いで
   マスタデバイスがスレーブデバイスとの間の情報
   交換終了で上記マスタシンク信号をネゲートし、
   この後上記スレーブシンク信号とバス使用信号を
   順次ネゲートするプロトコルになる制御信号によ
   つて上記マスタデバイスとスレーブデバイス間で
   情報交換されるコンピユータシステムにおいて、
   上記非同期バスに乗せられる制御信号のタイミン
   グプロトコルの異常でマスタデバイスとスレーブ
   デバイス間の情報交換の異常発生を判別する異常
   発生判別手段と、情報交換時に該マスタデバイス
   から出力させるデバイスコードを異常発生時に専
   用のバスから取込んで当該デバイスを判別するデ
   バイス判別手段とを有し、上記異常発生判別手段
   は、バス使用信号のアサーシヨン時に上記マスタ
   シンク信号又はスレーブシンク信号が発生してい
   るときに第１の異常検出をし、マスタシンク信号
   のアサーシヨン時に上記バス使用信号が発生して
   いないか又はスレーブシンク信号が発生している
   ときに第２の異常検出をし、スレーブシンク信号
   のアサーシヨン時に上記バス使用信号及びマスタ
   シンク信号が発生していないときに第３の異常検
   出をし、マスタシンク信号のネゲーシヨン時に上
   記バス使用信号及びスレーブシンク信号が発生し
   ていないときに第４の異常検出をする判別回路を
   備えたことを特徴とる非同期バス結合方式コンピ
   ユータシステムの異常監視装置。