JPH01264331A - プロセツサインタフエースバス - Google Patents

プロセツサインタフエースバス

Info

Publication number
JPH01264331A
JPH01264331A JP63091505A JP9150588A JPH01264331A JP H01264331 A JPH01264331 A JP H01264331A JP 63091505 A JP63091505 A JP 63091505A JP 9150588 A JP9150588 A JP 9150588A JP H01264331 A JPH01264331 A JP H01264331A
Authority
JP
Japan
Prior art keywords
bus
slot
signal
output
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63091505A
Other languages
English (en)
Inventor
Hiroyuki Tanaka
田中 洋幸
Shigenori Watari
亘 重範
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63091505A priority Critical patent/JPH01264331A/ja
Publication of JPH01264331A publication Critical patent/JPH01264331A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プロセッサインタフェースバスに係り特にバ
スマスタとなるモジュールが複数用いられているプロセ
ッサシステムにおいて、バスを使用しているモジュール
を監視するのに好適なインタフェースバスに関する。
〔従来の技術〕
マイクロプロセッサのバスにおけるバスアービトレーシ
ョンの手法としてデイジ−チェーンを用いたアービトレ
ーション法が一般的に行なわれている。この方式を第3
図を用いて説明する。
バスアービトレーション制御バスは、バス要求線、バス
許可線、バス使用中線の3種の線よりなる。バス要求線
、バス許可線は優先レベルを分ける為複数本使用する場
合もあるが、本特許の範囲においては同じであり図では
各1本としである。
バス許可線は第3図に示す様に隣接モジュール間を接続
するデイジ−チェーン接続となっている。
マスタモジュールnがバス権を獲得する場合、マスタモ
ジュールnは、バス要求線を介してバスアービタにバス
使用要求を出す。バスアービタは他のモジュールがバス
使用中でない時このバス使用要求を受は付はバス許可信
号を出力する。バス許可信号を受けたモジュールは自モ
ジュールがバス要求を行なっていない場合下流のモジュ
ールに対し、バス許可信号を出力する。このように伝搬
されて行ったバス許可信号をバス使用要求を出力したモ
ジュールが受は取るとバス許可信号を下流に出力するこ
とはせずバス使用中信号を出力しバスの使用権を獲得し
バスを使い出す。
第4図は上記説明をタイムチャートにより記述したもの
である。ここでBRはバス使用要求。
BGnはモジュールnに入力されるバス許可信号。
BBSYはバス使用中信号を示す。
〔発明が解決しようとする課題〕
前記従来方式では、デイジ−チェーンによりバス使用権
の争奪を行なっているため、任意の時点においてバスを
使用しているマスタモジュールの特定ができない。した
がって1水力式においてはシステムの保守性、信頼性を
向上するため、バストレースを行ない障害発生時の解析
を行なう場合、または各モジュール毎に共有メモリの使
用可能範囲をプロテクトする場合にこのバスを使用して
いるモジュールが判断できないという問題があった。
本発明の目的はデイジ−チェーン方式を用いたバスアー
ビトレーションを持つバスシステムにおいて、バスを使
用しているマスタモジュールを判定できる機構を提供す
ることにある。
【課題を解決するための手段〕
上記目的は以下の手段により達成される。即ち各スロッ
トのバス許可線の入力と出力の信号をモニタし、入力が
入った後出力が出ずにバス使用中線がアクティブとなっ
た場合当該スロットがバス使用権を得たと判断できるこ
とから、各スロット毎に上記判断が可能な信号を導出す
る回路を設け、その出力信号を各スロット固有で識別可
能な信号としてバス監視モジュールに伝達する回路及び
配線を設けることにより達成される。
〔作用〕
第1図を用いて動作を説明する。
バス獲得検出回路4はバスマスタモジュール用スロット
2のバス許可線をモニタし、バス許可伝搬状態またはバ
ス獲得状態を示すバス獲得信号をエンコーダ5に出力す
るエンコーダ5は各スロット毎に異なる値を出力するよ
うに構成されており、バス使用状態モニタラインに、バ
スを獲得したスロットのエンコーダから、当該スロット
に相当するコードを出力する。このバス使用状態モニタ
ラインはバス監視モジュール用スロットの特定のピンに
接続され、このスロットに実装されたバス監視モジュー
ルにおいて、バス権を得たマスタモジュールのスロット
を判断することが可能となる。
〔実施例〕
以下本発明の一実施例を第2図を用いて説明する。第2
図においてバス許可線、バス要求線、バス使用中線、バ
ス使用状態モニタ線の各信号は全て負論理である。バス
検出回路4は各バスマスタのバス許可入力と出力の信号
を用い入力が負、出力が正の時にバス獲得信号を出力す
る。エンコーダは3つのオーブンコレクタ出力のインバ
ータと6本のバス使用状態モニタ線により構成される。
インバータの出力は6本のバス使用状態モニタ線のうち
の3本を各スロット毎に異なる組合せとなるように選択
して接続される。この組合せは5Ca=20通りあるた
め20スロツトのバスマスタモジュールを区別すること
が可能である。
第2図の動作を第4図のタイミングチャートを用いて説
明する。第4図はnスロットのバスマスターがバス要求
信号を出力し、それに呼応してバスアービタがバス許可
信号を出力した場合を示す。
バス許可線でスロットn−1とnの間の線をBGnとし
、スロットnから出力されるバス使用状態モニタ線の状
態をSnとすると第5図に示すようにバス許可信号が各
スロットを伝搬していくに従いバス使用モニタ線の状態
もso、 Sl、・・・S n−12Snと変化して行
きSnで変化は止まりその後バス使用中信号がスロット
nから出力される。従ってバス監視モジュールはバス使
用状態モニタ線の入力信号をバス使用中信号の前縁でラ
ッチすることにより、バス使用中信号がどのスロットか
ら出たものであるかを判定することが可能となる。
本実施例の変形として、バス検出回路内にバス使用中信
号によるラッチまたはゲート回路を入れて真にバスを獲
得したスロットの回路のみがバス獲得信号を出す方法が
ある。またエンコード方式も様々な方法が考えられる。
しかし本実施例によればバス許可信号が伝搬していく過
程もバスモニタにより監視でき、途中で障害により伝搬
しなくなったためのバスのデッドロック状態が生じた時
その発生スロットを発見できるという効果がある。
またこの実施例のエンコーダは、回路としては全スロッ
ト同一回路であること及び、誤動作により複数のスロッ
トからバス獲得信号が出た場合にそれを認識できること
の効果がある。
〔発明の効果〕
本発明によればバスを使用しているマスターモジュール
を判定できるためバストレース機能においてバス使用マ
スタが判定でき障害解析が容易になるという効果がある
。また各マスタモジュール毎にメモリ保護を行なうこと
が可能となりシステムの信頼性を向上できるという効果
がある。
【図面の簡単な説明】
第1図は本発明の特徴を示すブロック図、第2図は本発
明の一実施例を示す図、第3図はデイジ−チェーン方式
によるバスアービトレーションの説明図、第4図はタイ
ミングチャートを示す図である。 1・・・バス監視モジュール、2・・・バスマスタモジ
ュール、3・・・インタフェースバス、4・・・バス獲
得検出回路、5・・・コード化回路、6・・・バス使用
状態モニタライン。 第1図 第2図

Claims (1)

    【特許請求の範囲】
  1. 1、各リクエスタからのバス使用要求をバスアービタに
    伝えるバス要求線、バスアービタから出力し各リクエス
    タ間をデイジーチェーンによつて伝達されるバス許可線
    、要求を出したリクエスタがこの許可を受けてバスを使
    用していることを示すバス使用中線の3種の制御線によ
    りバスアービトレーシヨンを行なう機能を有するプロセ
    ッサインタフェースバスにおいて、各モジュールをバス
    に接続するスロット毎に、前記バス許可線の入力と出力
    の信号をモニタし当該スロットの入力がアクティブ、出
    力がインアクティブな状態(バス許可伝搬状態)または
    その状態をバス使用中線の前縁でとらえた状態(バス獲
    得状態)を各スロット固有で識別可能な信号としてバス
    上の特定のスロットに設けられたバス監視モジュール用
    スロットに伝達する機構をそなえ前記バス監視モジュー
    ル用スロットに実装されたバス監視モジュールにおいて
    バス使用中信号が出力されたスロットを判定可能とした
    ことを特徴とするプロセッサインタフェースバス。
JP63091505A 1988-04-15 1988-04-15 プロセツサインタフエースバス Pending JPH01264331A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63091505A JPH01264331A (ja) 1988-04-15 1988-04-15 プロセツサインタフエースバス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63091505A JPH01264331A (ja) 1988-04-15 1988-04-15 プロセツサインタフエースバス

Publications (1)

Publication Number Publication Date
JPH01264331A true JPH01264331A (ja) 1989-10-20

Family

ID=14028269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63091505A Pending JPH01264331A (ja) 1988-04-15 1988-04-15 プロセツサインタフエースバス

Country Status (1)

Country Link
JP (1) JPH01264331A (ja)

Similar Documents

Publication Publication Date Title
CA1231178A (en) Access-arbitration scheme
EP0780774B1 (en) Logical address bus architecture for multiple processor systems
US20060106578A1 (en) Machine management device, communication line diagnosis device and machine management method
US5978938A (en) Fault isolation feature for an I/O or system bus
JPH01264331A (ja) プロセツサインタフエースバス
US5734845A (en) Bus arbiter provided in a multi-processor system
JPH0313798Y2 (ja)
KR0137126B1 (ko) 프로세서간 통신시의 통신장애 검출방법
KR0128136Y1 (ko) 병렬 버스 시스템에서의 주소와 엑세스 무응답을 이용한 보드이상 감지회로
JPH07334433A (ja) バス制御装置
JP2592525B2 (ja) 共通バスシステムの異常検出回路
CN115453315A (zh) 一种信号传输线路的故障检测电路、方法及芯片
JPS624746B2 (ja)
JPH03288957A (ja) スプリット転送バスにおける評価パラメータ測定方式
JPS6128146B2 (ja)
JPH03132846A (ja) バス競合検出回路
JPH0248736A (ja) 情報処理システム
JP2513399B2 (ja) 調停回路障害検出方式
JP3918276B2 (ja) インプットキャプチャ回路の故障検出方法
RU1785087C (ru) Резервированна система
KR970002399B1 (ko) 안정적인 버스 중재정보 구동을 위한 상태 할당방법(State assignment for stable drive of bus arbirtation information)
JPH04308955A (ja) マルチプロセッサ装置
JPH0124397B2 (ja)
KR930020895A (ko) 패킷 처리장치 중재기
JPS5842491B2 (ja) マルチプロセッサシステムに於ける故障認識方式