KR0137126B1 - 프로세서간 통신시의 통신장애 검출방법 - Google Patents

프로세서간 통신시의 통신장애 검출방법

Info

Publication number
KR0137126B1
KR0137126B1 KR1019920027491A KR920027491A KR0137126B1 KR 0137126 B1 KR0137126 B1 KR 0137126B1 KR 1019920027491 A KR1019920027491 A KR 1019920027491A KR 920027491 A KR920027491 A KR 920027491A KR 0137126 B1 KR0137126 B1 KR 0137126B1
Authority
KR
South Korea
Prior art keywords
transmission
flag
occupancy
channel
communication
Prior art date
Application number
KR1019920027491A
Other languages
English (en)
Other versions
KR940017389A (ko
Inventor
이현철
Original Assignee
정장호
Lg정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, Lg정보통신 주식회사 filed Critical 정장호
Priority to KR1019920027491A priority Critical patent/KR0137126B1/ko
Publication of KR940017389A publication Critical patent/KR940017389A/ko
Application granted granted Critical
Publication of KR0137126B1 publication Critical patent/KR0137126B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)

Abstract

본 발명은 IPC통신 기능의 이상 감지에 관한 것으로 복수 프로세서가 공유하는 통신 채널상에 시작과 종료 플레그로 데이타가 전송되는 점에 착안하여 전송시간내에 시작과 종료 플레그를 감지함으로써 한 데이타 스트림의 완전성을 검사하여 전송채널의 불완전한 스트림을 감지하는 프로세서간 통신시의 통신장애 검출방법에 관한 것이다.

Description

프로세서간 통신의 통신장애 검출방법
제1도는 본 발명을 설명하기 위한 기능 구성도.
제2도는 제1도에서 통신시 동작 타이밍도.
제3도(a) 내지 (e)는 본 발명에 의한 통신장애 검출방법을 설명하기 위한 흐름도.
*도면의 주요부분에 대한 부호의 설명*
1:직렬입출력부2:플레그 감지부3:송수신 제어부
4:버스 중재부
본 발명은 IPC(Inter Processor Communication)통신 기능의 이상 감지에 관한 것으로 복수 프로세서가 공유하는 통신채널상에, 시작과 종료에 대한 플래그(flag)데이타가 전송되는 점에 착안하여 전송시간내에 시작과 종료에 대한 플레그 데이타(flag)를 감지함으로써 한 데이타 스트림(Data stream)의 완전성을 감지하여 전송채널의 불완전한 데이타 스트림(stream)을 판단하는 프로세서간 통신시의 통신장애 검출방법에 관한 것이다.
종래에는 통신(전송)채널 이상상태를 감지하기 위하여 한 프로세서가 점유하는 전송채널의 점유 최대시간을 정하고 이를 수행하는 타이머 수단과 전송채널의 송수신 클럭의 이상을 검출하는 클럭감시 수단으로 구성된다. 한 데이타 스트림이 전송되기 시작하면 시작 순간 프로세서의 전송채널 점유시간 감시로 수직이 작동하고 시간내에 전송이 종료되면 송신종료신호에 의해 전송채널 점유시간 감시로직은 리세트된다. 만약 정해진 시간 이상을 점유하고 있는 경우, 즉 송신종료 신호가 시간내에 출력되지 않는 프로세서의 기능의 최대치 이상을 초과하는 메시지 전송시 전송채널 점유시간 감시로직은 감시부에 과다 점유발생을 알리는 신호를 전달한다. 클럭감시부는 정해진 시간내에 송수신 클럭의 상승에지(edge)나 하강에지(edge)가 발생치 않으면 클럭이 이상상태라고 판단하여 감시부에 이를 통보한다.
이상 설명한 바와 같이 종래에는 최대 전송시간 내의 점유만 이루어진다면 그 전송된 데이타 스트림이 어떠한 형태이거나 문제시 하지 않으며 송신측에서 여타의 이유로 송신을 중도에서 중단해도 이를 감지하지 못한다. 이러한 동작은 수신단에서 불완전하게 수신된 메시지로 처리되거나 전송채널의 이상상태로 감지되기도 한다. 따라서 송신 측인지 전송채널상의 문제인지를 판별할 수 없어 유지보수의 어려움이 있다.
본 발명은 이와 같은 문제점을 감안하여 안출한 것으로, 전송채널상의 시작과 종료에 대한 플레그 데이타를 이용하여 데이타 스트림의 완결성을 검사함으로서 원인을 알 수 없는 이상메세지의 수신과 전송채널의 중계가능여부를 확인하며, 전송채널의 유지보수기능을 완벽하게 구현하도록 한 프로세서간 통신시의 통신장애 검출방법을 제공함에 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은 복수 프로세서간의 직렬통신에 있어서, 전송채널 점유시 전송될 데이타 스트림(Data stream)의 전송시작을 표시하는 플레그를 감지하는 제1단계와, 상기 제1단계 수행후 시작플레그를 감지하면 주어진 점유시간 동안 점유된 전송채널로 전송하고져 하는 데이타가 정확하게 전송되는가를 감지하는 제2단계와, 상기 제2단계 수행후 전송채널의 점유종료직전에 데이타 전송의 종료를 표시하는 종료플레그가 감지되는지의 여부를 판단하는 제3단계와, 상기 제3단계 수행후 전송채널의 점유종료직전에 종료플레그가 감지되면 정확한 데이타 스트림의 전송으로 판단하는 제4단계 및 상기 제3단계 수행후 전송채널의 점유종료직전에 종료플래그가 감지되지 않으면 전송에 에러가 발생한 것으로 판단하는 제5단계를 포함하는 것을 특징으로 하는 프로세서간 통신시의 통신장애 검출방법을 제공한다.
이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
제1도는 본 발명을 설명하기 위한 기능구성도이다. 도면에서 알 수 있는 바와같이, 전송채널의 데이타 경로와 연결되는 플레그 감지부(2)와, 이 플레그 감지부(2)로부터 감지결과 신호를 공급받는 채널점유 버스 중재부(4)와, 데이타 신호를 송수신하는 직렬입출력부(1)와, 송수신제어부(3)의 전송점유요구 신호를 공급받아 분석처리한 후 전송점유허가신호를 출력하는 버스중재부(4) 및, 전송채널점유신호가 니게이트(negate)될때 일정시간 이전에 종료 플레그(flag)데이타의 존재여부를 감지하는 타이머 수단으로 구성된다.
제2도는 제1도에서 채널을 점유하여 통신할시 동작타이밍도로서 송수신 제어부(3)로부터의 전송채널점유 요구신호, 버스 중재부(4)로부터의 전송채널 점유허가 신호, 직렬입출력부(1)로부터 전송채널을 점유하여 송신되는 데이타 스트림내의 플레그 신호, 플레그 감지부(2)에 의해 송신되는 데이타 스트림내의 검출된 플레그 신호 및 플레그 신호가 검출된후 소정시간 동안 만큼만 신호를 유지시켜 주는 플레그 검출 리세트시간의 타이밍이다.
제3도(a) 내지 (e)는 본 발명에 의한 통신장애 검출방법을 설명하기 위한 흐름도이다.
송수신 제어부(3)로부터 버스중재부(4)측으로 전송채널 점유 요구신호가 인가되는 상태에서 버스중재부(4)로부터 송수신제어부(3)측으로 전송채널점유허가신호가 인가되는 가의 여부를 판단하여(스텝 2) 전송채널 점유 허가 신호가 인가(assert)되면 CPU나 직접 메모리 엑세스(DMA)는 전송채널로의 데이타전송을 개시하게 되고(스텝 3) 전송채널점유허가 신호의 인가가 없으면 연속적으로 전송채널점유허가 신호의 인가를 대기한다(스텝 4). 버스 중재부(4)로부터 송수신 제어부(3)측으로 전송채널점유허가 신호가 인가되는 상태에서(스텝 11) 버스중재부(4)는 전송채널점유요구신호가 입력되는 여부를 감지하여(스텝 12) 전송채널점유요구신호의 인가가 없으면 점유중인 채널로 데이타를 전송하고(스텝 14) 전송채널 점유 요구신호가 인가되면 요구한 채널을 점유하여 데이타를 전송한다(스텝 14). 전송채널점유요구신호가 니게이트되는 상태에서 전송채절점유허가 신호의 입력여부를 감지하여(스텝 22) 채널점유허가에 대한 신호가 인가되지 않으면 프로세서간 통신을 종료하고(스텝 24) 채널점유허가 신호가 인가되면 허가된 채널을 점유하여 데이타를 전송한다(스텝 23). 전송채널점유허가 신호가 니게이트되는 상태에서 채널점유요구신호가 인가되는가의 여부를 감지하여(스텝 32) 점유요구 신호가 인가되지 않으면 점유중인 채널로 데이타 전송을 하고(스텝 36) 점유요구 신호가 인가되면 플레그 검출이 설정되었는지의 여부를 감지한다(스텝 33). 플레그 검출이 설정되었으면 전송되는 데이타에 플레그가 있는지의 여부를 검출하여(스텝 34) 플레그가 검출되면 전송채널점유허가 신호를 니게이트하고 종료 플레그 검출을 대기한다(스텝 35). 플레그가 검출되는 상태에서(스텝 41) 전송채널점유요구 신호의 인가여부를 검출하여(스텝 42) 점유요구 신호가 있으면 이에 대한 전송채널점유 허가 신호가 인가되는지의 여부를 검출한다(스텝 43). 점유허가 신호의 인가를 검출하면 개시 플레그가 있음을 설정한 후 종료 플레그 검출을 설정한다. 상기 스텝 43 실행후 점유허가 신호의 인가를 검출하지 못하면 점유중인 채널로서 데이타를 전송한다(스텝 49). 상기 스텝 42 실행후 점유요구신호가 인가되지 않으면 종료 플레그인가를 설정한후(스텝 46) 전송채널 점유허가 신호가 인가되는 가의 여부를 판단하여(스텝 47) 점유허가 신호가 인가되면 플레그 검출을 설정하고, 점유허가 신호가 인가되지 않으면 전송시작 플레그가 공급되었으므로 송수신 제어부(3)를 리세트시킨 후(스텝 48) 점유된 채널로서 데이타를 전송한다(스텝 49).
이와 같이 직렬입력부(1)는 먼저 통신시작 플레그로서 데이타 전송을 시작하면 이 플레그는 점유된 전송채널과 연결된 플레그 감지부(2)에 인가되어 특정 프로세서로부터의 전송개시 플레그임을 인식한다. 데이타의 전송이 완료되어 마지막 종료 플레그가 송신되면 플레그 감지부(2)는 이를 감지한다. 따라서 전송채널 점유허가 신호는 니게이트되어 한 프로세서의 전송동작은 종료된다. 통신시작 플레그는 전송채널점유요구 신호와 허가 신호가 모두 유효할 경우로 간주되며 종료시에는 점유허가에 대한 신호가 니게이트되었을 시 바로 이전에 전송되는 종료 플레그로서 통신종료 여부를 확인한다. 만약 통신시작 플레그가 전송되지 않은 상태에서 종료 플레그가 발생하거나, 통신시작 플레그는 있는데 종료 플레그가 점유허가에 대한 신호가 니게이트되기 직전에 발생하지 않으면 프로세서 통신간 완전한 데이타 스트림으로 간주하지 않고 이상 스트림(stream)의 발생으로 판단한다.
이상에서 설명한 바와 같이, 본 발명은 전송채널상의 동작/종료 플레그(flag)를 포함한 데이타 스트림의 완결성을 검사함으로써 원인을 알 수 없는 이상 메시지의 수신등의 상태에 대한 원인을 제공할 수 있을 뿐만 아니라 전송채널이 중재 기능의 이상여부도 확인할 수 있어 전송채널의 유지 보수 기능을 보다 완벽히 구현할 수 있다.

Claims (1)

  1. 복수 프로세서간의 직렬통신에 있어서,
    전송채널 점유시 전송될 데이타 스트림(Data stream)의 전송시작을 표시하는 플레그를 감지하는 제1단계와, 상기 제1단계 수행후 시작플레그를 감지하면 주어진 점유시간 동안 점유된 전송채널로 전송하고져 하는 데이타가 정확하게 전송되는가를 감지하는 제2단계와, 상기 제2단계 수행후 전송채널의 점유종료직전에 데이타 전송의 종료를 표시하는 종료플레그가 감지되는지의 여부를 판단하는 제3단계와, 상기 제3단계 수행후 전송채널의 점유종료직전에 종료플레그가 감지되면 정확한 데이타 스트림(Data stream)의 전송으로 판단하는 제4단계 및, 상기 제3단계 수행후 전송채널의 점유종료직전에 종료 플레그가 감지되지 않으면 전송에 에러가 발생한 것으로 판단하는 제5단계를 포함하는 것을 특징으로 하는 프로세서간 통신시의 통신장애 검출방법.
KR1019920027491A 1992-12-31 1992-12-31 프로세서간 통신시의 통신장애 검출방법 KR0137126B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920027491A KR0137126B1 (ko) 1992-12-31 1992-12-31 프로세서간 통신시의 통신장애 검출방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920027491A KR0137126B1 (ko) 1992-12-31 1992-12-31 프로세서간 통신시의 통신장애 검출방법

Publications (2)

Publication Number Publication Date
KR940017389A KR940017389A (ko) 1994-07-26
KR0137126B1 true KR0137126B1 (ko) 1998-06-01

Family

ID=19348677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920027491A KR0137126B1 (ko) 1992-12-31 1992-12-31 프로세서간 통신시의 통신장애 검출방법

Country Status (1)

Country Link
KR (1) KR0137126B1 (ko)

Also Published As

Publication number Publication date
KR940017389A (ko) 1994-07-26

Similar Documents

Publication Publication Date Title
US4342995A (en) Data network employing a single transmission bus for overlapping data transmission and acknowledgment signals
US4380052A (en) Single transmission bus data network employing a daisy-chained bus data assignment control line which can bypass non-operating stations
US4408300A (en) Single transmission bus data network employing an expandable daisy-chained bus assignment control line
KR0167726B1 (ko) 버스의 우선권 선택장치
US5500945A (en) Apparatus and method for controlling a system bus of a multiprocessor system
US5293384A (en) Microprocessor bus interface protocol analyzer
KR0137126B1 (ko) 프로세서간 통신시의 통신장애 검출방법
KR0128136Y1 (ko) 병렬 버스 시스템에서의 주소와 엑세스 무응답을 이용한 보드이상 감지회로
JPH01264331A (ja) プロセツサインタフエースバス
JPS6339069A (ja) デイジタル入出力制御装置の定周期割込み通知方法
JPH06187256A (ja) バストレース機構
JPH07219812A (ja) 異常監視方式
JP2599971B2 (ja) 通信プロセッサのバス異常検出処理方式
JPS6343560Y2 (ko)
JPS6128146B2 (ko)
JPS607307B2 (ja) バス制御方式
KR930007469B1 (ko) 프로세서 정합 운용시 장애진단 및 복구방법
JPS624746B2 (ko)
JPH06231009A (ja) 監視装置
JPH0313798Y2 (ko)
KR930020895A (ko) 패킷 처리장치 중재기
JP2788866B2 (ja) Upcパラメータ設定機能を有するatm加入者回線収容装置
JPS62162155A (ja) 情報処理システム
JPH1031656A (ja) マルチプロセッサシステムのバス調停方式
JPH07230432A (ja) 計算装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041227

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee