JPH0124397B2 - - Google Patents
Info
- Publication number
- JPH0124397B2 JPH0124397B2 JP8927281A JP8927281A JPH0124397B2 JP H0124397 B2 JPH0124397 B2 JP H0124397B2 JP 8927281 A JP8927281 A JP 8927281A JP 8927281 A JP8927281 A JP 8927281A JP H0124397 B2 JPH0124397 B2 JP H0124397B2
- Authority
- JP
- Japan
- Prior art keywords
- monitor
- terminal
- monitoring
- transmission
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005856 abnormality Effects 0.000 claims description 36
- 230000005540 biological transmission Effects 0.000 claims description 33
- 238000012544 monitoring process Methods 0.000 claims description 26
- 238000001514 detection method Methods 0.000 claims description 16
- 230000002401 inhibitory effect Effects 0.000 claims 2
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Selective Calling Equipment (AREA)
Description
【発明の詳細な説明】
この発明は、モニタシステムの異常判定装置に
関し、特にたとえば信号機などのような複数の端
末機の動作状態を遠隔的にモニタして監視するよ
うなモニタシステムの異常判定装置に関する。
関し、特にたとえば信号機などのような複数の端
末機の動作状態を遠隔的にモニタして監視するよ
うなモニタシステムの異常判定装置に関する。
従来、交通整理のための信号機などのような複
数の端末機の動作状態を遠隔的にモニタするよう
なモニタシステムにおいては、端末機の動作を制
御するためのCPUが設けられた本体側とは別に
モニタ側にも端末機の動作状態を監視するための
CPUが設けられていた。すなわち、モニタ側の
CPUは本体側のCPUとデータをやり取りして端
末機の動作状態を判断し、モニタすべきデータを
モニタに与えていた。このように、従来のモニタ
システムでは本体側とモニタ側との両方にCPU
を設けているため、高価になつてしまうという欠
点があつた。また、本体側のCPUは本来行なう
べき端末機の制御以外に、モニタ側のCPUとデ
ータのやり取りをしなければならず、相当の負荷
を取られてしまうという欠点があつた。上述のよ
うな欠点を解消するため、本体側のCPUにモニ
タ側のCPUの動作状態判定機能を持たせ、モニ
タ側のCPUを省略することが考えられる。しか
し、この場合本体側のCPUに異常をきたしても
モニタ側ではその異常を検知できない。そのた
め、モニタ側では本体側から伝送される情報に信
頼性がもてないという問題に遭遇する。
数の端末機の動作状態を遠隔的にモニタするよう
なモニタシステムにおいては、端末機の動作を制
御するためのCPUが設けられた本体側とは別に
モニタ側にも端末機の動作状態を監視するための
CPUが設けられていた。すなわち、モニタ側の
CPUは本体側のCPUとデータをやり取りして端
末機の動作状態を判断し、モニタすべきデータを
モニタに与えていた。このように、従来のモニタ
システムでは本体側とモニタ側との両方にCPU
を設けているため、高価になつてしまうという欠
点があつた。また、本体側のCPUは本来行なう
べき端末機の制御以外に、モニタ側のCPUとデ
ータのやり取りをしなければならず、相当の負荷
を取られてしまうという欠点があつた。上述のよ
うな欠点を解消するため、本体側のCPUにモニ
タ側のCPUの動作状態判定機能を持たせ、モニ
タ側のCPUを省略することが考えられる。しか
し、この場合本体側のCPUに異常をきたしても
モニタ側ではその異常を検知できない。そのた
め、モニタ側では本体側から伝送される情報に信
頼性がもてないという問題に遭遇する。
それゆえに、この発明の主たる目的は、上述の
ような欠点ないし問題を解消し、簡単かつ安価に
モニタシステムを構成でき、しかもモニタに伝送
される情報の信頼性を向上させ得るモニタシステ
ムの異常判定装置を提供することである。
ような欠点ないし問題を解消し、簡単かつ安価に
モニタシステムを構成でき、しかもモニタに伝送
される情報の信頼性を向上させ得るモニタシステ
ムの異常判定装置を提供することである。
この発明は、要約すれば、端末制御監視手段側
から一方的に端末監視データとクロツクパルスと
をモニタ手段側に伝送し、端末制御監視手段側で
は端末制御監視手段に異常が発生したとき前記ク
ロツクパルスの伝送を禁止し、モニタ側では前記
クロツクパルスを受信しないことに応じて端末監
視データのモニタを禁止するようにしたものであ
る。
から一方的に端末監視データとクロツクパルスと
をモニタ手段側に伝送し、端末制御監視手段側で
は端末制御監視手段に異常が発生したとき前記ク
ロツクパルスの伝送を禁止し、モニタ側では前記
クロツクパルスを受信しないことに応じて端末監
視データのモニタを禁止するようにしたものであ
る。
以下、図面に示す実施例とともにこの発明をよ
り具体的に説明する。
り具体的に説明する。
第１図はこの発明の一実施例を示す概略ブロツ
ク図である。構成において、CPU１は双方向デ
ータバスを介してメモリ２と、複数の端末機３，
…３と接続される。このCPU１は端末機３の動
作を制御するとともに、端末機３の異常を検出す
る。この検出はたとえばソフト的な処理によつて
行なわれる。CPU１によつて検出された端末機
の異常は端末異常データｂとして送信制御回路４
に与えられる。この送信制御回路４は与えられた
端末異常データを受信制御回路５に伝送する。ま
た、送信制御回路４はデータを伝送するごとにレ
デイ信号ｃをCPU１に与える。受信制御回路５
によつて受信された端末異常データはモニタ表示
装置６に与えられ、表示される。
ク図である。構成において、CPU１は双方向デ
ータバスを介してメモリ２と、複数の端末機３，
…３と接続される。このCPU１は端末機３の動
作を制御するとともに、端末機３の異常を検出す
る。この検出はたとえばソフト的な処理によつて
行なわれる。CPU１によつて検出された端末機
の異常は端末異常データｂとして送信制御回路４
に与えられる。この送信制御回路４は与えられた
端末異常データを受信制御回路５に伝送する。ま
た、送信制御回路４はデータを伝送するごとにレ
デイ信号ｃをCPU１に与える。受信制御回路５
によつて受信された端末異常データはモニタ表示
装置６に与えられ、表示される。
一方、電源７はCPU１に電力を供給する。ま
た、電源７はその出力を電源異常検出信号ｆとし
て送信制御回路４に与える。また、CPU１は一
定期間ごとに異常検出手段の一例のウオツチドツ
グタイマ８に信号を与える。このウオツチドツグ
タイマ８はCPU１からの信号に応じてリセツト
されかつ前記一定期間内にはタイムアツプしない
ように設定されたタイマであり、CPU１の異常
を判定するためのものである。このウオツチドツ
グタイマ８のタイムアツプ出力はCPU異常検出
信号ｅとして送信制御回路４に与えられる。
た、電源７はその出力を電源異常検出信号ｆとし
て送信制御回路４に与える。また、CPU１は一
定期間ごとに異常検出手段の一例のウオツチドツ
グタイマ８に信号を与える。このウオツチドツグ
タイマ８はCPU１からの信号に応じてリセツト
されかつ前記一定期間内にはタイムアツプしない
ように設定されたタイマであり、CPU１の異常
を判定するためのものである。このウオツチドツ
グタイマ８のタイムアツプ出力はCPU異常検出
信号ｅとして送信制御回路４に与えられる。
第２図は第１図における送信制御回路４の詳細
を示すブロツク図である。構成において、前記
CPU１からの端末異常データｂは送信バツフア
４１に与える。また、この送信バツフア４１に
は、クロツク発生器４２からクロツクパルスａが
与えられ、その動作が制御されている。この送信
バツフア４１は並列ビツトの端末異常データｂを
直列ビツトのデータに変換するためのものであ
り、その出力はラインドライバ４３に与えられ
る。また、送信バツフア４１は１回の送信が終了
すると、前記レデイ信号ｃを導出する。ラインド
ライバ４３は送信バツフア４１から与えられた信
号を伝送データｄとしてモニタ側に伝送する。
を示すブロツク図である。構成において、前記
CPU１からの端末異常データｂは送信バツフア
４１に与える。また、この送信バツフア４１に
は、クロツク発生器４２からクロツクパルスａが
与えられ、その動作が制御されている。この送信
バツフア４１は並列ビツトの端末異常データｂを
直列ビツトのデータに変換するためのものであ
り、その出力はラインドライバ４３に与えられ
る。また、送信バツフア４１は１回の送信が終了
すると、前記レデイ信号ｃを導出する。ラインド
ライバ４３は送信バツフア４１から与えられた信
号を伝送データｄとしてモニタ側に伝送する。
一方、前記クロツク発生器４２からのクロツク
パルスａはANDゲート４４の第１入力に与えら
れる。このANDゲート４４の第２入力には、前
記ウオツチドツグタイマ８からのCPU異常検出
信号ｅが反転して与えられる。また、ANDゲー
ト４４の第３入力には、前記電源７からの電源異
常検出信号ｆが与えられる。このANDゲート４
４の出力はラインドライバ４５に与えられる。ラ
インドライバ４５はANDゲート４４から与えら
れたクロツクパルスを伝送クロツクｇとしてモニ
タ側に伝送する。
パルスａはANDゲート４４の第１入力に与えら
れる。このANDゲート４４の第２入力には、前
記ウオツチドツグタイマ８からのCPU異常検出
信号ｅが反転して与えられる。また、ANDゲー
ト４４の第３入力には、前記電源７からの電源異
常検出信号ｆが与えられる。このANDゲート４
４の出力はラインドライバ４５に与えられる。ラ
インドライバ４５はANDゲート４４から与えら
れたクロツクパルスを伝送クロツクｇとしてモニ
タ側に伝送する。
第３図は第１図における受信制御回路５の詳細
を示すブロツク図である。前記ラインドライバ４
３からの伝送データｄは受信回路５１に与えられ
る。この受信回路５１の出力は受信バツフア５２
に与えられる。この受信バツフア５２は伝送され
てきたデータの動作速度をモニタ表示装置６の処
理速度マツチングさせるためのものである。この
受信バツフア５２の出力はANDゲート５３の一
方入力に与えられる。一方、前記ラインドライバ
４５から伝送される伝送クロツクｇは受信回路５
４に与えられる。この受信回路５４の出力は動作
制御信号として受信バツフア５２に与えられると
ともに、積分回路５５に与えられる。なお、受信
バツフア５２の動作制御方式としては、伝送クロ
ツクｇを用いる方式（同期方式）と受信側の固有
のクロツクパルスを用いる方式（非同期方式）と
があるが、いずれの方式であつてもよい。積分回
路５５の出力はインバータ５６に与えられる。こ
のインバータ５６の出力はCPU、電源異常検出
信号ｈとしてモニタ表示装置６に与えられる。ま
た、インバータ５６の出力は前記ANDゲート５
３の他方入力に反転して与えられる。このAND
ゲート５３の出力はモニタデータｉとしてモニタ
表示装置６に与えられる。
を示すブロツク図である。前記ラインドライバ４
３からの伝送データｄは受信回路５１に与えられ
る。この受信回路５１の出力は受信バツフア５２
に与えられる。この受信バツフア５２は伝送され
てきたデータの動作速度をモニタ表示装置６の処
理速度マツチングさせるためのものである。この
受信バツフア５２の出力はANDゲート５３の一
方入力に与えられる。一方、前記ラインドライバ
４５から伝送される伝送クロツクｇは受信回路５
４に与えられる。この受信回路５４の出力は動作
制御信号として受信バツフア５２に与えられると
ともに、積分回路５５に与えられる。なお、受信
バツフア５２の動作制御方式としては、伝送クロ
ツクｇを用いる方式（同期方式）と受信側の固有
のクロツクパルスを用いる方式（非同期方式）と
があるが、いずれの方式であつてもよい。積分回
路５５の出力はインバータ５６に与えられる。こ
のインバータ５６の出力はCPU、電源異常検出
信号ｈとしてモニタ表示装置６に与えられる。ま
た、インバータ５６の出力は前記ANDゲート５
３の他方入力に反転して与えられる。このAND
ゲート５３の出力はモニタデータｉとしてモニタ
表示装置６に与えられる。
第４図の各波形は第１図ないし第３図の実施例
の動作を説明するための各部のタイムチヤートで
ある。なお、この第４図のタイムチヤートは伝送
による遅延を考慮に入れていない。以下、この第
４図のタイムチヤートを参照して第１図ないし第
３図の実施例の動作について説明する。
の動作を説明するための各部のタイムチヤートで
ある。なお、この第４図のタイムチヤートは伝送
による遅延を考慮に入れていない。以下、この第
４図のタイムチヤートを参照して第１図ないし第
３図の実施例の動作について説明する。
まず、第４図に示すように、クロツク発生器４
２からクロツクパルスａが出力されているとす
る。そして、時間ｔ１からｔ２の間端末異常デー
タｂが発生した場合を想定する。この場合、送信
バツフア４１は時間ｔ２からｔ４の間レデイ信号
ｃをローレベルにするとともに、伝送データｄを
モニタ側に伝送する。ここで、CPU１に異常が
発生し、時間ｔ３からｔ５の間CPU異常検出信
号ｅがウオツチドツグタイマ８から導出されたと
する。応じて、ANDゲート４４はこの時間ｔ３
からｔ５の間閉じられ、その出力かつしたがつて
伝送クロツクｇは時間ｔ３からｔ５の間クロツク
パルスが導出されないものとなる。したがつて、
受信回路５４を介して伝送クロツクｇが与えられ
る積分回路５５の出力は時間ｔ３からｔ５の間ロ
ーレベルとなつてしまう。応じて、インバータ５
６の出力すなわちCPU、電源異常検出信号ｈは
時間ｔ３からｔ５の間ハイレベルとなる。この
CPU、電源異常検出信号ｈは反転されてANDゲ
ート５３に与えられるため、ANDゲート５３は
この時間ｔ３からｔ５の間閉じられる。したがつ
て、モニタデータｉは時間ｔ２からｔ３の間だけ
出力され、時間ｔ３からｔ４の間は出力されな
い。
２からクロツクパルスａが出力されているとす
る。そして、時間ｔ１からｔ２の間端末異常デー
タｂが発生した場合を想定する。この場合、送信
バツフア４１は時間ｔ２からｔ４の間レデイ信号
ｃをローレベルにするとともに、伝送データｄを
モニタ側に伝送する。ここで、CPU１に異常が
発生し、時間ｔ３からｔ５の間CPU異常検出信
号ｅがウオツチドツグタイマ８から導出されたと
する。応じて、ANDゲート４４はこの時間ｔ３
からｔ５の間閉じられ、その出力かつしたがつて
伝送クロツクｇは時間ｔ３からｔ５の間クロツク
パルスが導出されないものとなる。したがつて、
受信回路５４を介して伝送クロツクｇが与えられ
る積分回路５５の出力は時間ｔ３からｔ５の間ロ
ーレベルとなつてしまう。応じて、インバータ５
６の出力すなわちCPU、電源異常検出信号ｈは
時間ｔ３からｔ５の間ハイレベルとなる。この
CPU、電源異常検出信号ｈは反転されてANDゲ
ート５３に与えられるため、ANDゲート５３は
この時間ｔ３からｔ５の間閉じられる。したがつ
て、モニタデータｉは時間ｔ２からｔ３の間だけ
出力され、時間ｔ３からｔ４の間は出力されな
い。
次に、電源７に異常が発生し、電源異常検出信
号ｆが時間ｔ７からｔ９の間ローレベルになつた
場合を説明する。この場合、伝送クロツクｇは時
間ｔ７からｔ９の間導出されない状態となる。し
たがつて、上述と同様にCPU、電源異常検出信
号ｈは時間ｔ７からｔ９の間ハイレベルとなる。
そのため、時間ｔ８からｔ１０の間伝送データｄ
が伝送されているにもかかわらず、モニタデータ
ｉは時間ｔ９からｔ１０の間だけ出力される。
号ｆが時間ｔ７からｔ９の間ローレベルになつた
場合を説明する。この場合、伝送クロツクｇは時
間ｔ７からｔ９の間導出されない状態となる。し
たがつて、上述と同様にCPU、電源異常検出信
号ｈは時間ｔ７からｔ９の間ハイレベルとなる。
そのため、時間ｔ８からｔ１０の間伝送データｄ
が伝送されているにもかかわらず、モニタデータ
ｉは時間ｔ９からｔ１０の間だけ出力される。
上述のように、CPU１あるいは電源７に異常
が発生すれば、伝送データｄのモニタはその異常
期間だけ禁止される。したがつて、モニタ表示装
置６に信頼性のないデータが表示されることがな
くなる。したがつて、モニタを見る者は信頼性の
あるデータのみを見ることができる。また、
CPU、電源異常検出信号ｈがモニタ表示装置６
にモニタされるため、CPU１あるいは電源７に
異常があることを容易に知ることができる。
が発生すれば、伝送データｄのモニタはその異常
期間だけ禁止される。したがつて、モニタ表示装
置６に信頼性のないデータが表示されることがな
くなる。したがつて、モニタを見る者は信頼性の
あるデータのみを見ることができる。また、
CPU、電源異常検出信号ｈがモニタ表示装置６
にモニタされるため、CPU１あるいは電源７に
異常があることを容易に知ることができる。
以上にように、この発明によれば、端末制御監
視手段から一方的に端末監視データをモニタ側に
送るようにしているので、端末制御監視手段は従
来のようにデータのやり取りのために多くの負荷
が取られることがなくなり、本来の端末機の動作
制御を充分に行なうことができる。また、端末制
御監視手段側からモニタ側へクロツクパルスを転
送し、端末制御監視手段に異常が生じた場合はこ
のクロツクパルスの伝送を停止するとともにクロ
ツクパルスを受信しないことに応じて伝送データ
のモニタを禁止するようにしたので、簡単かつ安
価な構成で端末監視データの信頼性を向上させる
ことができる。
視手段から一方的に端末監視データをモニタ側に
送るようにしているので、端末制御監視手段は従
来のようにデータのやり取りのために多くの負荷
が取られることがなくなり、本来の端末機の動作
制御を充分に行なうことができる。また、端末制
御監視手段側からモニタ側へクロツクパルスを転
送し、端末制御監視手段に異常が生じた場合はこ
のクロツクパルスの伝送を停止するとともにクロ
ツクパルスを受信しないことに応じて伝送データ
のモニタを禁止するようにしたので、簡単かつ安
価な構成で端末監視データの信頼性を向上させる
ことができる。
第１図はこの発明の一実施例を示す概略ブロツ
ク図である。第２図は第１図における送信制御回
路４の詳細を示すブロツク図である。第３図は第
１図における受信制御回路５の詳細を示すブロツ
ク図である。第４図は第１図ないし第３図の実施
例の動作を説明するためのタイムチヤートであ
る。 図において、１はCPU、３は端末機、６はモ
ニタ表示装置、７は電源、８はウオツチドツグタ
イマ、４２はクロツク発生器、４４および５３は
ANDゲートを示す。
ク図である。第２図は第１図における送信制御回
路４の詳細を示すブロツク図である。第３図は第
１図における受信制御回路５の詳細を示すブロツ
ク図である。第４図は第１図ないし第３図の実施
例の動作を説明するためのタイムチヤートであ
る。 図において、１はCPU、３は端末機、６はモ
ニタ表示装置、７は電源、８はウオツチドツグタ
イマ、４２はクロツク発生器、４４および５３は
ANDゲートを示す。
Claims (1)
- 【特許請求の範囲】 １ 動作状態が監視されるべき少なくとも１つの
端末機と、前記端末機の動作を制御しかつ動作状
態を監視する端末制御監視手段と、前記端末制御
監視手段からの端末監視データに基づいて前記端
末の動作状態を遠隔的にモニタするモニタ手段と
を含むモニタシステムにおいて、 前記端末制御監視手段は、 前記端末制御監視手段の異常を検出する異常検
出手段、 クロツクパルス発生手段、 通常時はクロツクパルスを前記モニタ側へ伝送
する伝送手段、および 前記異常検出手段の異常検出出力に応じて前記
クロツクパルスの前記モニタ側への伝送を禁止す
る伝送禁止手段を備え、 前記モニタは、 前記クロツクパルスを受信しないことに応じて
前記端末監視データのモニタを禁止するモニタ禁
止手段を備える、モニタシステムの異常判定装
置。 ２ 前記端末制御監視手段は電源を含み、 前記伝送禁止手段は前記電源が停止したとき前
記クロツクパルスの前記モニタ側への伝送を禁止
する手段を含む、特許請求の範囲第１項記載のモ
ニタシステムの異常判定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8927281A JPS57203107A (en) | 1981-06-09 | 1981-06-09 | Failure discriminator for monitor system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8927281A JPS57203107A (en) | 1981-06-09 | 1981-06-09 | Failure discriminator for monitor system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57203107A JPS57203107A (en) | 1982-12-13 |
| JPH0124397B2 true JPH0124397B2 (ja) | 1989-05-11 |
Family
ID=13966101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8927281A Granted JPS57203107A (en) | 1981-06-09 | 1981-06-09 | Failure discriminator for monitor system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57203107A (ja) |
-
1981
- 1981-06-09 JP JP8927281A patent/JPS57203107A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57203107A (en) | 1982-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4371926A (en) | Input/output information indication system | |
| JPH0124397B2 (ja) | ||
| JP3497855B2 (ja) | ２重系装置 | |
| JPH0273451A (ja) | 制御装置 | |
| US4327409A (en) | Control system for input/output apparatus | |
| JPH06334668A (ja) | 多重伝送方式 | |
| JPS62102646A (ja) | 自己診断方式 | |
| JPH0282345A (ja) | マルチプロセッサシステムの暴走停止方法及びその方法を用いた装置 | |
| JPS6235697B2 (ja) | ||
| JP2591862B2 (ja) | 電源制御信号変換装置 | |
| JPH037177B2 (ja) | ||
| JP2783201B2 (ja) | バス障害検出装置 | |
| JPS6356755A (ja) | スレ−ブプロセツサの異常監視方式 | |
| JPS6394394A (ja) | マスタ−スレ−ブ方式の自動販売機の制御装置 | |
| JP2614926B2 (ja) | 電源制御システム | |
| JPH1051515A (ja) | 通信異常検出装置 | |
| JPH0728295B2 (ja) | コマンド・レスポンス方式データバス端末装置 | |
| JP3154538B2 (ja) | データ入出力装置 | |
| JPH06350679A (ja) | 故障判定方法 | |
| JP2774595B2 (ja) | Ｃｐｕシステムの動作監視装置 | |
| JP2870837B2 (ja) | 中央演算処理装置の調停回路 | |
| JP2933475B2 (ja) | 作業車用の制御装置 | |
| JP3053903B2 (ja) | 制御棒引抜き監視装置 | |
| JPH0625976B2 (ja) | マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路 | |
| JPH06334669A (ja) | 多重伝送方式 |