JPH06243051A

JPH06243051A - アービタ装置

Info

Publication number: JPH06243051A
Application number: JP5054989A
Authority: JP
Inventors: Masatoshi Umeyama; 正利梅山; Takashi Minohara; 隆蓑原; Riyuuichi Onoo; 隆一小野尾; Koji Harada; 幸治原田; Yoshihiro Toma; 喜弘当麻
Original assignee: Nippon Signal Co Ltd
Current assignee: Nippon Signal Co Ltd
Priority date: 1993-02-18
Filing date: 1993-02-18
Publication date: 1994-09-02

Abstract

(57)【要約】【目的】分散式アービタ方式を採用するマルチプロセ
ッサ・システムのアービタ回路を二重化して、モジュー
ルがバス権を獲得できなくなる事態を解消する。【構成】アービタ回路を同一構成で、かつ同期して調
停を行う一対のアービタ回路とするとともに、各マイク
ロプロセッサのモジュールの一方のアービタ回路同志を
一つのアービタバスに接続し、他方のアービタ回路同志
を他の一つのアービタバスに接続する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、バス結合型マルチプロ
セッサ・システムのバスの調停を行うアービタ装置に係
り、特に、各プロセッサのモジュール内にローカルアー
ビタ回路を有する分散式のアービタ装置に関する。

【０００２】

【従来の技術】従来、この種のアービタ装置は、図３に
示されるように、システムバスＳＢに接続されている各
プロセッサのモジュール（以下、モジュールという）Ｍ
₀〜Ｍ_mには、システムバスＳＢの使用権を獲得するた
めのローカルアービタ回路（以下、アービタ回路とい
う）Ｌ₀〜Ｌ_mがそれぞれ設けられている。

【０００３】各アービタ回路Ｌ₀〜Ｌ_mは、アービタバ
スＡＢにそれぞれ接続されている。そして、各アービタ
回路Ｌ₀〜Ｌ_mは、他のアービタ回路のバス使用要求信
号を入力して、自己がシステムバスＳＢを使用できるか
否かを判定できる回路構成を有している。つまり、分散
式のアービタ装置においては、各モジュールＭ₀〜Ｍ_m
が自らバス使用権を調停する機能を有している。

【０００４】図４は、３ビットのアービタ回路であり、
ここにはモジュールＭ₀のアービタ回路Ｌ₀とモジュー
ルＭ_mのアービタ回路Ｌ_mとが示されている。

【０００５】各モジュールＭ₀〜Ｍ_mには、バス使用権
を獲得できる優先順位、いわゆるＩＤ番号が付されてい
るが、ここに示されるモジュールＭ₀のＩＤ番号は
「３」（以下、ＩＤ＝３のように記す）で、他方、モジ
ュールＭ_mのＩＤ番号はＩＤ＝４である。

【０００６】ＩＤ番号は、数値の大きい方が優先順位が
高く決められている。したがって、図４の例では、モジ
ュールＭ_mの順位がモジュールＭ₀より高くなってい
る。

【０００７】ＩＤ番号は、バイナリーコードに変換され
てバス使用権要求信号とともに、アービタバスＡＢを介
して他のモジュールに送出されるとともに、自己のバス
使用権獲得信号出力端子（以下、バス権獲得端子とい
う）Ｗに送出されるように構成されている。

【０００８】ＩＤ＝３のモジュールＭ₀のアービタ回路
Ｌ₀を例にさらに説明すると、ＩＤ番号の「３」は、バ
イナリーコードで（０，１，１）となり、これら各デー
タは３つのＩＤ端子ａ₀，ａ₁，ａ₂から入力され、ま
たバス使用権要求信号（以下、バス権要求信号という。
なお、バス使用権を要求するときは「１」、それを要求
しないときは「０」のデータ）は、バス権要求端子Ｃか
ら入力されるように構成されている。

【０００９】すなわち、バス権要求信号及び各ＩＤ番号
のデータ（０，１，１）は、バス権要求端子Ｃ及びＩＤ
端子ａ₀〜ａ₂からそれぞれ入力され、ナンド回路１ａ
〜１ｃ及びオープンコレクタ２ａ〜２ｃを介してアービ
タバスＡＢの各線ＡＢ₀〜ＡＢ₂にそれぞれ出力される
ように構成されている。また、他の各モジュール（図４
の例ではモジュールＭ_m）からの信号は、アービタバス
ＡＢの各線ＡＢ₀〜ＡＢ₂から、それぞれノン・インバ
ータ３ａ〜３Ｃ、オア回路４ａ〜４ｃ及びアンド回路５
ａ〜５ｃを介してバス権獲得端子Ｗに出力されるように
構成されている。

【００１０】モジュールＭ_mのアービタ回路Ｌ_mも上記
モジュールＭ₀のアービタ回路Ｌ₀と同様に構成され、
図示しないモジュールＭ₁，Ｍ₂…の各アービタ回路Ｌ
₁，Ｌ₂…も同様に構成されている。

【００１１】上述の構成のアービタ回路において、自己
以外のモジュールがバス権要求信号を送出していないと
きは、自己のバス権獲得端子Ｗに「１」が出力されて、
自モジュールがシステムバスＳＢを使用できるので問題
は生じない。

【００１２】また、２以上のモジュールが同時にバス権
要求信号を送出したときは、ＩＤ番号により調停される
ので、問題を生じることがない。これを図４を例にさら
に説明する。

【００１３】図４の例では、モジュールＭ₀とモジュー
ルＭ_mとが同時にバス権要求端子Ｃ，Ｃに出力「１」が
入力されている状態を示している。この場合、Ｍ₀のア
ービタ回路Ｌ₀のＩＤ端子ａ₀〜ａ₂には、（１，１，
０）が、またモジュールＭ_mのアービタ回路Ｌ_mのＩＤ
端子ａ₀〜ａ₂には（０，０，１）が入力されるため
に、アービタ回路Ｌ₀のバス権獲得端子Ｗには「０」
が、他方、アービタ回路Ｌ_mのバス権獲得端子Ｗには
「１」が出力され、結局ＩＤ番号の大きいモジュールＭ
_m、つまり優先順位の高いモジュールＭ_mがシステムバ
スＳＢを使用することができる。

【００１４】上述のようなシステムバスＳＢの使用権獲
得は、他のモジュール同志でも行なわれ、競合した場合
は、ＩＤ番号の大きい方が優先してシステムバスＳＢの
使用権を得るように調停される。

【００１５】

【発明が解決しようとする課題】しかしながら、上記従
来のアービタ装置は、ＩＤ番号で優先順位を付けて各モ
ジュールがシステムバスを使用できるように調停される
が、一つのモジュールのアービタ回路が故障すると、正
常なモジュールもシステムバスを使用できずにマルチプ
ロセッサ・システムがダウンする欠点があったり、ある
いは、複数のモジュールが同時にシステムバスを使用す
るという異常状態が生じる欠点があった。

【００１６】上述の欠点を図５及び図６を用いて説明す
る。先ず、図５において、モジュールＭ₀のアービタ回
路Ｌ₀のＩＤ端子ａ₀のラインの×印の箇所が「０」に
縮退故障（「０」を出力した状態に固定しての故障）を
起こしたとする。

【００１７】この場合、モジュールＭ₀よりもＩＤ番号
の大きいモジュールＭ_mがバス権要求信号を出力してい
るので、モジュールＭ₀がシステムバスＳＢを使用でき
ないアービタ回路Ｌ₀のバス権獲得端子Ｗが出力「０」
で問題はないが、アービタバスＡＢのラインＡＢ₀が
「０」に保持されるために、モジュールＭ_mのアービタ
回路Ｌ_mのバス権獲得端子Ｗも「０」となり、本来なら
システムバスＳＢを使用できるはずのモジュールＭ_mが
ダウンしてしまう。つまり、全モジュールが駆動でき
ず、マルチプロセッサ・システムがダウン状態となって
しまう。

【００１８】次に、図６を用いて、モジュールＭ_mのア
ービタ回路Ｌ_mの×印の箇所が「１」に縮退故障
（「１」を出力した状態に固定しての故障）を起こした
とする。なお、この場合のモジュールＭ_mはＩＤ＝４
で、モジュールＭ₀はＩＤ＝５に設定されているものと
する。

【００１９】したがって、両モジュールＭ₀，Ｍ_mが競
合した場合、アービタ回路が正常状態のときは、モジュ
ールＭ0 がシステムバスＳＢを使用できて、モジュール
Ｍ_mは使用できないが、上述の「１」に縮退故障時に
は、アービタ回路Ｌ_mのバス権獲得端子Ｗにも「１」が
出力されてしまう。

【００２０】この結果、システムバスＳＢが両モジュー
ルＭ₀，Ｍ_mが同時に使用するという異常事態が生じて
しまう。

【００２１】このような異常事態を防止するために、調
停を２段階で行うセルフテスティング方式のアービタ装
置が提案されている（１９９２年１月電子情報通信学
会論文誌Ｄ−Ｉ vol.Ｊ７５−Ｄ−Ｉ No.１ＰＰ．３
０〜４０）。

【００２２】図７は、上記提案に係るアービタ装置の回
路図である。図７中、１０ａ〜１０ｃはオア回路、１１
ａ〜１１ｃはアンド回路、Ｃ′は補助バス権要求端子及
びＷ′は補助バス権獲得端子であって、上記した図４〜
図６に付加されている。

【００２３】すなわち、補助バス権要求端子Ｃ′からの
バス権要求信号は、各オア回路１０ａ〜１０ｃを介して
各ナンド回路１ａ〜１ｃにそれぞれ入力されるように構
成されている。また、補助バス権獲得端子Ｗ′には、各
アンド回路１１ａ〜１１ｃを経てバス権獲得信号が出力
されるように構成されている。

【００２４】上記構成のアービタ装置において、第１段
階（以下、フェーズ１という）では、バス権要求端子Ｃ
と各ＩＤ端子ａ₀〜ａ₂から信号（データ）を入力して
バス権獲得端子Ｗ及び補助バス権獲得端子Ｗ′に出力を
得る。次いで、フェーズ２では補助バス権要求端子Ｃ′
と各ＩＤ端子ａ₀〜ａ₂にフェーズ１の時のデータを反
転したデータを入力してバス権獲得端子Ｗ及び補助バス
権獲得端子Ｗ′に出力を得る。

【００２５】このセルフテスティング方式のアービタ装
置では、２つのバス権獲得端子Ｗ，Ｗ′に得られる出力
がフェーズ１とフェーズ２で相反関係（フェーズ１で
Ｗ，Ｗ′＝１，０、フェーズ２でＷ，Ｗ′＝０，１）が
得られればアービタ回路は正常と判定されて調停は有効
となるが、例えば、上記図６の×印の箇所で「１」に縮
退故障したときには、モジュールＭ₀では、フェーズ１
でＷ，Ｗ′＝１，０、フェーズ２でＷ，Ｗ′＝０，０と
なり、モジュールＭ₀はバス権を獲得できず、同時にシ
ステムバスの使用権を得るという異常事態は防止でき
る。しかし、この場合は、正常なアービタ回路Ｌ₀を有
するモジュールＭ₀がバス権を獲得できなくなるという
問題点を含んでいる。

【００２６】そこで、本発明は、上記欠点を解決するた
めになされたものであって、その目的は、各モジュール
が可能な限りシステムバスを確保することのできるアー
ビタ装置を提供することにある。

【００２７】

【課題を解決するための手段】本発明装置は、上記目的
を達成するために、一つのシステムバスに使用権の優先
順位が予め定められている複数のモジュールが接続さ
れ、それら各モジュール内に、そのシステムバスの使用
権獲得を調停するアービタ回路をそれぞれ備えている分
散式のアービタ装置において、前記アービタ回路を同一
構成で、かつ同期して調停を行う一対のアービタ回路と
するとともに、前記各モジュールの一方のアービタ回路
同志を一つのアービタバスに接続し、他方のアービタ回
路同志を他の一つのアービタバスに接続することを特徴
としている。

【００２８】また、一対のアービタ回路の一方がバス使
用権を獲得し、かつ他方のアービタ回路がバス使用権を
獲得しないときに、その一対のアービタ回路に係るモジ
ュールのバス使用権獲得を、他の全てのモジュールがシ
ステムバスを使用しないときまで一時保留する保留手段
を設けたことを特徴としている。

【００２９】さらに、一時保留時に、その一時保留に係
るモジュールのバス使用権の優先順位を全てのモジュー
ルのうち最も小さく設定するとともに、他の全てのモジ
ュールがシステムバスを使用しなくなったとき、その一
時保留に係るモジュールがそのシステムバスを獲得する
獲得手段を設けたことを特徴としている。

【００３０】そして、診断信号入力端子（Ｔ）と診断信
号出力端子（Ｓ）と優先順位を示すＩＤ入力端子
（ａ₀，ａ₁，ａ₂）とを有するとともに、バス権要求
端子（Ｃ）への信号と同じ信号がその診断信号入力端子
（Ｔ）に印加されたとき、そのアービタ回路が正常なと
きにそのアービタ回路のバス権獲得端子（Ｗ）への出力
信号と同じ出力信号をその診断信号出力端子（Ｓ）に出
力する診断回路と、前記アービタ回路が診断モードのと
きに、前記診断信号入力端子（Ｔ）と前記バス権要求端
子（Ｃ）と前記ＩＤ入力端子（ａ₀，ａ₁，ａ₂）とに
所定の診断用信号を入力して、前記診断信号出力端子
（Ｓ）と前記バス権獲得端子（Ｗ）から診断信号を抽出
する抽出手段と、その、前記抽出手段が抽出した診断信
号と予め定められた所定の診断信号とを比較して、前記
アービタ回路の正常又は異常を判定する判定手段とを有
することを特徴としている。

【００３１】

【作用】上記構成において、各モジュール内のアービタ
回路は２重化構成となり、一対のアービタ回路でシステ
ムバスの使用権獲得の調停が可能となるので、いずれか
一方のアービタ回路が正常であれば、モジュールはバス
使用権を獲得することができる。

【００３２】また、一対のアービタ回路が相反するバス
獲得信号を出力したときは、他のモジュールがシステム
バスを使用しなくなるまで、システムバスの使用が保留
される。さらに、このようなときは、モジュールのバス
使用権の優先順位が最下位となり、他のモジュールとバ
ス使用権が競合したときにシステムバスの使用は制限さ
れる。

【００３３】アービタ回路に診断回路が付加されたとき
は、診断モード時に診断信号によりアービタ回路の状態
がチェックされる。

【００３４】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。なお、従来と同一構成要素には同一符号を用い、
これら構成要素については説明が重複するため新規な部
分のみについて異なる符号を付して説明する。

【００３５】図１は、上記図３に該当する一実施例装置
の概略構成図であって、各モジュールＭ₀〜Ｍ_mには、
同一構成で、かつ同期して作動する一対の第１，第２ア
ービタ回路Ｌ₀₁，Ｌ₀₂がそれぞれ設けられている。そし
て、各第１アービタ回路Ｌ₀₁，Ｌ₁₁…は第１アービタバ
スＡＢに、また各第２アービタ回路Ｌ₀₂，Ｌ₁₂…は第２
アービタバスＡＢ′にそれぞれ接続されている。

【００３６】図２は、モジュールＭ₀における第１，第
２アービタ回路Ｌ₀₁，Ｌ₀₂の回路図であって、他のモジ
ュールＭ₀₂〜Ｍ_mも同様に構成されている。また、第
１，第２アービタ回路Ｌ₀₁，Ｌ₀₂も同一構成であるの
で、ここでは第１アービタ回路Ｌ₀₁のみ詳細に示されて
いる。

【００３７】診断信号入力端子（以下、テスト端子とい
う）Ｔは、ここから入力されるテスト信号と、第１アー
ビタバスＡＢからノン・インバータ２０ａ〜２０ｃ、イ
クスクルーシブオア回路２１ａ〜２１ｃ、アンド回路２
２ａ〜２２ｃをそれぞれ介して入力される信号とで診断
信号出力端子（以下、診断端子という）Ｓに出力を出さ
せるように構成されているとともに、上位ビット以外の
アンド回路２２ｂ，２２ｃの出力側には、オア回路２３
ａ，２３ｂが介在されている。そして、これらオア回路
２３ａ，２３ｂにはＩＤ端子ａ₁，ａ₀及びバス権要求
端子Ｃからの信号が、ノア回路２４ａ，２４ｂ及びアン
ド回路２５ａ，２５ｂを介してそれぞれ信号が入力され
るように構成されている。

【００３８】次に、本実施例装置の調停動作について、
モジュールＭ₀を中心にして説明する。先ず、最初に両
アービタ回路Ｌ₀₁，Ｌ₀₂が正常であるものとし、モジュ
ールＭ₀のＩＤ番号が他のモジュールＭ₁〜Ｍ_mより大
きいか、又は、他のモジュールＭ₁〜Ｍ_mがバス権要求
信号を送出していない状態、つまり、モジュールＭ₀が
バス権を獲得できる状態にあるものとする。

【００３９】このとき、ＩＤ端子ａ₀〜ａ₂から所定の
データ（例えばＩＤ＝３であれば０，１，１）を入力す
るとともに、バス権要求端子Ｃ及びテスト端子Ｔに
「１」の信号を入力して、モジュールＭ₀がシステムバ
スＳＢを獲得しようとしているものとする。なお、これ
ら入力は、第１，２アービタ回路Ｌ₀₁，Ｌ₀₂と同時に行
なわれる。また、テスト端子Ｔには、後述の自己診断時
以外はバス権要求端子Ｃと同一の信号が印加される。し
たがって、バス権獲得端子Ｗ及び診断端子Ｓに「１」が
それぞれ出力される（後述の表１の※１参照）。

【００４０】モジュールＭ₀がバス権を要求しないと
き、つまり、バス権要求端子Ｃ及びテスト端子Ｔに
「０」がそれぞれ印加されると、バス権獲得端子Ｗ及び
診断端子Ｓに「０」がそれぞれ出力される（後述の表１
の※４参照）。また、バス権を要求しているが、同時
に、優先度の高いモジュールがバス権を要求していると
きもバス権獲得端子Ｗ及び診断端子Ｓは「０」が出力さ
れる。

【００４１】上述の動作説明は、両アービタ回路Ｌ₀₁，
Ｌ₀₂が正常状態のときであって、アービタ回路の状態に
よっては、バス権獲得端子Ｗと診断端子Ｓに様々な出力
が得られる。

【００４２】表１は、第１アービタ回路Ｌ₀₁におけるバ
ス権獲得端子Ｗと診断端子Ｓの起こり得る出力状態と、
この出力状態に対する回路の評価を示している。この表
は第２アービタ回路Ｌ₀₂も全く同様である。

【００４３】

【表１】表１中、※１及び※４は上述したように正常状態である
が、※２，※３は、回路異常を示していて、評価の欄に
「ｆ」が付されている。すなわち、※２では、バス権要
求信号によりバス権獲得端子Ｗに「１」が出力されてい
るにもかかわらず、診断端子Ｓには回路異常により
「１」の出力がなく「０」の出力がでている。また※３
は、バス権要求信号が印加されないにもかかわらず診断
端子Ｓに「１」が出力されていることを示している。

【００４４】表２は、モジュールＭ₀が一対のアービタ
回路Ｌ₀₁，Ｌ₀₂の状態でバス権を獲得できるか否かを示
している。

【００４５】

【表２】この表２には、※１〜※７の７個の可否しか示されてい
ないが、各アービタ回路Ｌ₀₁，Ｌ₀₂は、表１に示される
ように、それぞれ４個の評価があるので、本来なら表２
は１６個の可否の判断が行なわれなければならないが、
２つのアービタ回路Ｌ₀₁，Ｌ₀₂が同時に故障を起こすこ
とは考慮しなくともよく、つまり、単一縮退故障を前提
とすると、「○ｆ，○ｆ」等の組合せは考慮する必要が
ないので、表２に示される数の可否となっている。

【００４６】先ず、モジュールＭ₀がバス権を獲得でき
る場合について説明すると、表２の※１は、両アービタ
回路Ｌ₀₁，Ｌ₀₂共に正常で、両アービタ回路Ｌ₀₁，Ｌ₀₂
のバス権獲得端子Ｗ，Ｗから「１」が出力されているこ
とを示している。この場合、どちらかの回路Ｌ₀₁，Ｌ₀₂
ともシステムバスＳＢを獲得したことを示しているの
で、モジュールＭ₀はバス権を獲得することとなる。

【００４７】表２の※２は、両アービタ回路Ｌ₀₁，Ｌ₀₂
のバス権獲得端子Ｗ，Ｗに「１」の出力があり、第２ア
ービタ回路Ｌ₀₂の診断端子Ｓが「０」の出力の場合であ
る。この場合は、第２アービタ回路Ｌ₀₂はバス権獲得を
示しているが、同時に回路に異常があることを示してい
る。また、第１アービタ回路は回路正常でかつバス権獲
得を示していることから、回路正常を優先しバス権を獲
得する。なお、第１アービタ回路Ｌ₀₁が「○ｆ」で第２
アービタ回路Ｌ₀₂が「０」のときも同様である。また
「ｆ」の評価を含むとき、つまり、回路異常のときは、
当然のことながら、オペレータにその旨が報知される。

【００４８】表２の※３は、第１アービタ回路Ｌ₀₁がバ
ス権を獲得し、第２アービタ回路Ｌ₀₂は回路異常で、し
かもバス権を獲得していないときである。この場合、第
１アービタ回路Ｌ₀₁が正常動作中と判定できるので、モ
ジュールＭ₀はバス権を獲得することができる。

【００４９】表２の※４は、第１アービタ回路Ｌ₀₁が回
路異常であるにもかかわらず、バス権獲得信号を出力し
ており、しかも第２アービタ回路Ｌ₀₂は、バス権を獲得
していない場合である。このときは第１アービタ回路Ｌ
₀₁のバス権獲得信号は信頼性に乏しいので、モジュール
Ｍ₀はバス権を獲得することができない。なお、第２ア
ービタ回路Ｌ₀₂が「○ｆ」で第１アービタ回路Ｌ₀₁が
「×」の場合も同様である。

【００５０】表２の※５は、第１アービタ回路Ｌ₀₁が回
路異常でバス権を獲得していないときに、第２アービタ
回路Ｌ₀₂が回路正常でバス権を獲得していないときであ
る。この場合は、第２アービタ回路Ｌ₀₂の評価が優先で
きるから、モジュールＭ₀はバス権を獲得することはな
い。なお、第１アービタ回路Ｌ₀₁が「×」で第２アービ
タ回路Ｌ₀₂が「×ｆ」のときも同様である。

【００５１】表２の※６は、両アービタ回路Ｌ₀₁，Ｌ₀₂
が共に正常で、しかもバス権を獲得していないときであ
るから、当然、モジュールＭ₀はバス権を獲得しなくて
よい。

【００５２】表２の※７は、第１アービタ回路Ｌ₀₁が正
常でバス権を獲得できる状態にあるにもかかわらず、第
２アービタ回路Ｌ₀₂が正常でバス権を獲得していない状
態を示している。

【００５３】この場合、モジュールＭ₀は、即システム
バスＳＢを使用することなく、他のモジュール（Ｍ₁〜
Ｍ_m）の使用状態の関係で使用可能となる保留状態に置
かれる。

【００５４】保留状態のモジュールＭ₀は、他のモジュ
ールＭ₁〜Ｍ_mがシステムバスＳＢを使用していなけれ
ば、使用しても不都合はないので、他のモジュールＭ₁
〜Ｍ_mが不使用を条件に使用可となる。

【００５５】また、保留と判定されたときのモジュール
Ｍ₀のＩＤ番号は、全モジュールのうち最少（ＩＤ＝
０）に設定される。つまり、バス使用権の優先順位が最
も低く設定される。

【００５６】したがって、他のモジュールＭ₁〜Ｍ_mと
使用権が競合したときは相手が使用権を獲得することと
なり、結局、モジュールＭ₀は、他のモジュールＭ₁〜
Ｍ_mが不使用のときのみシステムバスＳＢを使用するこ
ととなる。

【００５７】なお、この保留状態の調停動作は、第１ア
ービタ回路Ｌ₀₁が「×」で第２アービタ回路Ｌ₀₂が
「○」のときも同様である。

【００５８】モジュールＭ₀のバス権獲得は、表２の※
１，２，３でほぼ十分に確保でき、さらに※７を加味す
れば、実用上、何ら問題なくバス権を獲得できるので、
アービタ回路の故障でモジュールＭ₀がダウンするとい
う事態は解消される。なお、上述の例は、モジュールＭ
₀を示したが、他のモジュールＭ₁〜Ｍ_mでも同様であ
る。

【００５９】次に、本実施例装置の自己診断機能につい
て説明する。

【００６０】自己診断は、各アービタ回路Ｌ₀₁，Ｌ₀₂〜
Ｌ_m1，Ｌ_m2毎に個別に行なわれる。この自己診断を図２
のモジュールＭ₀の第１アービタ回路Ｌ₀₁を例に説明す
る。

【００６１】先ず、自己診断に当っては、モジュールＭ
₀がバス権を要求していないときに、アービタ回路Ｌ₀₁
をテストモードに設定することにより行なわれる。この
テストモードの設定は、モジュールＭ₀の図示しない演
算装置により行なわれ、診断の結果の判定もその演算処
理により行なわれる。

【００６２】自己診断は、バス権要求端子Ｃ，テスト端
子Ｃ及び各ＩＤ端子ａ₀〜ａ₂に所定のテスト用（診断
用）信号を入力したときにバス権獲得端子Ｗ及び診断出
力端子Ｓに所定の正しい出力が得られるか否かにより行
なわれる。

【００６３】自己診断時におけるバス権獲得端子Ｗ及び
診断出力端子Ｓの出力は、自己診断に係るモジュール
（この場合はＭ₀）以外のモジュールＭ₁〜Ｍ₀がシス
テムバスＡＢの使用権を獲得しているときと、していな
いときとで異なるので、２種類の診断が行なわれる。表
３は、自己診断時の各端子における入，出力状態を表し
ている。

【００６４】

【表３】上述の自己診断において、出力信号は、予めモジュール
Ｍ₀のメモリに格納されている所定の正常信号と比較さ
れ、その比較の結果、所定の正常な出力が得られていな
いときは、モジュールＭ₀の図示しない表示画面やアラ
ーム機構等を介してオペレータに報知される。

【００６５】なお、上述の自己診断は、モジュールＭ₀
の一方のアービタ回路Ｌ₀₁の例であるが、同様に他方の
アービタ回路Ｌ₀₂も行なわれる。さらに、モジュールＭ
₁〜Ｍ_mも同様に行なわれる。また、上述の実施例で
は、各モジュールＭ₀〜Ｍ_mのバス使用権の優先順位の
ＩＤ番号は３ビットとしたが、２ビットとしてもよい。

【００６６】以上のように、本実施例装置は、自己診断
機能を有しているので、アービタ回路の故障を事前に知
ることが可能となる。

【００６７】

【発明の効果】本発明に係るアービタ装置は、アービタ
回路を２重化にしたので、仮に一方のアービタ回路が故
障しても、他方のアービタ回路でバス権を獲得できる特
長を有している。

【００６８】また、一対のアービタ回路が相反するバス
権獲得信号を出力したときに、そのアービタ回路に係る
モジュールのバス使用権を他のモジュールがバス権を有
しなくなるまで保留するようにしたときは、他のモジュ
ールへの影響をなくしてシステムバスを使用することが
できる。

【００６９】さらに、同様の相反する出力があったとき
に、そのアービタ回路に係るモジュールのバス使用権の
優先順位を最下位としたときは、バス使用権が競合して
も、相手のモジュールにバス使用権が与えられるので円
滑な調停を行うことができる。

【００７０】そして、本発明装置は、自己診断機能を有
しているので、アービタ回路の故障を事前に知ることが
可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例装置の概略構成図である。

【図２】一実施例装置のアービタ回路図である。

【図３】従来装置の概略構成図である。

【図４】従来装置のアービタ回路の正常時作動の説明図
である。

【図５】従来装置のアービタ回路の“０”縮退故障時の
説明図である。

【図６】従来装置のアービタ回路の“１”縮退故障時の
説明図である。

【図７】従来装置のアービタ回路の説明図である。

【符号の説明】

Ｍ₀〜Ｍ_m マイクロプロセッサのモジュール（モジ
ュール）Ｌ₀₁，Ｌ₀₂〜Ｌ_m1，Ｌ_m2 第１，第２ローカルアービ
タ回路（アービタ回路）Ｃバス使用権要求端子（バス権要求端子）Ｔ診断信号入力端子（診断入力端子，テスト端子）Ｗバス使用権獲得信号出力端子（バス権獲得端子）Ｓ診断信号出力端子（診断出力端子）ＳＢシステムバスＡＢ，ＡＢ′ 第１，第２アービタバス

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成５年７月２３日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】発明の名称

【補正方法】追加

【補正内容】

【発明の名称】アービタ装置

───────────────────────────────────────────────────── フロントページの続き (72)発明者原田幸治東京都目黒区大岡山２の12の１東京工業大学内 (72)発明者当麻喜弘東京都目黒区大岡山２の12の１東京工業大学内

Claims

【特許請求の範囲】

【請求項１】一つのシステムバスに使用権の優先順位
が予め定められている複数のマイクロプロセッサのモジ
ュールが接続され、それら各マイクロプロセッサのモジ
ュール内に、そのシステムバスの使用権獲得を調停する
ローカルアービタ回路をそれぞれ備えている分散式のア
ービタ装置において、前記ローカルアービタ回路を同一構成で、かつ同期して
調停を行う一対のアービタ回路とするとともに、前記各
マイクロプロセッサのモジュールの一方のアービタ回路
同志を一つのアービタバスに接続し、他方のアービタ回
路同志を他の一つのアービタバスに接続することを特徴
とするアービタ装置。
【請求項２】一対のアービタ回路の一方がバス使用権
を獲得し、かつ他方のアービタ回路がバス使用権を獲得
しないときに、その一対のアービタ回路に係るマイクロ
プロセッサのモジュールのバス使用権獲得を、他の全て
のマイクロプロセッサのモジュールがシステムバスを使
用しないときまで一時保留する保留手段を設けたことを
特徴とする請求項１記載のアービタ装置。
【請求項３】一時保留時に、その一時保留に係るマイ
クロプロセッサのモジュールのバス使用権の優先順位を
全てのマイクロプロセッサのモジュールのうち最も小さ
く設定するとともに、他の全てのマイクロプロセッサの
モジュールがシステムバスを使用しなくなったとき、そ
の一時保留に係るマイクロプロセッサのモジュールがそ
のシステムバスを獲得する獲得手段を設けたことを特徴
とする請求項２記載のアービタ装置。
【請求項４】一つのシステムバス（ＳＢ）に使用権の
優先順位が予め定められている複数のマイクロプロセッ
サのモジュール（Ｍ₀〜Ｍ_m）が接続され、それら各マ
イクロプロセッサのモジュール（Ｍ₀〜Ｍ_m）内に、そ
のシステムバス（ＳＢ）の使用権獲得を調停するローカ
ルアービタ回路（Ｌ₀₁〜Ｌ_0m）をそれぞれ備えている分
散式のアービタ装置において、診断信号入力端子（Ｔ）と診断信号出力端子（Ｓ）と優
先順位を示すＩＤ入力端子（ａ₀，ａ₁，ａ₂）とを有
するとともに、バス使用権要求信号入力端子（Ｃ）への
信号と同じ信号がその診断信号入力端子（Ｔ）に印加さ
れたとき、そのローカルアービタ回路が正常なときにそ
のローカルアービタ回路のバス使用権獲得信号出力端子
（Ｗ）への出力信号と同じ出力信号をその診断信号出力
端子（Ｓ）に出力する診断回路と、前記ローカルアービタ回路が診断モードのときに、前記
診断信号入力端子（Ｔ）と前記バス使用権要求信号入力
端子（Ｃ）と前記ＩＤ入力端子（ａ₀，ａ₁，ａ₂）と
に所定の診断用信号を入力して、前記診断信号出力端子
（Ｓ）と前記バス使用権獲得信号出力端子（Ｗ）から診
断信号を抽出する抽出手段と、前記抽出手段が抽出した診断信号と予め定められた所定
の診断信号とを比較して、前記ローカルアービタ回路の
正常又は異常を判定する判定手段と、を有することを特徴とするアービタ装置。