JPH04157551A - バスアクセスエラー通知方式 - Google Patents
バスアクセスエラー通知方式Info
- Publication number
- JPH04157551A JPH04157551A JP2283885A JP28388590A JPH04157551A JP H04157551 A JPH04157551 A JP H04157551A JP 2283885 A JP2283885 A JP 2283885A JP 28388590 A JP28388590 A JP 28388590A JP H04157551 A JPH04157551 A JP H04157551A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- access
- data
- signal
- permission signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は共通バスに存在するデバイスのアクセス処理に
おけるバスアクセスエラー通知方式に関する。
おけるバスアクセスエラー通知方式に関する。
従来、バス排他制御部に対してバス使用要求信号を出力
し、バス使用許可信号を待ち合わせてバス使用権を得て
、バス上にアドレス情報とアクセス種別を表すコマンド
情報を出方し、アドレス情報で選択されたデバイスがら
のアクノリッジ信号を待ち合わせること（こよりデバイ
スとのデータの授受を行ったあとにバス使用要求信号を
オフにしてバス使用許可信号のオフによって一回のバス
アクセスサイクルを終了するバスシステムにおいて、存
在しないデバイスアクセスが発生したとき、システムが
デッドロックしてしまうことを防ぐ必要がある場合に設
けられたバスの監視回路は、バスサイクルを強制的に終
了させたあとアクセスが失敗であることをバスマスタに
システムノくス上で定義された割り込み信号で通知する
方式が一般的である。
し、バス使用許可信号を待ち合わせてバス使用権を得て
、バス上にアドレス情報とアクセス種別を表すコマンド
情報を出方し、アドレス情報で選択されたデバイスがら
のアクノリッジ信号を待ち合わせること（こよりデバイ
スとのデータの授受を行ったあとにバス使用要求信号を
オフにしてバス使用許可信号のオフによって一回のバス
アクセスサイクルを終了するバスシステムにおいて、存
在しないデバイスアクセスが発生したとき、システムが
デッドロックしてしまうことを防ぐ必要がある場合に設
けられたバスの監視回路は、バスサイクルを強制的に終
了させたあとアクセスが失敗であることをバスマスタに
システムノくス上で定義された割り込み信号で通知する
方式が一般的である。
上述した従来のバスアクセスエラー通知方式では、シス
テムバス上を監視している監視回路部から、バスアクセ
スを行ったバスマスタに対してシステムバス上に定義さ
れた割り込み信号を使うとき、システムバス上で割り込
み信号をバスマスタに配分する際に、バスアクセスを行
ったバスマスタを調べた上でそのバスマスタにのみ割り
込み信号を発行しなくてはならないので、選択するため
の回路が余計に追加されるだけでなく、システムバスで
定義される割り込み信号をエラー通知用に予約しなけれ
ばならず、システムの自由度が小さくなってしまうとい
う欠点がある。
テムバス上を監視している監視回路部から、バスアクセ
スを行ったバスマスタに対してシステムバス上に定義さ
れた割り込み信号を使うとき、システムバス上で割り込
み信号をバスマスタに配分する際に、バスアクセスを行
ったバスマスタを調べた上でそのバスマスタにのみ割り
込み信号を発行しなくてはならないので、選択するため
の回路が余計に追加されるだけでなく、システムバスで
定義される割り込み信号をエラー通知用に予約しなけれ
ばならず、システムの自由度が小さくなってしまうとい
う欠点がある。
本発明のバスアクセスエラー通知方式は、バス排他制御
部に対してバス使用要求信号を出力し、バス使用許可信
号を待ち合わせてバス使用権を得、バス上にアドレス情
報とアクセス種別を表すコマンド情報を出力し、このア
ドレス情報で選択されたデバイスからのアクノリッジ信
号を待ち合わせることによりデバイスとのデータの授受
を行ったあとに前記バス使用要求信号をオフにして前記
バス使用許可信号のオフによって一回のバスアクセスサ
イクルを終了するバスシステムにおいて、前記バス排他
制御部は存在しないデバイスアクセスが発生したときに
バスサイクルの時間を監視することにより不正アクセス
かどうかを判断して強制的にこのバスサイクルを終了さ
せ前記バス使用許可信号のインアクティブエツジに同期
してバスアクセスが正しくないことを示すデータをデー
タバスに出力することを特徴とする。
部に対してバス使用要求信号を出力し、バス使用許可信
号を待ち合わせてバス使用権を得、バス上にアドレス情
報とアクセス種別を表すコマンド情報を出力し、このア
ドレス情報で選択されたデバイスからのアクノリッジ信
号を待ち合わせることによりデバイスとのデータの授受
を行ったあとに前記バス使用要求信号をオフにして前記
バス使用許可信号のオフによって一回のバスアクセスサ
イクルを終了するバスシステムにおいて、前記バス排他
制御部は存在しないデバイスアクセスが発生したときに
バスサイクルの時間を監視することにより不正アクセス
かどうかを判断して強制的にこのバスサイクルを終了さ
せ前記バス使用許可信号のインアクティブエツジに同期
してバスアクセスが正しくないことを示すデータをデー
タバスに出力することを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明のバスアクセスエラー通知方式の一実施
例を示すブロック図、第２図は第１図における動作のタ
イミング図である。
例を示すブロック図、第２図は第１図における動作のタ
イミング図である。
バスマスタ１がデバイス２をアクセスするとき、バス使
用権を得るためにバス排他制御部３に制御信号バス６を
介してバス使用要求信号１０をアクティブにしてバス使
用許可信号１１がアクティブになるのを待ち合わせる。
用権を得るためにバス排他制御部３に制御信号バス６を
介してバス使用要求信号１０をアクティブにしてバス使
用許可信号１１がアクティブになるのを待ち合わせる。
バス使用許可信号１１がアクティブになると、アクセス
するデバイスのアドレス情報をアドレスバス４に出力し
て、アクセスの種類を対応するコマンド１３（ライト動
作、リード動作）をアクティブにすることによリテバイ
スに通知する。バス上に接続されているデバイス２はア
ドレス情報を調べて自分が選ばれているかを判断し、自
分が選ばれている場合にはリード指定かまたはライト指
定かによりデータバスラ上にデータを出力するかまたは
データバスラ上のデータを取り込むかを行う。その後、
アクノリッジ信号１４をアクティブにし、制御信号バス
６を介してバスマスタ１に対してアクセス処理が完了し
たことを通知する。バスマスタ１はアクノリッジ信号１
４のアクティブを待ち合わせて、コマンド１３をインア
クティブにしてデータバス５をインバリッドとしてバス
使用要求信号１０をインアクティブにし、バス使用許可
信号１１のインアクティブを待ち合わせてバスサイクル
を終了する。
するデバイスのアドレス情報をアドレスバス４に出力し
て、アクセスの種類を対応するコマンド１３（ライト動
作、リード動作）をアクティブにすることによリテバイ
スに通知する。バス上に接続されているデバイス２はア
ドレス情報を調べて自分が選ばれているかを判断し、自
分が選ばれている場合にはリード指定かまたはライト指
定かによりデータバスラ上にデータを出力するかまたは
データバスラ上のデータを取り込むかを行う。その後、
アクノリッジ信号１４をアクティブにし、制御信号バス
６を介してバスマスタ１に対してアクセス処理が完了し
たことを通知する。バスマスタ１はアクノリッジ信号１
４のアクティブを待ち合わせて、コマンド１３をインア
クティブにしてデータバス５をインバリッドとしてバス
使用要求信号１０をインアクティブにし、バス使用許可
信号１１のインアクティブを待ち合わせてバスサイクル
を終了する。
ここで、システムバスに接続されているすべてのデバイ
スが自分が選ばれていないと判断したときは、アクノリ
ッジ信号をアクティブにするデバイスがないためにデッ
ドロックしてしまう、この時、バス排他制御部３が一定
期間Ｔｌ連続してコマンド信号１３がアクティブな状態
を続けているかを監視し、続けているときは強制的にア
クノリッジ信号１４をアクティブにしてデッドロックを
防ぐ、そしてこのバスサイクルのバス使用許可信号１１
をインアクティブにするタイミングＴ２でデータバス５
上にオール“ロー”を出力する。
スが自分が選ばれていないと判断したときは、アクノリ
ッジ信号をアクティブにするデバイスがないためにデッ
ドロックしてしまう、この時、バス排他制御部３が一定
期間Ｔｌ連続してコマンド信号１３がアクティブな状態
を続けているかを監視し、続けているときは強制的にア
クノリッジ信号１４をアクティブにしてデッドロックを
防ぐ、そしてこのバスサイクルのバス使用許可信号１１
をインアクティブにするタイミングＴ２でデータバス５
上にオール“ロー”を出力する。
一方、正しくアクセス出来たときは、バス使用許可信号
１１をインアクティブにするタイミングではデータバス
をドライブするデバイスが存在しないので、バス排他制
御部３でプルアップしておき、オール“ハイ”が圧力さ
れるようにする。
１１をインアクティブにするタイミングではデータバス
をドライブするデバイスが存在しないので、バス排他制
御部３でプルアップしておき、オール“ハイ”が圧力さ
れるようにする。
バスマスタ１側では、バス使用許可信号１１がインアク
ティブになるタイミングでデータバス５上に圧力されて
いるデータをバスマスタ１内のｃｐｕ （図示していな
い）が読み出せるようにポートにラッチする回路を付加
するか、またはバス使用許可信号１１がインアクティブ
になるタイミングＴ２でデータバス５上に出力されてい
るデータがオール“ハイ”でない場合にバスマスタ１内
のＣＰＵに割り込み通知する回路を用意することにより
バスアクセスのエラーをバスマスタ１のＣＰＵに通知す
る。
ティブになるタイミングでデータバス５上に圧力されて
いるデータをバスマスタ１内のｃｐｕ （図示していな
い）が読み出せるようにポートにラッチする回路を付加
するか、またはバス使用許可信号１１がインアクティブ
になるタイミングＴ２でデータバス５上に出力されてい
るデータがオール“ハイ”でない場合にバスマスタ１内
のＣＰＵに割り込み通知する回路を用意することにより
バスアクセスのエラーをバスマスタ１のＣＰＵに通知す
る。
以上説明したように本発明は、存在しないデバイスアク
セスが発生したときにバスサイクルの時閉を監視するこ
とにより不正アクセスかどうかを判断して強制的にバス
サイクルを終了させ、バス使用許可信号のインアクティ
ブエツジに同期してバスアクセスが正しくないことを示
すデータをデータバスに出力することによって、システ
ムバスの割り込み信号を使用することなく、また、余計
な制御信号をシステムバスに追加することなくアクノリ
ッジを出力できないバスアクセスエラーをバスマスタに
通知することが可能になるという効果を有する。
セスが発生したときにバスサイクルの時閉を監視するこ
とにより不正アクセスかどうかを判断して強制的にバス
サイクルを終了させ、バス使用許可信号のインアクティ
ブエツジに同期してバスアクセスが正しくないことを示
すデータをデータバスに出力することによって、システ
ムバスの割り込み信号を使用することなく、また、余計
な制御信号をシステムバスに追加することなくアクノリ
ッジを出力できないバスアクセスエラーをバスマスタに
通知することが可能になるという効果を有する。
第１図は本発明のバスアクセスエラー通知方式の一実施
例を示すブロック図、第２図は第１図における動作のタ
イミング図である。 １・・・バスマスタ、２・・・デバイス、３・・・バス
排他制御部、４・・・アドレスバス、５・・・データバ
ス、６・・・制御信号バス。
例を示すブロック図、第２図は第１図における動作のタ
イミング図である。 １・・・バスマスタ、２・・・デバイス、３・・・バス
排他制御部、４・・・アドレスバス、５・・・データバ
ス、６・・・制御信号バス。
Claims (1)
- バス排他制御部に対してバス使用要求信号を出力し、バ
ス使用許可信号を待ち合わせてバス使用権を得、バス上
にアドレス情報とアクセス種別を表すコマンド情報を出
力し、このアドレス情報で選択されたデバイスからのア
クノリッジ信号を待ち合わせることによりデバイスとの
データの授受を行ったあとに前記バス使用要求信号をオ
フにして前記バス使用許可信号のオフによつて一回のバ
スアクセスサイクルを終了するバスシステムにおいて、
前記バス排他制御部は存在しないデバイスアクセスが発
生したときにバスサイクルの時間を監視することにより
不正アクセスかどうかを判断して強制的にこのバスサイ
クルを終了させ前記バス使用許可信号のインアクティブ
エッジに同期してバスアクセスが正しくないことを示す
データをデータバスに出力することを特徴とするバスア
クセスエラー通知方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2283885A JPH04157551A (ja) | 1990-10-22 | 1990-10-22 | バスアクセスエラー通知方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2283885A JPH04157551A (ja) | 1990-10-22 | 1990-10-22 | バスアクセスエラー通知方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04157551A true JPH04157551A (ja) | 1992-05-29 |
Family
ID=17671439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2283885A Pending JPH04157551A (ja) | 1990-10-22 | 1990-10-22 | バスアクセスエラー通知方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04157551A (ja) |
-
1990
- 1990-10-22 JP JP2283885A patent/JPH04157551A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1040416B1 (en) | Mechanisms for converting interrupt request signals on address and data lines for providing interrupt messages | |
| US6000043A (en) | Method and apparatus for management of peripheral devices coupled to a bus | |
| CA1247249A (en) | System bus means for inter-processor communication | |
| AU721685B2 (en) | Bus interface control circuit | |
| CA1269771A (en) | Method for bus access for data transmission through a multiprocessor bus | |
| US6374321B2 (en) | Mechanisms for converting address and data signals to interrupt message signals | |
| JPH04157551A (ja) | バスアクセスエラー通知方式 | |
| JP3141948B2 (ja) | 計算機システム | |
| KR100238175B1 (ko) | 버스 제어논리장치 | |
| JP2679440B2 (ja) | 情報処理装置 | |
| JPS5834858B2 (ja) | デ−タ交換制御方式 | |
| JPH09204409A (ja) | ロック転送制御方式 | |
| JPH0313798Y2 (ja) | ||
| JPH0822441A (ja) | 情報処理装置およびその通信エラー検出方法 | |
| JPS63278168A (ja) | バス制御装置 | |
| JPH01106158A (ja) | プロセツサ間のデータ通信制御方式 | |
| JP3304503B2 (ja) | ２重系マルチプロセッサシステム | |
| JPS5936862A (ja) | プロセツサ間通信方式 | |
| JPH0573484A (ja) | 情報処理システム | |
| JPS62248049A (ja) | バツフア記憶装置 | |
| JPH0469747A (ja) | 演算処理装置 | |
| JPH0619833A (ja) | バス制御装置 | |
| JPH103463A (ja) | プロセッサ間通信方法 | |
| JPS6388644A (ja) | 中央処理装置 | |
| JPH07306840A (ja) | コンピュータシステム |