JPH1040217A - バス監視システム - Google Patents
バス監視システムInfo
- Publication number
- JPH1040217A JPH1040217A JP8194190A JP19419096A JPH1040217A JP H1040217 A JPH1040217 A JP H1040217A JP 8194190 A JP8194190 A JP 8194190A JP 19419096 A JP19419096 A JP 19419096A JP H1040217 A JPH1040217 A JP H1040217A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- circuit block
- memory
- monitoring system
- fault
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 バスを使用している回路ブロックにおいて障
害が発生しても、ＣＰＵが停止することがなく、効率よ
くバス障害の監視ができるバス監視回路を得る。 【解決手段】 バス使用許可信号を受け取った回路ブロ
ック例えば２−１がバス７を使用し、処理作業を開始す
る。バス許可信号は書き込みパルス生成部５に入力さ
れ、トレースメモリ３にその回路ブロック例えば２−１
が予め定められているトレースデータを書込む。いずれ
かの回路ブロック２−１〜ｎがバス７を獲得して、障害
を起こした場合、一定の設定時間が経過した場合障害発
生と認定する。障害発生が通知された場合、メモリ３に
書込まれている情報により、どの回路ブロック２−１〜
ｎがどのような処理を行っていたときに、障害が発生し
たかを特定する。
害が発生しても、ＣＰＵが停止することがなく、効率よ
くバス障害の監視ができるバス監視回路を得る。 【解決手段】 バス使用許可信号を受け取った回路ブロ
ック例えば２−１がバス７を使用し、処理作業を開始す
る。バス許可信号は書き込みパルス生成部５に入力さ
れ、トレースメモリ３にその回路ブロック例えば２−１
が予め定められているトレースデータを書込む。いずれ
かの回路ブロック２−１〜ｎがバス７を獲得して、障害
を起こした場合、一定の設定時間が経過した場合障害発
生と認定する。障害発生が通知された場合、メモリ３に
書込まれている情報により、どの回路ブロック２−１〜
ｎがどのような処理を行っていたときに、障害が発生し
たかを特定する。
Description
【０００１】
【発明の属する技術分野】本発明はバス監視システムに
関し、特にコンピュータシステムのバス監視システムに
関する。
関し、特にコンピュータシステムのバス監視システムに
関する。
【０００２】
【従来の技術】従来、ＣＰＵ（コンピュータ）及びｎ個
のバス獲得可能な回路ブロックが、共有バス（ライン）
で接続されている制御パッケージの場合は、各回路ブロ
ックからバス要求信号が出力され、この信号がバス調停
回路に入力される。バス調停回路では、各回路ブロック
から出力されたバス要求信号の内、最先着の回路ブロッ
クに対してのみバス使用許可信号を送出し、バス（ライ
ン）の使用（占有）を認める。他の回路ブロックにはバ
ス使用許可信号は送出せず、バス使用可能となるまで待
機させる。
のバス獲得可能な回路ブロックが、共有バス（ライン）
で接続されている制御パッケージの場合は、各回路ブロ
ックからバス要求信号が出力され、この信号がバス調停
回路に入力される。バス調停回路では、各回路ブロック
から出力されたバス要求信号の内、最先着の回路ブロッ
クに対してのみバス使用許可信号を送出し、バス（ライ
ン）の使用（占有）を認める。他の回路ブロックにはバ
ス使用許可信号は送出せず、バス使用可能となるまで待
機させる。
【０００３】バス使用許可信号を受け取った回路ブロッ
クは、バス使用が完了するまでバスマスタとなりバス
（ライン）を占有して処理を行う。従って、その間に障
害が発生したときは、バス（ライン）を使用（占有）し
たままとなり、バス（ライン）の解放が行われず、バス
（ライン）を通じての処理が不能となってＣＰＵが停止
する。その際、どの回路ブロックがバス（ライン）を使
用していて障害が発生したのか、何の処理を行った場合
に障害が発生したのかを特定できなかった。
クは、バス使用が完了するまでバスマスタとなりバス
（ライン）を占有して処理を行う。従って、その間に障
害が発生したときは、バス（ライン）を使用（占有）し
たままとなり、バス（ライン）の解放が行われず、バス
（ライン）を通じての処理が不能となってＣＰＵが停止
する。その際、どの回路ブロックがバス（ライン）を使
用していて障害が発生したのか、何の処理を行った場合
に障害が発生したのかを特定できなかった。
【０００４】この問題を解決するために、特開平７−１
９１９１７号公報には、タイマ監視部を設け、バス（ラ
イン）の占有時間を監視して、一定時間経過後に障害発
生と認定し、バス使用許可をリセットして、強制的にバ
ス（ライン）を解放する方法が提案されている。また、
特開平５−７３４４３号公報には、周期的にバス（ライ
ン）上の信号をサンプリングし、それを記憶するメモリ
ーを有し、障害発生時には、この記憶されている情報に
より、バス障害の解析を行っていた。
９１９１７号公報には、タイマ監視部を設け、バス（ラ
イン）の占有時間を監視して、一定時間経過後に障害発
生と認定し、バス使用許可をリセットして、強制的にバ
ス（ライン）を解放する方法が提案されている。また、
特開平５−７３４４３号公報には、周期的にバス（ライ
ン）上の信号をサンプリングし、それを記憶するメモリ
ーを有し、障害発生時には、この記憶されている情報に
より、バス障害の解析を行っていた。
【０００５】
【発明が解決しようとする課題】特開平７−１９１９１
７号公報に記載されている提案の場合、タイマ監視によ
って障害発生を検出し、バス使用許可をリセットするこ
とにより、ＣＰＵが停止することはないが、どこで障害
が発生したかを特定できなかった。
７号公報に記載されている提案の場合、タイマ監視によ
って障害発生を検出し、バス使用許可をリセットするこ
とにより、ＣＰＵが停止することはないが、どこで障害
が発生したかを特定できなかった。
【０００６】また、特開平５−７３４４３号公報の記載
されている提案の場合、周期的にバス（ライン）上の信
号をサンプリングし、それを記憶するメモリーを有し、
障害発生時に、記憶されている情報からバス障害の解析
を行っているが、周期的にサンプリングを行っているた
め、障害の有無に関わらず常に、ＣＰＵがメモリーへの
書き込み動作を行うことを要する問題がある。
されている提案の場合、周期的にバス（ライン）上の信
号をサンプリングし、それを記憶するメモリーを有し、
障害発生時に、記憶されている情報からバス障害の解析
を行っているが、周期的にサンプリングを行っているた
め、障害の有無に関わらず常に、ＣＰＵがメモリーへの
書き込み動作を行うことを要する問題がある。
【０００７】本発明の目的は、バス（ライン）を使用し
ている回路ブロックにおいて障害が発生してもＣＰＵが
停止することがなく、効率よくバス障害の監視ができる
バス監視システムを提供することである。
ている回路ブロックにおいて障害が発生してもＣＰＵが
停止することがなく、効率よくバス障害の監視ができる
バス監視システムを提供することである。
【０００８】
【課題を解決するための手段】本発明によれば、複数の
回路ブロックと、これ等回路ブロックに対する共通メモ
リと、これ等回路ブロックと共通メモリとを接続する共
通バスとを含む情報処理装置におけるバス監視システム
であって、前記回路ブロックに対して択一的にバス使用
許可を与えるバス調停手段と、この調停手段によるバス
使用許可に応答して計時を開始する計時手段と、前記バ
ス使用許可が与えられた回路ブロックから予め定められ
たトレースデータの書込みがなされるトレースメモリ
と、前記バス使用の終了に応答して前記計時手段のリセ
ットをなす手段とを含むことを特徴とするバス監視シス
テムが得られる。
回路ブロックと、これ等回路ブロックに対する共通メモ
リと、これ等回路ブロックと共通メモリとを接続する共
通バスとを含む情報処理装置におけるバス監視システム
であって、前記回路ブロックに対して択一的にバス使用
許可を与えるバス調停手段と、この調停手段によるバス
使用許可に応答して計時を開始する計時手段と、前記バ
ス使用許可が与えられた回路ブロックから予め定められ
たトレースデータの書込みがなされるトレースメモリ
と、前記バス使用の終了に応答して前記計時手段のリセ
ットをなす手段とを含むことを特徴とするバス監視シス
テムが得られる。
【０００９】そして、前記計時手段は、予め定められた
時間内にリセットがない場合に警報を出力するように構
成されていることを特徴としており、また、前記共通メ
モリは、前記警報が出力されたときに外部指令に応答し
てその記憶内容が読出し制御されることを特徴としてい
る。
時間内にリセットがない場合に警報を出力するように構
成されていることを特徴としており、また、前記共通メ
モリは、前記警報が出力されたときに外部指令に応答し
てその記憶内容が読出し制御されることを特徴としてい
る。
【００１０】本発明の作用を述べる。バス使用許可に応
答して、使用許可された回路ブロックはトレースメモリ
に対して予め定められたトレースデータを書込み、同時
に計時手段により計時を開始せしめ、バス使用終了に応
答して計時手段をリセットするようにする。計時手段が
計時オーバーになると警報を生成せしめて、外部よりト
レースメモリの内容を読出すことで、回路ブロックがど
のような処理を行なっていたときに障害が発生したかを
特定できる。
答して、使用許可された回路ブロックはトレースメモリ
に対して予め定められたトレースデータを書込み、同時
に計時手段により計時を開始せしめ、バス使用終了に応
答して計時手段をリセットするようにする。計時手段が
計時オーバーになると警報を生成せしめて、外部よりト
レースメモリの内容を読出すことで、回路ブロックがど
のような処理を行なっていたときに障害が発生したかを
特定できる。
【００１１】
【発明の実施の形態】以下に、本発明の実施例について
図面を参照して説明する。
図面を参照して説明する。
【００１２】図１は本発明によるバス監視回路の実施例
の構成を示すブロック図である。
の構成を示すブロック図である。
【００１３】図１において、ＣＰＵ１と、ｎ個の回路ブ
ロック２−１〜ｎと、これ等回路ブロックに共通の共有
メモリ８と、更にはトレースメモリ３とがバス（ライ
ン）７で接続されている。各回路ブロック２−１〜ｎか
らバス獲得要求信号が出力されると、この要求信号はバ
ス調停回路部６に入力され、バス調停回路部６は先着順
に、一つの回路ブロック例えば２−１に対してのみバス
使用許可信号を出力し、他の回路ブロック例えば２−２
〜ｎには信号を出力せずに待機させておく。
ロック２−１〜ｎと、これ等回路ブロックに共通の共有
メモリ８と、更にはトレースメモリ３とがバス（ライ
ン）７で接続されている。各回路ブロック２−１〜ｎか
らバス獲得要求信号が出力されると、この要求信号はバ
ス調停回路部６に入力され、バス調停回路部６は先着順
に、一つの回路ブロック例えば２−１に対してのみバス
使用許可信号を出力し、他の回路ブロック例えば２−２
〜ｎには信号を出力せずに待機させておく。
【００１４】バス使用許可信号を受け取った回路ブロッ
ク例えば２−１のみがバス（ライン）７を使用でき、例
えば共有メモリ８へのアクセス等の処理作業を開始す
る。その際、バス使用許可を受け取った時点から、タイ
マ監視部４のタイマがセットされ、時間の監視を始め
る。同時に、バス許可信号は書き込みパルス生成部５に
も入力され、トレースメモリ３に書込むためのパルスが
生成され、トレースメモリ３にその回路ブロック例えば
２−１がデータを書込む。
ク例えば２−１のみがバス（ライン）７を使用でき、例
えば共有メモリ８へのアクセス等の処理作業を開始す
る。その際、バス使用許可を受け取った時点から、タイ
マ監視部４のタイマがセットされ、時間の監視を始め
る。同時に、バス許可信号は書き込みパルス生成部５に
も入力され、トレースメモリ３に書込むためのパルスが
生成され、トレースメモリ３にその回路ブロック例えば
２−１がデータを書込む。
【００１５】ここで書き込まれるデータは、動作してい
る回路ブロックやその処理内容により予め内容が決めら
れているものとする。例えば、各回路ブロックの動作に
ついては、予め判っているので、その回路ブロックの処
理手順を示す内容のトレースデータを予め作成してお
き、これを各回路ブロック毎にＲＯＭ（リードオンリメ
モリ）等に格納しておく。そして回路ブロックのバス使
用許可に応答して必要なトレースデータをＲＯＭより読
出し、順次トレースメモリ３へ書込むのである。尚、ト
レースデータには、どの回路ブロックのトレースデータ
かをも識別できるコードを付与しておくことで、障害時
における障害回路ブロックの特定ができる。
る回路ブロックやその処理内容により予め内容が決めら
れているものとする。例えば、各回路ブロックの動作に
ついては、予め判っているので、その回路ブロックの処
理手順を示す内容のトレースデータを予め作成してお
き、これを各回路ブロック毎にＲＯＭ（リードオンリメ
モリ）等に格納しておく。そして回路ブロックのバス使
用許可に応答して必要なトレースデータをＲＯＭより読
出し、順次トレースメモリ３へ書込むのである。尚、ト
レースデータには、どの回路ブロックのトレースデータ
かをも識別できるコードを付与しておくことで、障害時
における障害回路ブロックの特定ができる。
【００１６】動作処理終了後、バス（ライン）７を使用
していた回路ブロック例えば２−１は、バス解放信号を
出力する。この信号はタイマ監視部４に入力され、タイ
マをリセットする。また、バス調停回路部６にも入力さ
れ、バス（ライン）７が解放されて、次の回路ブロック
例えば２−２がバス（ライン）７の使用を許可される。
していた回路ブロック例えば２−１は、バス解放信号を
出力する。この信号はタイマ監視部４に入力され、タイ
マをリセットする。また、バス調停回路部６にも入力さ
れ、バス（ライン）７が解放されて、次の回路ブロック
例えば２−２がバス（ライン）７の使用を許可される。
【００１７】いずれかの回路ブロック２−１〜ｎがバス
（ライン）７を獲得して、障害を起こした場合、タイマ
監視部４のタイマ（例えばカウンタ）がリセットされず
に、一定の設定時間が経過した場合障害発生と認定し、
回路ブロック例えば２−２のバス使用許可をリセット
し、障害が発生したことを通知する。
（ライン）７を獲得して、障害を起こした場合、タイマ
監視部４のタイマ（例えばカウンタ）がリセットされず
に、一定の設定時間が経過した場合障害発生と認定し、
回路ブロック例えば２−２のバス使用許可をリセット
し、障害が発生したことを通知する。
【００１８】障害発生が通知された場合、トレースメモ
リ３に書込まれているトレース情報により、どの回路ブ
ロック２−１〜ｎがどのような処理を行っていたとき
に、障害が発生したかを容易に特定することができる。
リ３に書込まれているトレース情報により、どの回路ブ
ロック２−１〜ｎがどのような処理を行っていたとき
に、障害が発生したかを容易に特定することができる。
【００１９】
【発明の効果】以上説明したように本発明は、いずれか
の回路ブロックがバス使用許可を得たときに、データを
トレースメモリに記憶し、バス（ライン）使用中に障害
が発生した場合、その回路ブロックのバス使用許可を強
制リセットすると共に障害発生を通知し、そのトレース
メモリのデータ内容を確認することにより、どの回路ブ
ロックが何の処理を行っていたときに、障害が発生した
かを容易に特定できる効果がある。
の回路ブロックがバス使用許可を得たときに、データを
トレースメモリに記憶し、バス（ライン）使用中に障害
が発生した場合、その回路ブロックのバス使用許可を強
制リセットすると共に障害発生を通知し、そのトレース
メモリのデータ内容を確認することにより、どの回路ブ
ロックが何の処理を行っていたときに、障害が発生した
かを容易に特定できる効果がある。
【図１】本発明の実施例のブロック図である。
１ ＣＰＵ ２−１〜ｎ 回路ブロック ３ トレースメモリ ４ タイマ監視部 ５ 書き込みパルス生成部 ６ バス調停回路部 ７ バスライン ８ 共有メモリ
Claims (3)
- 【請求項１】 複数の回路ブロックと、これ等回路ブロ
ックに対する共通メモリと、これ等回路ブロックと共通
メモリとを接続する共通バスとを含む情報処理装置にお
けるバス監視システムであって、前記回路ブロックに対
して択一的にバス使用許可を与えるバス調停手段と、こ
の調停手段によるバス使用許可に応答して計時を開始す
る計時手段と、前記バス使用許可が与えられた回路ブロ
ックから予め定められたトレースデータの書込みがなさ
れるトレースメモリと、前記バス使用の終了に応答して
前記計時手段のリセットをなす手段とを含むことを特徴
とするバス監視システム。 - 【請求項２】 前記計時手段は、予め定められた時間内
にリセットがない場合に警報を出力するように構成され
ていることを特徴とする請求項１記載のバス監視システ
ム。 - 【請求項３】 前記トレースメモリは、前記警報が出力
されたときに外部指令に応答してその記憶内容が読出し
制御されることを特徴とする請求項２記載のバス監視シ
ステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8194190A JPH1040217A (ja) | 1996-07-24 | 1996-07-24 | バス監視システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8194190A JPH1040217A (ja) | 1996-07-24 | 1996-07-24 | バス監視システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1040217A true JPH1040217A (ja) | 1998-02-13 |
Family
ID=16320450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8194190A Pending JPH1040217A (ja) | 1996-07-24 | 1996-07-24 | バス監視システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1040217A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001014972A1 (fr) * | 1998-02-25 | 2001-03-01 | Matsushita Electric Industrial Co., Ltd. | Appareil destine a surveiller un dispositif a memoire lsi |
-
1996
- 1996-07-24 JP JP8194190A patent/JPH1040217A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001014972A1 (fr) * | 1998-02-25 | 2001-03-01 | Matsushita Electric Industrial Co., Ltd. | Appareil destine a surveiller un dispositif a memoire lsi |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1040217A (ja) | バス監視システム | |
| JPH06187256A (ja) | バストレース機構 | |
| JP2587940B2 (ja) | Ｉｃテストシステム | |
| JP4892406B2 (ja) | 情報処理装置のトランザクション管理方法及び情報処理装置 | |
| JPH06195272A (ja) | バス調停回路 | |
| JP2002132743A (ja) | メモリアクセス監視装置、メモリアクセス監視方法およびメモリアクセス監視用プログラムを記録した記録媒体 | |
| JPH05282244A (ja) | 情報処理装置 | |
| JPH1196084A (ja) | 障害検出装置 | |
| JPH0754947B2 (ja) | 予備系監視方式 | |
| JPS6386053A (ja) | 情報処理装置 | |
| JP2614284B2 (ja) | データ処理システムのリセット回路 | |
| JP3341738B2 (ja) | メモリのエラー検出方式 | |
| JP2702832B2 (ja) | 低優先度アダプタの救済制御装置 | |
| JPH0313798Y2 (ja) | ||
| JP2004185318A (ja) | Ｃｐｕシステムの障害監視装置 | |
| JPH07230432A (ja) | 計算装置 | |
| JPS6128146B2 (ja) | ||
| JPH06350677A (ja) | 割込み要求型切替え要求信号監視方式 | |
| JPS60132247A (ja) | 共通バス使用制御方式 | |
| JPH0553934A (ja) | バスライン監視方式 | |
| JPH07271679A (ja) | メモリ診断回路 | |
| JPH0291750A (ja) | バススタック障害の診断方式 | |
| JPH0822441A (ja) | 情報処理装置およびその通信エラー検出方法 | |
| JPH0686144U (ja) | メモリ・アクセス制御装置 | |
| JPH04266147A (ja) | バスアダプタ装置 |