JPH1196084A - 障害検出装置 - Google Patents

障害検出装置

Info

Publication number
JPH1196084A
JPH1196084A JP9250821A JP25082197A JPH1196084A JP H1196084 A JPH1196084 A JP H1196084A JP 9250821 A JP9250821 A JP 9250821A JP 25082197 A JP25082197 A JP 25082197A JP H1196084 A JPH1196084 A JP H1196084A
Authority
JP
Japan
Prior art keywords
unit
bus
information
signal
acquired
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9250821A
Other languages
English (en)
Inventor
Riichi Kumagai
利一 熊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP9250821A priority Critical patent/JPH1196084A/ja
Publication of JPH1196084A publication Critical patent/JPH1196084A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】 【課題】 CPUのバス・バスサイクルに対して強制終
了を発生する必要が生じたときに、障害要因を持つユニ
ットを検出して認識できる。 【解決手段】 障害検出装置3は、共通バス4上のアド
レス情報及び主制御ユニット1の認識情報をモニターす
ると共に、モニター情報がメモリ・マップ上で実存する
値であるか否かを判別するモニター部8、共通バス4の
アクセス状態を監視してアクセスの有無を検出するバス
状態監視部9、共通バス4の所定時間内にアクセスが完
了するか否かを監視するタイマー部10、モニター部8
のアドレス情報及び主制御ユニットの認識情報を記憶す
る記憶部11、副制御ユニット2側からの応答信号が検
出されずタイマー部10がタイム・アウトするとエラー
信号を発生する信号発生部12、ユニット情報記憶部1
1の記憶情報を読み出し、障害管理ユニット6へ転送す
る処理部13、タイマー部10のタイム・アウト時に記
憶部11の情報に基いて障害ユニットを表示する障害表
示部14を備えて構成される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、バス使用権を持つ
主制御ユニットと、主制御ユニットによってアクセスさ
れる被制御ユニットとが共通バスに接続されたシステム
において、主制御ユニットと被制御ユニットの間でデー
タの送受を行っている際のユニットの障害を検出する障
害検出装置に関する。
【0002】
【従来の技術】例えば68000系バス・タイマーを例
にとって説明すると、このバス・タイマーの一般的な機
能は、バス・マスターによってドライブされたDS(デ
ータ・ストローブ)信号が、バスのタイム・アウト周期
よりも長い時間アクティブ状態を継続している場合、B
ERR(バス・エラー)信号をドライブしてバスの無効
保留状態を回避することである。
【0003】
【発明が解決しようとする課題】ところが、上述したバ
ス・タイマーでは、上記DS信号が所定時間以上の間ア
クティブされている要因や障害の発生元等を検出する機
能までは備えていなかった。このため、障害要因を究明
するまではバス・エラーが多発する場合が生ずるという
問題があった。
【0004】ところで、特定のバス・マスターが一定の
時間以上バスを占有しないように監視することを目的と
した情報処理装置が特開平3−240152号公報に開
示されている。
【0005】この情報処理装置は、中央処理装置、バス
使用権を獲得しうる複数の外部バスマスタ、バス権調停
機構(バスアービタ)を備えたバスコントローラにより
概略構成される。バスコントローラは、バス監視タイマ
とエラー情報レジスタとを備えている。バス監視タイマ
は、CPU以外のバスマスタが一定の時間以上バスを占
有しないように監視している。エラー情報レジスタは、
中央処理装置から直接アクセス可能で、特定のバスマス
タがバス使用権を放棄しないという障害を監視タイマが
検出したときに、どのバスマスタがバスを使用中であっ
たかという情報を保存している。
【0006】上記情報処理装置では、障害要因とどのバ
スマスター(中央処理装置以外の)がバスを使用中であ
ったかという情報を、バスの主マスターである中央処理
装置が保存している。このため、中央処理装置のCPU
が障害を起こした場合には、この障害を検出してその障
害情報を保存できないという問題を生ずる。
【0007】そこで、本発明は、上記の問題点を解消す
るためになされたものであって、CPUのバス・バスサ
イクル内に、強制終了を発生する必要が生じた場合に、
障害要因を持つユニットを検出して認識することができ
る障害検出装置を提供することを目的としている。
【0008】
【課題を解決するための手段】上記目的を達成するた
め、請求項1の発明は、バス使用権を獲得したユニット
からのアクセスによりユニット間で信号の送受が行なわ
れるように複数のユニットが共通バス4に接続され、前
記各ユニットとは別体に構成されて前記共通バスに配設
される障害検出装置3であって、前記共通バス上のアド
レス情報及び前記バス使用権を獲得したユニットを認識
するための情報をモニターし、前記バス使用権を獲得し
たユニットがドライブしているアドレス情報が実存する
値か否か判別するモニター手段8と、前記共通バスのア
クセス状態を監視し、前記バス使用権を獲得したユニッ
トが対象とするユニットにアクセスしたか否かを検出す
るバス状態監視手段9と、前記バス状態監視手段の検出
結果に基いて、前記共通バスの所定時間以内に前記バス
使用権を獲得したユニットのアクセスが完了するか否か
を監視するタイマー手段10と、前記モニター手段がモ
ニターした前記共通バス上のアドレス情報及び前記バス
使用権を獲得したユニットを認識するための情報を記憶
する記憶手段11と、前記バス使用権を獲得したユニッ
トによりアクセスされるユニット側によってドライブさ
れる応答信号が前記タイマー手段で検出されずに前記タ
イマー手段がタイム・アウトしたときに、前記バス使用
権を獲得したユニットのCPUのバス・サイクルに対し
て強制終了を誘発する信号を発生して前記共通バス上に
送出する信号発生手段12と、前記バス使用権を獲得し
たユニットによりアクセスされるユニット側によってド
ライブされる応答信号が前記タイマー手段で検出されず
に前記タイマー手段がタイム・アウトしたときに、前記
記憶手段に記憶された情報に基いて障害を起こしている
ユニットを表示する表示手段14とを備えたことを特徴
とする。
【0009】請求項2の発明は、バス使用権を持つ主制
御ユニット1と、前記主制御ユニットによってアクセス
される被制御ユニット2とが共通バス4に接続され、前
記主制御ユニット及び前記被制御ユニットとは別体に構
成されて前記共通バスに配設される障害検出装置3であ
って、前記共通バス上のアドレス情報及び前記主制御ユ
ニットを認識するための情報をモニターし、前記主制御
ユニットがドライブしているアドレス情報が実存する値
か否か判別するモニター手段8と、前記共通バスのアク
セス状態を監視し、前記主制御ユニットが前記被制御ユ
ニットにアクセスしたか否かを検出するバス状態監視手
段9と、前記バス状態監視手段の検出結果に基いて、前
記共通バスの所定時間以内に前記主制御ユニットのアク
セスが完了するか否かを監視するタイマー手段10と、
前記モニター手段がモニターした前記共通バス上のアド
レス情報及び前記主制御ユニットを認識するための情報
を記憶する記憶手段11と、前記被制御ユニット側によ
ってドライブされる応答信号が前記タイマー手段で検出
されずに前記タイマー手段がタイム・アウトしたとき
に、前記主制御ユニットのCPUのバス・サイクルに対
して強制終了を誘発する信号を発生して前記共通バス上
に送出する信号発生手段12と、前記被制御ユニット側
によってドライブされる応答信号が前記タイマー手段で
検出されずに前記タイマー手段がタイム・アウトしたと
きに、前記記憶手段に記憶された情報に基いて障害を起
こしているユニットを表示する表示手段14とを備えた
ことを特徴とする。
【0010】請求項3の発明は、請求項1又は2の障害
検出装置において、前記信号発生手段12が強制終了を
誘発する信号を発生したときに、前記記憶手段11に記
憶されている情報を読み出す処理手段13と、前記処理
手段13からの情報が転送される障害管理ユニット6
と、前記障害管理ユニットに転送された情報を読み出し
て表示する入出力手段7とを備えたことを特徴とする。
【0011】請求項4の発明は、請求項1の障害検出装
置において、前記モニター手段8は、前記アドレス情報
が存在するユニットを示しているのにも関わらず前記バ
ス・サイクルが前記共通バス4の所定時間以内に終了し
ないときに、前記バス使用権を獲得したユニットによっ
てアクセスされるユニットが障害を発生していると判別
し、前記アドレス情報が存在しないユニットを示し、か
つ前記バス・サイクルが前記共通バスの所定時間以内で
終了しないときに、前記バス使用権を獲得したユニット
が障害を発生していると判別することを特徴とする。
【0012】請求項5の発明は、請求項2の障害検出装
置において、前記モニター手段8は、前記アドレス情報
が存在する被制御ユニット2を示しているのにも関わら
ず前記バス・サイクルが前記共通バス4の所定時間以内
に終了しないときに、前記被制御ユニットが障害を発生
していると判別し、前記アドレス情報が存在しない被制
御ユニットを示し、かつ前記バス・サイクルが前記共通
バスの所定時間以内で終了しないときに、前記主制御ユ
ニット1が障害を発生していると判別することを特徴と
する。
【0013】請求項6の発明は、請求項1又は2の障害
検出装置において、前記表示手段14は、前記記憶手段
11に記憶された情報に基いて、障害を起こしているユ
ニットに該当する発光素子を点灯して表示することを特
徴とする。
【0014】請求項7の発明は、請求項1の障害検出装
置において、前記タイマー手段10は、前記共通バス4
に送出される前記バス使用権を獲得したユニットのシス
テム・クロックと同位相のクロックによってカウント動
作し、前記バス使用権を獲得したユニットによりアクセ
スされるユニット側によってドライブされる応答信号を
監視して所定時間経過後も尚アクティブにされないとき
に、タイム・アウトとして前記記憶手段11及び前記信
号発生手段12を起動し、前記タイム・アウトまでの間
に前記応答信号が入力されたときにリセットされること
を特徴とする。
【0015】請求項8の発明は、請求項2の障害検出装
置において、前記タイマー手段10は、前記共通バス4
に送出される前記主制御ユニット1のシステム・クロッ
クと同位相のクロックによってカウント動作し、前記被
制御ユニット2側によってドライブされる応答信号を監
視して所定時間経過後も尚アクティブにされないとき
に、タイム・アウトとして前記記憶手段11及び前記信
号発生手段12を起動し、前記タイム・アウトまでの間
に前記応答信号が入力されたときにリセットされること
を特徴とする。
【0016】請求項9の発明は、請求項1の障害検出装
置において、前記ユニットは、バス使用権を獲得したと
きのみ自ユニットを示す情報を前記共通バス4に送出
し、前記モニター手段8は、前記共通バスに送出された
情報に基いて、現在のバス・サイクルにおける前記バス
使用権を獲得したユニットを認識することを特徴とす
る。
【0017】請求項10の発明は、請求項2の障害検出
装置において、前記主制御ユニット1は、個々に自ユニ
ットを示す情報が設定されて前記共通バス4に複数接続
されており、前記主制御ユニットは、バス使用権を獲得
したときのみ前記自ユニットを示す情報を前記共通バス
に送出し、前記モニター手段8は、前記共通バスに送出
された情報に基いて、現在のバス・サイクルにおける前
記バス使用権を獲得したユニットを認識することを特徴
とする。
【0018】
【発明の実施の形態】図1は本発明による障害検出装置
を含むシステムの全体構成を示すブロック図、図2は本
発明による障害検出装置の内部構成を示すブロック図、
図3は図1のシステムにおける応答信号及びバス・エラ
ー信号の送受を示す図である。
【0019】図1に示すシステムは、主制御ユニットと
しての1つのバス・マスター・ユニット1と、例えばバ
イナリー・ビットによりアドレスが割り振られた被制御
ユニットとしての複数のスレーブ・ユニット2と、障害
検出装置3とがそれぞれ共通バスであるシステム・バス
4に接続されている。
【0020】バス・マスター・ユニット1は、CPU、
ROM、RAM、バス・バッファを備えて構成され、シ
ステム・バス4のバス使用権を持ち、何れかのスレーブ
・ユニット2との間でアドレス、データ、AS(Addres
s Strobe)、ECS(External Cycle Start)、バス・
マスター・ユニット認識情報(以下、バス・マスター番
号という)等の信号がシステム・バス4を通じて伝送さ
れる。
【0021】スレーブ・ユニット2は、例えばROM、
RAM、バス・バッファを備えたユニット、CPU、2
PORT.RAM、バス・バッファを備えたユニット、
通信用LSI、バス・バッファを備えたユニット等で構
成される。
【0022】図3に示すように、各スレーブ・ユニット
2は、バス・マスター・ユニット1によってアクセスさ
れ、このアクセスに対する応答信号(DSACK(Data
transfer and Size Acknowledge)0,1を発生する応
答信号発生手段としてのDSACK0,1発生回路2a
を有している。
【0023】図1に示すように、障害検出装置3は、バ
ス・マスター・ユニット1及びスレーブ・ユニット2と
は別体に構成されるもので、バス・タイマー・ユニット
5、障害管理ユニット6、コンソール7を備えている。
【0024】図2に示すように、バス・タイマー・ユニ
ット5は、バス・モニター部8、バス状態監視部9、タ
イマー部10、ユニット情報記憶部11、信号発生部1
2、処理部13、障害表示部14、障害管理ユニット・
インターフェース15を備えて構成される。
【0025】バス・モニター部8は、バス・マスター・
ユニット1がドライブしているアドレス信号をモニター
し、そのアドレス信号の値が存在するスレーブ・ユニッ
ト2であるか否か判別認識する。
【0026】具体的には、予め各スレーブ・ユニット2
毎の照合用のアドレス値が設定記憶されており、この照
合用のアドレス値と、バス・マスター・ユニット1がド
ライブしているアドレス信号の値とを比較し、それらの
値が一致すれば、存在するスレーブ・ユニット2である
と認識する。これに対し、両者の値が異なる場合には、
存在するスレーブ・ユニット2ではないと認識する。ま
た、バス・モニター部8は、システム・バス4に送出さ
れているバス・マスター・ユニット1のバス・マスター
番号をモニターしている。
【0027】バス状態監視部9は、バス・マスター・ユ
ニット1のCPUのバス・サイクルの開始(ECSがH
レベルからLレベルに変化する点)及び終了(ASがH
レベルからLレベルに変化し、再びHレベルに変化する
点)を監視している。
【0028】タイマー部10は、システム・バス4に送
出されているバス・マスター・ユニット1のシステム・
クロックと同位相のクロックによってカウント動作し、
スレーブ・ユニット2側によってドライブされる応答信
号(DSACK0,1)を監視して所定時間経過後も尚
アクティブされない場合に、タイム・アウトとしてユニ
ット情報記憶部11及び信号発生部12を起動する。
【0029】また、タイマー部10は、スレーブ・ユニ
ット2側によってドライブされる応答信号が入力された
ときにリセットされて復旧する。なお、DSACK0,
1は、16ビット以上のときの信号の一例であり、8ビ
ットの場合には、DTACKが応答信号としてスレーブ
・ユニット2から送出される。
【0030】ユニット情報記憶部11は、バス・モニタ
ー部8の信号により起動され、バス・マスター・ユニッ
ト1がドライブしているスレーブ・ユニット2のアドレ
ス信号の値と、バス・マスター・ユニット1が送出する
バス・マスター番号とを、ユニットを認識するための情
報としてバス・モニター部8を介して記憶している。ま
た、ユニット情報記憶部11は、タイマー部10のタイ
マー・カウントが終了したときに、記憶された情報(ア
ドレス値、バス・マスター番号)を障害表示部14に転
送している。
【0031】信号発生部12は、タイマー部10の信号
により起動され、スレーブ・ユニット2側によってドラ
イブされる応答信号が検出されずにタイマー・カウント
が終了したときに、バス・マスター・ユニット1のCP
Uのバス・サイクルに対して強制終了を誘発する信号と
してバス・エラー信号(BERR)を発生してシステム
・バス4上に送出している。
【0032】処理部13は、タイマー部10の信号によ
り起動され、信号発生部12がバス・エラー信号を発生
したときに、ユニット情報記憶部11に記憶されている
アドレス値とバス・マスター番号を読み出している。処
理部13は、読み出したアドレス値がバス・モニター部
8により存在するスレーブ・ユニット2を示すものと判
別されていた場合には、そのアドレス情報を障害情報と
して障害管理ユニット6に転送する。また、読み出した
アドレス値がバス・モニター部8によりスレーブ・ユニ
ット2として存在しない値と判別されていた場合には、
バス・マスター・ユニット1側による誤アドレス送出と
して、読み出したバス・マスター番号を障害情報として
障害管理ユニット6に転送する。
【0033】障害表示部14は、ユニット情報記憶部1
1に記憶された情報(アドレス値、バス・マスター番
号)に基いて下記(1)〜(3)の表示を図4に示すL
ED(発光素子)16の点灯により行っている。
【0034】図4に示すように、LED16は、スレー
ブ・ユニット2が障害状態のときに点灯するLED16
a、バス・マスター・ユニット1又はスレーブ・ユニッ
ト2のユニット番号に対応して点灯するLED16b、
バス・マスター・ユニット1が障害状態のときに点灯す
るLED16cを備えて構成される。
【0035】(1)バス・エラー状態を招いた時点のス
レーブ・ユニット2のユニット番号表示…例えばユニッ
ト番号3のスレーブ・ユニット2が障害状態であれば、
図4(a)に示すように、スレーブ・ユニットのLED
16aと3番目のLED16bを点灯する。
【0036】(2)バス・マスター・ユニットが1つの
ときのバス・マスター・ユニット1による誤アドレス送
出時の表示…図4(b)に示すように、バス・マスター
・ユニットのLED16cを点灯する。その際、1番目
のLED16bも一緒に点灯してもよい。
【0037】(3)バス・マスター・ユニット1が複数
のときのバス・マスター・ユニット1による誤アドレス
送出時のバス・マスター番号表示…例えばユニット番号
2のバス・マスター・ユニット1が障害状態であれば、
図4(c)に示すように、バス・マスター・ユニットの
LED16cと2番目のLED16bを点灯する。
【0038】障害管理ユニット・インターフェース15
は、障害管理ユニット6を起動して障害情報の転送制御
をする為のインターフェースであり、例えば2POR
T.RAMを備えて構成される。障害管理ユニット・イ
ンターフェース15では、2PORT.RAMに処理部
13から障害情報(パラレル・データ)が書き込まれる
と、障害管理ユニット6に割り込みを発生する。
【0039】障害管理ユニット6は、バス・タイマー・
ユニット5を含むシステム全体の障害監視及び障害処理
を実行するもので、障害管理ユニット・インターフェー
ス15より割り込みが入力されると、障害管理ユニット
・インターフェース15の2PORT.RAMに書き込
まれた障害情報(障害を起こしているスレーブ・ユニッ
ト2のアドレス値、バス・マスター・ユニット1のバス
・マスター番号)を読み出して記憶保存する。
【0040】コンソール7は、システムとのマンマシー
ン・インターフェース用の入出力装置であり、障害管理
ユニット6に記憶保存された障害情報を読み出して表示
する機能を有している。
【0041】具体的には、コンソール7は障害管理ユニ
ット6にRS232C等の通信インターフェースを介し
て接続されており、スイッチ操作により障害情報の読み
出し指令が障害管理ユニット6に送出されると、障害管
理ユニット6に記憶保存された障害情報がシリアルデー
タとしてコンソール7に転送され、この転送された障害
情報に応じた障害表示(例えば障害を起こしているスレ
ーブ・ユニット2のユニット名、ユニット番号、バス・
マスター・ユニット1のバス・マスター番号及びバス・
エラーによる障害要因等のメッセージ表示等がなされ
る。
【0042】次に、上記構成による障害検出装置の動作
を図5のフローチャート、図6及び図7のタイムチャー
トに基いて説明する。
【0043】図6及び図7において、(a)〜(g)は
システム・バス4側の信号であり、(a)はシステム・
クロック、(b)はアドレス・バス、(c)はバス・マ
スター番号、(d)は反転ECS(外部サイクル・スタ
ート)、(e)は反転AS、(f)は反転BERR(バ
ス・エラー)、(g)は反転DSACK0,1をそれぞ
れ示している。尚、(d)〜(g)の各信号はアクティ
ブ・ロウで図示している。
【0044】また、データ・バス信号に関しては図示を
省略している。バス・サイクルは、システム・バス4上
に送出されるECSがHレベルからLレベルに変化し、
再びHレベルに変化してから、ASがHレベルからLレ
ベルに変化して再びHレベルに戻るまでの期間を1サイ
クルとしている。
【0045】図6及び図7において、(h)〜(m)は
バス・タイマー・ユニット5側の各部の状態を示し、
(h)はバス状態監視部9、(i)はバス・モニター部
8、(j)はタイマー部10、(k)は信号発生部1
2、(l)はユニット情報記憶部11、(m)は処理部
13の状態をそれぞれ示している。なお、(h)〜
(m)の各部の能動状態をアクティブ・ロウで図示して
いる。
【0046】バス・マスター・ユニット1のCPUより
システム・バス4を通じてスレーブ・ユニット2へのア
クセスが開始されると(ST1)、バス状態監視部9が
バス・サイクルの開始を検出する(ST2)。バス状態
監視部9は、システム・バス4上のECS(図6及び図
7の反転ECSのLレベル)を検出すると、能動状態と
なる。これにより、バス・サイクルの開始が検出され
る。
【0047】次に、バス・モニター部8がアドレス値の
モニターを開始する(ST3)。バス・モニター部8で
は、バス・マスター・ユニット1がドライブしているア
ドレス信号の値をチェックし、その値が存在するスレー
ブ・ユニット2の値を示すものであるか否かをチェック
する。そして、システム・バス4上に送出されるASが
HレベルからLベルに変化すると、バス・モニター部8
は能動状態となる。
【0048】バス・モニター部8はタイマー部10及び
ユニット情報記憶部11を起動する(ST3)。タイマ
ー部10が起動されると、この起動後の次のシステム・
クロックの立ち上がりでタイマー部10のタイマーをス
タートする。ユニット情報記憶部11は、システム・バ
ス4上のアドレス信号の値をバス・モニター部8を介し
て記憶する(ST4)。
【0049】そして、タイマー部10におけるタイマー
・カウントが終了せず(ST5−N0)、タイマー部1
0がスレーブ・ユニット2側からドライブされているD
SACK0,DSACK1を検出すると(ST6−YE
S)、タイマー部10はカウントを中止してリセット
し、復旧する(ST7)。同時に、バス・タイマー・ユ
ニット5のバス・モニター部8、バス状態監視部9、ユ
ニット情報記憶部11が復旧する。その際、ユニット情
報記憶部11の記憶内容も消去される。その後、バス・
マスター・ユニット1のCPUがシステム・クロックの
タイミングでDSACK0,DSACK1を認識する
と、システム・バス4上のASをHレベルに戻し、バス
・マスター・ユニット1のCPUが正常終了する。
【0050】これに対し、タイマー部10におけるタイ
マー・カウント中(タイマー監視中)にDSACK0,
DSACK1が検出されず、タイマー・カウントが終了
すると(ST5−YES)、タイマー部10が信号発生
部12及びユニット情報記憶部を起動する(ST8)。
【0051】これにより、信号発生部12は、システム
・バス4へバス・エラー信号(BERR)を発生する
(ST9)。同時に、処理部13を介さずにユニット情
報記憶部11の記憶情報(アドレス値、バス・マスター
番号)に基いて障害が発生しているユニットを障害表示
部14に表示し、タイマー部10が処理部13を起動す
る(ST9)。
【0052】そして、処理部13がユニット情報記憶部
11の記憶情報を読み出し、障害管理ユニット6を起動
して読み出した記憶情報を障害情報として障害管理ユニ
ット6に転送する(ST10)。
【0053】障害管理ユニット6に転送された障害情報
は、必要に応じてコンソール7のスイッチ操作により読
み出される。そして、コンソール7は、読み出した障害
情報に応じた障害表示を行う。
【0054】上記動作に並行して、バス・マスター・ユ
ニット1がシステム・クロックのタイミングでシステム
・バス4上のバス・エラー信号を認識すると、システム
・バス4上のASをHレベルに戻してCPUの動作復旧
を開始する。そして、システム・バス4上のASがHレ
ベルになると、信号発生部12が発生するバス・エラー
信号をHレベルに戻して復旧する。
【0055】次に、処理部13は、信号発生部12が発
生するバス・エラー信号の復旧を検出すると、バス・モ
ニター部8、バス状態監視部9、ユニット情報記憶部1
1をリセットし復旧する。その際、ユニット情報記憶部
11の記憶内容も消去される。そして、処理部13は、
障害管理ユニット6への障害情報の転送が終了すると復
旧する。
【0056】このように、上記実施の形態では、バス・
マスター・ユニット1がドライブしているアドレス信号
をモニターし、アドレス信号の値が存在するスレーブ・
ユニット2であるか否かを判別する。そして、アドレス
信号の値が実際に存在するスレーブ・ユニット2の値で
あるにも関わらずバス・サイクルがバスの所定時間以内
に終了しない場合には、バス・エラー信号をドライブし
てバス・マスター・ユニット1の無効な動作中断状態を
回避する。そして、スレーブ・ユニット2側の障害と判
断し、その際にバス・モニター部8がモニターしたアド
レス値をユニット情報記憶部11に記憶する。
【0057】また、バス・マスター・ユニット1がドラ
イブしているアドレス信号の値が存在しないスレーブ・
ユニット2と判別され、かつバス・サイクルがバスの所
定時間以内で終了しない場合にもバス・エラー信号をド
ライブする。そして、バス・マスター・ユニット1側の
障害と判断し、その際にバス・モニター部8がモニター
したバス・マスター番号をユニット情報記憶部11に記
憶する。
【0058】そして、上記動作に並行して、ユニット情
報記憶部11に記憶されたアドレス値或いはバス・マス
ター番号の何れか一方又は双方を障害表示部14に表示
すると共に、システムの障害管理(監視及び処理)を実
行する障害管理ユニット15に障害情報を転送してい
る。
【0059】従って、上記実施の形態によれば、バス使
用権を持つバス・マスター・ユニット1とは別体に構成
される障害検出装置3がシステム・バス4に接続されて
いるので、バス使用権を持つバス・マスター・ユニット
1を占有することなく、各ユニット1、2の障害を確実
に検出することができる。
【0060】そして、障害表示部14のLEDの点灯表
示、又はコンソール7のスイッチ操作で障害管理ユニッ
ト6から読み出される障害情報の表示により、障害要因
を持つユニットを確認することができる。その際、上記
障害表示部14による表示は、処理部13を介さずに行
うことができる。しかも、障害に対する対応、対策処置
が短時間で行え、障害情報のデータを記憶保存すること
ができる。
【0061】ユニット情報記憶部11に記憶された記憶
情報は、バス・エラーを発生したときに、処理部13か
ら障害管理ユニットインターフェース15を介して障害
管理ユニット6に転送されるので、データ伝送が行われ
る主制御ユニット1及び被制御ユニット2とは別のユニ
ットで各ユニット1,2の障害情報を管理することがで
きる。
【0062】ユニット情報記憶部11に記憶された記憶
情報に基づくバス・モニター部8の判断により、主制御
ユニット1、被制御ユニット2の何れのユニットで障害
を起こしているかを検出することができる。
【0063】ところで、上記実施の形態では、バス使用
権を持つバス・マスター・ユニット1を1つとして説明
したが、複数設けてもよい。その場合、各バス・マスタ
ー・ユニット1にはバス・マスター番号が割り当てられ
る。このバス・マスター番号は、バス・タイマー・ユニ
ット5のバス・モニター部8で監視される。図8は、3
つのバス・マスター・ユニット1がシステム・バス4に
接続されたシステム構成を示している。
【0064】図8のシステムにおいて、各バス・マスタ
ー・ユニット1(1A,1B,1C)はバス・バッファ
17(17A,17B,17C)を有しており、自ユニ
ットがバス使用権を獲得した場合にのみ、自ユニットの
バス・バッファ17をイネーブルとし、バス使用権を獲
得していない状態では、常にバス・バッファ17がディ
ゼーブル状態を維持している。
【0065】また、図8に示す規模のシステムの場合、
バス・マスター番号は、各バス・マスター・ユニット毎
に例えば2ビット或いは3ビット構成によるバイナリに
よって表される。
【0066】各バス・マスター・ユニット1A,1B,
1Cは、自ユニットのバス・マスター番号に対応する値
を自ユニット内部で固定値として設定し、自ユニットが
バス使用権を獲得した際にその値(バス・マスター番
号)をバス・バッファ17を介してシステム・バス4へ
送出する。そして、バス・タイマー・ユニット5のバス
・モニター部8は、バス・マスター・ユニット1(1
A,1B,1Cのいずれか)よりシステム・バス4に送
出されたバス・マスター番号を受信し、現在のバス・サ
イクルにおいてバス使用権を獲得しているバス・マスタ
ー・ユニットを認識する。
【0067】なお、本実施の形態による障害検出装置3
は、システム・バス4に複数のユニットが接続された構
成において、いずれかの一つのユニットがバス使用権を
獲得したとき、そのユニットがバス・マスター・ユニッ
ト1となり、その他のユニットがスレーブ・ユニット2
となるようなシステムに適用することができる。
【0068】また、上記実施の形態では、バス・タイマ
ー・ユニット5内の処理部13に対し、障害管理ユニッ
ト・インターフェース15を介して外部に障害管理ユニ
ット6を接続する構成としたが、障害管理ユニット6を
バス・タイマー・ユニット5内に設ける構成としてもよ
い。
【0069】
【発明の効果】以上説明したように、本発明によれば、
以下に示す効果を奏する。バス使用権を持つ主制御ユニ
ットを占有することなく、各ユニットの障害を確実に検
出することができる。そして、障害要因を持つユニット
の確認が可能なので、障害に対する対応、対策処置が短
時間で行え、障害情報のデータも記憶保存することがで
きる。データ伝送が行われる主制御ユニット及び被制御
ユニットとは別ユニットで各ユニットの障害情報を管理
することができる。システムを構成するユニットのう
ち、主制御ユニット、被制御ユニットの何れのユニット
で障害を起こしているかを検出することができる。障害
を起こしているユニットを目視により確認することがで
きる。
【図面の簡単な説明】
【図1】本発明による障害検出装置を含むシステムの全
体構成を示すブロック図
【図2】本発明による障害検出装置の内部構成を示すブ
ロック図
【図3】図1のシステムにおける応答信号及びバス・エ
ラー信号の送受を示す図
【図4】本発明による障害検出装置の障害表示部の表示
例を示す図
【図5】本発明による障害検出装置の動作を示すフロー
チャート
【図6】本発明による障害検出装置の正常動作時のタイ
ミングチャート
【図7】本発明による障害検出装置の障害発生時のタイ
ミングチャート
【図8】本発明による障害検出装置の他の実施の形態を
示す図で、3つのバス・マスター・ユニットがシステム
・バスに接続されたシステム構成図
【符号の説明】
1…バス・マスター・ユニット(主制御ユニット)、2
…スレーブ・ユニット(被制御ユニット)、3…障害検
出装置、4…システム・バス(共通バス)、5…バス・
タイマー・ユニット、6…障害管理ユニット、7…コン
ソール(入出力手段)、8…バス・モニター部(モニタ
ー手段)、9…バス状態監視部(バス状態監視手段)、
10…タイマー部(タイマー手段)、11…ユニット情
報記憶部(記憶手段)、12…信号発生部(信号発生手
段)、13…処理部(処理手段)、14…障害表示部
(表示手段)、15…障害管理ユニット・インターフェ
ース。

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 バス使用権を獲得したユニットからのア
    クセスによりユニット間で信号の送受が行なわれるよう
    に複数のユニットが共通バス(4)に接続され、前記各
    ユニットとは別体に構成されて前記共通バスに配設され
    る障害検出装置(3)であって、 前記共通バス上のアドレス情報及び前記バス使用権を獲
    得したユニットを認識するための情報をモニターし、前
    記バス使用権を獲得したユニットがドライブしているア
    ドレス情報が実存する値か否か判別するモニター手段
    (8)と、 前記共通バスのアクセス状態を監視し、前記バス使用権
    を獲得したユニットが対象とするユニットにアクセスし
    たか否かを検出するバス状態監視手段(9)と、 前記バス状態監視手段の検出結果に基いて、前記共通バ
    スの所定時間以内に前記バス使用権を獲得したユニット
    のアクセスが完了するか否かを監視するタイマー手段
    (10)と、 前記モニター手段がモニターした前記共通バス上のアド
    レス情報及び前記バス使用権を獲得したユニットを認識
    するための情報を記憶する記憶手段(11)と、 前記バス使用権を獲得したユニットによりアクセスされ
    るユニット側によってドライブされる応答信号が前記タ
    イマー手段で検出されずに前記タイマー手段がタイム・
    アウトしたときに、前記バス使用権を獲得したユニット
    のCPUのバス・サイクルに対して強制終了を誘発する
    信号を発生して前記共通バス上に送出する信号発生手段
    (12)と、 前記バス使用権を獲得したユニットによりアクセスされ
    るユニット側によってドライブされる応答信号が前記タ
    イマー手段で検出されずに前記タイマー手段がタイム・
    アウトしたときに、前記記憶手段に記憶された情報に基
    いて障害を起こしているユニットを表示する表示手段
    (14)とを備えたことを特徴とする障害検出装置。
  2. 【請求項2】 バス使用権を持つ主制御ユニット(1)
    と、前記主制御ユニットによってアクセスされる被制御
    ユニット(2)とが共通バス(4)に接続され、前記主
    制御ユニット及び前記被制御ユニットとは別体に構成さ
    れて前記共通バスに配設される障害検出装置(3)であ
    って、 前記共通バス上のアドレス情報及び前記主制御ユニット
    を認識するための情報をモニターし、前記主制御ユニッ
    トがドライブしているアドレス情報が実存する値か否か
    判別するモニター手段(8)と、 前記共通バスのアクセス状態を監視し、前記主制御ユニ
    ットが前記被制御ユニットにアクセスしたか否かを検出
    するバス状態監視手段(9)と、 前記バス状態監視手段の検出結果に基いて、前記共通バ
    スの所定時間以内に前記主制御ユニットのアクセスが完
    了するか否かを監視するタイマー手段(10)と、 前記モニター手段がモニターした前記共通バス上のアド
    レス情報及び前記主制御ユニットを認識するための情報
    を記憶する記憶手段(11)と、 前記被制御ユニット側によってドライブされる応答信号
    が前記タイマー手段で検出されずに前記タイマー手段が
    タイム・アウトしたときに、前記主制御ユニットのCP
    Uのバス・サイクルに対して強制終了を誘発する信号を
    発生して前記共通バス上に送出する信号発生手段(1
    2)と、 前記被制御ユニット側によってドライブされる応答信号
    が前記タイマー手段で検出されずに前記タイマー手段が
    タイム・アウトしたときに、前記記憶手段に記憶された
    情報に基いて障害を起こしているユニットを表示する表
    示手段(14)とを備えたことを特徴とする障害検出装
    置。
  3. 【請求項3】 前記信号発生手段(12)が強制終了を
    誘発する信号を発生したときに、前記記憶手段(11)
    に記憶されている情報を読み出す処理手段(13)と、 前記処理手段(13)からの情報が転送される障害管理
    ユニット(6)と、 前記障害管理ユニットに転送された情報を読み出して表
    示する入出力手段(7)とを備えた請求項1又は2記載
    の障害検出装置。
  4. 【請求項4】 前記モニター手段(8)は、前記アドレ
    ス情報が存在するユニットを示しているのにも関わらず
    前記バス・サイクルが前記共通バス(4)の所定時間以
    内に終了しないときに、前記バス使用権を獲得したユニ
    ットによってアクセスされるユニットが障害を発生して
    いると判別し、前記アドレス情報が存在しないユニット
    を示し、かつ前記バス・サイクルが前記共通バスの所定
    時間以内で終了しないときに、前記バス使用権を獲得し
    たユニットが障害を発生していると判別する請求項1記
    載の障害検出装置。
  5. 【請求項5】 前記モニター手段(8)は、前記アドレ
    ス情報が存在する被制御ユニット(2)を示しているの
    にも関わらず前記バス・サイクルが前記共通バス(4)
    の所定時間以内に終了しないときに、前記被制御ユニッ
    トが障害を発生していると判別し、前記アドレス情報が
    存在しない被制御ユニットを示し、かつ前記バス・サイ
    クルが前記共通バスの所定時間以内で終了しないとき
    に、前記主制御ユニット(1)が障害を発生していると
    判別する請求項2記載の障害検出装置。
  6. 【請求項6】 前記表示手段(14)は、前記記憶手段
    (11)に記憶された情報に基いて、障害を起こしてい
    るユニットに該当する発光素子を点灯して表示する請求
    項1又は2記載の障害検出装置。
  7. 【請求項7】 前記タイマー手段(10)は、前記共通
    バス(4)に送出される前記バス使用権を獲得したユニ
    ットのシステム・クロックと同位相のクロックによって
    カウント動作し、前記バス使用権を獲得したユニットに
    よりアクセスされるユニット側によってドライブされる
    応答信号を監視して所定時間経過後も尚アクティブにさ
    れないときに、タイム・アウトとして前記記憶手段(1
    1)及び前記信号発生手段(12)を起動し、前記タイ
    ム・アウトまでの間に前記応答信号が入力されたときに
    リセットされる請求項1記載の障害検出装置。
  8. 【請求項8】 前記タイマー手段(10)は、前記共通
    バス(4)に送出される前記主制御ユニット(1)のシ
    ステム・クロックと同位相のクロックによってカウント
    動作し、前記被制御ユニット(2)側によってドライブ
    される応答信号を監視して所定時間経過後も尚アクティ
    ブにされないときに、タイム・アウトとして前記記憶手
    段(11)及び前記信号発生手段(12)を起動し、前
    記タイム・アウトまでの間に前記応答信号が入力された
    ときにリセットされる請求項2記載の障害検出装置。
  9. 【請求項9】 前記ユニットは、バス使用権を獲得した
    ときのみ自ユニットを示す情報を前記共通バス(4)に
    送出し、 前記モニター手段(8)は、前記共通バスに送出された
    情報に基いて、現在のバス・サイクルにおける前記バス
    使用権を獲得したユニットを認識する請求項1記載の障
    害検出装置。
  10. 【請求項10】 前記主制御ユニット(1)は、個々に
    自ユニットを示す情報が設定されて前記共通バス(4)
    に複数接続されており、 前記主制御ユニットは、バス使用権を獲得したときのみ
    前記自ユニットを示す情報を前記共通バスに送出し、 前記モニター手段(8)は、前記共通バスに送出された
    情報に基いて、現在のバス・サイクルにおける前記バス
    使用権を獲得したユニットを認識する請求項2記載の障
    害検出装置。
JP9250821A 1997-09-16 1997-09-16 障害検出装置 Pending JPH1196084A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9250821A JPH1196084A (ja) 1997-09-16 1997-09-16 障害検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9250821A JPH1196084A (ja) 1997-09-16 1997-09-16 障害検出装置

Publications (1)

Publication Number Publication Date
JPH1196084A true JPH1196084A (ja) 1999-04-09

Family

ID=17213544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9250821A Pending JPH1196084A (ja) 1997-09-16 1997-09-16 障害検出装置

Country Status (1)

Country Link
JP (1) JPH1196084A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030057808A (ko) * 2001-12-29 2003-07-07 엘지전자 주식회사 Pld를 이용하여 에러를 검출하고 전달하는 방법 및 장치
JP2006099527A (ja) * 2004-09-30 2006-04-13 Oki Electric Ind Co Ltd システムlsi
JP2009193305A (ja) * 2008-02-14 2009-08-27 Renesas Technology Corp マルチコアlsi
JP2012248205A (ja) * 2012-07-26 2012-12-13 Renesas Electronics Corp マルチコアlsi

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030057808A (ko) * 2001-12-29 2003-07-07 엘지전자 주식회사 Pld를 이용하여 에러를 검출하고 전달하는 방법 및 장치
JP2006099527A (ja) * 2004-09-30 2006-04-13 Oki Electric Ind Co Ltd システムlsi
JP2009193305A (ja) * 2008-02-14 2009-08-27 Renesas Technology Corp マルチコアlsi
US8370556B2 (en) 2008-02-14 2013-02-05 Renesas Electronics Corporation Multi-core data processor
JP2012248205A (ja) * 2012-07-26 2012-12-13 Renesas Electronics Corp マルチコアlsi

Similar Documents

Publication Publication Date Title
US4890224A (en) Method and apparatus for fault tolerant communication within a computing system
US6145102A (en) Transmission of an error message over a network by a computer which fails a self-test
US8656208B2 (en) Communication system with automatic restoring function against faulty operation and restoring method thereof
JPH0812621B2 (ja) 情報転送方法及び装置
JPH0347537B2 (ja)
JPH0651802A (ja) バックアップ機能を有するプログラマブル・コントローラ
JPH08241173A (ja) ディスク記憶装置制御システム
KR910007643B1 (ko) 펜디드 버스를 이용하는 인터럽트를 제공하기 위한 장치 및 방법
CN110580235B (zh) 一种sas扩展器通信方法及装置
EP0333593A2 (en) A data processing system capable of fault diagnosis
JP2013197677A (ja) 画像処理装置、画像形成装置、異常管理処理方法及び異常管理処理プログラム
US6389554B1 (en) Concurrent write duplex device
JPH1196084A (ja) 障害検出装置
US6182175B1 (en) Serial data transfer process, and synchronous serial bus interface implementing such process
JPH06259343A (ja) 多重バス制御方式及びそれを用いたシステム
EP0548077B1 (en) High speed active bus
JPH10222204A (ja) プロセス入出力装置の二重化方法
JPH08185329A (ja) データ処理装置
JP2660980B2 (ja) 並列バスシステムを備えたデータ伝送装置
JPH09160840A (ja) バス通信装置
JPH11120154A (ja) コンピュータシステムにおけるアクセス制御装置および方法
KR930006862B1 (ko) 전자교환기의 신호단말그룹 버스 삼중화 신호 감시회로
KR960012355B1 (ko) 다중프로세서 시스템에서의 캐쉬간 직접 데이타 전송 지원 제어장치
JP2513399B2 (ja) 調停回路障害検出方式
JP2802091B2 (ja) 割込ベクタ制御方式