JP2660980B2 - 並列バスシステムを備えたデータ伝送装置 - Google Patents
並列バスシステムを備えたデータ伝送装置Info
- Publication number
- JP2660980B2 JP2660980B2 JP6510560A JP51056094A JP2660980B2 JP 2660980 B2 JP2660980 B2 JP 2660980B2 JP 6510560 A JP6510560 A JP 6510560A JP 51056094 A JP51056094 A JP 51056094A JP 2660980 B2 JP2660980 B2 JP 2660980B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- signal
- units
- access
- control line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/378—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a parallel poll method
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】 本発明は、アドレスバス、データバス及び制御バスか
ら構成された並列バスシステムと、このバスシステムに
接続された複数のユニットとの備えたデータ伝送装置に
関する。
ら構成された並列バスシステムと、このバスシステムに
接続された複数のユニットとの備えたデータ伝送装置に
関する。
この種の装置はドイツ特許出願第P4121152.9号明細書
によって提案されている。この既提案においてはユニッ
トはサブラック内の差込み部に接続されている。ユニッ
トの内の１つはアクセスサイクル中に処理装置として他
のユニットの１つにアドレス制御式に読出しアクセス又
は書込みアクセスする。アクセスサイクルは擾乱のない
アクセスの場合処理装置へのACK（肯定応答）信号でも
って終了する。自動化装置ではユニットは例えば中央コ
ントローラモジュール、入出力モジュール、通信プロセ
ッサ又はインターフェース・モジュールとして形成され
る。自動化装置のサブラックはそのバックパネルに差込
み部内のユニットの電気的接続を行うための１つ又は複
数のバスプリント板を有している。自動化の課題を解決
するための制御プログラムを取扱う中央コントローラモ
ジュールはこのバックパネルバスを介して他のモジュー
ルへ読出しアクセス又は書込みアクセスする。後者のモ
ジュールは、アクセスが成功裏に実施される場合には、
ACK信号Readyでもってアクセスを終了する。アクセス時
間は中央コントローラモジュールのいわゆるタイマーに
よって監視される。中央コントローラモジュールがACK
信号を検知することなく、このタイマーが動作終了する
場合には、この中央コントローラモジュールはアクセス
を失敗の下に中断する。複雑な自動化課題用の自動化装
置は１つの中央コントローラと、これに接続された複数
の拡張装置とからしばしば構成される。存在していない
ユニット又は欠陥のあるユニットへのアクセスを監視す
るためのタイマーの走行時間は、誤報告を確実に排除し
得るようにするために、確実性を増す分だけ高められて
自動化装置の最長アクセス期間に設定されなければなら
ない。従って、時間測定によってアクセスエラーを検知
するための時間（QVZ＝ACK遅延）はこの検知方法の場合
にはエラーのないアクセスの最長時間より常に長い。さ
らに、タイマーの設定は複雑な問題である。何故なら
ば、アクセス時間は多数のパラメータに依存するからで
ある。QVZ時間はあまりにも大きく設定してはならな
い。というのは、このQVZ時間はバス保持時間を基本的
に決定し、システムパワーに擾乱的に作用するからであ
る。
によって提案されている。この既提案においてはユニッ
トはサブラック内の差込み部に接続されている。ユニッ
トの内の１つはアクセスサイクル中に処理装置として他
のユニットの１つにアドレス制御式に読出しアクセス又
は書込みアクセスする。アクセスサイクルは擾乱のない
アクセスの場合処理装置へのACK（肯定応答）信号でも
って終了する。自動化装置ではユニットは例えば中央コ
ントローラモジュール、入出力モジュール、通信プロセ
ッサ又はインターフェース・モジュールとして形成され
る。自動化装置のサブラックはそのバックパネルに差込
み部内のユニットの電気的接続を行うための１つ又は複
数のバスプリント板を有している。自動化の課題を解決
するための制御プログラムを取扱う中央コントローラモ
ジュールはこのバックパネルバスを介して他のモジュー
ルへ読出しアクセス又は書込みアクセスする。後者のモ
ジュールは、アクセスが成功裏に実施される場合には、
ACK信号Readyでもってアクセスを終了する。アクセス時
間は中央コントローラモジュールのいわゆるタイマーに
よって監視される。中央コントローラモジュールがACK
信号を検知することなく、このタイマーが動作終了する
場合には、この中央コントローラモジュールはアクセス
を失敗の下に中断する。複雑な自動化課題用の自動化装
置は１つの中央コントローラと、これに接続された複数
の拡張装置とからしばしば構成される。存在していない
ユニット又は欠陥のあるユニットへのアクセスを監視す
るためのタイマーの走行時間は、誤報告を確実に排除し
得るようにするために、確実性を増す分だけ高められて
自動化装置の最長アクセス期間に設定されなければなら
ない。従って、時間測定によってアクセスエラーを検知
するための時間（QVZ＝ACK遅延）はこの検知方法の場合
にはエラーのないアクセスの最長時間より常に長い。さ
らに、タイマーの設定は複雑な問題である。何故なら
ば、アクセス時間は多数のパラメータに依存するからで
ある。QVZ時間はあまりにも大きく設定してはならな
い。というのは、このQVZ時間はバス保持時間を基本的
に決定し、システムパワーに擾乱的に作用するからであ
る。
上述したACK方法は二地点間接続、即ち、一方のユニ
ットから他方のユニットへのデータ伝送に適する。１つ
のユニットと複数の他のアドレス指定されたユニットと
の間のACK制御された伝送はしかしながら可能ではな
い。というのは、最高速度で応答するユニットのACK報
告は優勢的であり、遅いACK報告の生起時点を隠してし
まうからである。最後に行われたACKはそのために検知
可能ではない。複数のユニットへの伝送は時間制御され
て展開される。その場合、タイムスロットパターンは上
述したQVZ時間の大きさである。従って、複数のユニッ
トへアクセスするために必要な時間は二地点間アクセス
のために必要な最長時間より長い。
ットから他方のユニットへのデータ伝送に適する。１つ
のユニットと複数の他のアドレス指定されたユニットと
の間のACK制御された伝送はしかしながら可能ではな
い。というのは、最高速度で応答するユニットのACK報
告は優勢的であり、遅いACK報告の生起時点を隠してし
まうからである。最後に行われたACKはそのために検知
可能ではない。複数のユニットへの伝送は時間制御され
て展開される。その場合、タイムスロットパターンは上
述したQVZ時間の大きさである。従って、複数のユニッ
トへアクセスするために必要な時間は二地点間アクセス
のために必要な最長時間より長い。
本発明は、肯定応答しないアドレスへのアクセスの最
適時間での中断並びに同時に複数のユニットへのACK制
御されたアクセスを可能にする並列バスシステムを備え
たデータ伝送装置を提供することを課題とする。
適時間での中断並びに同時に複数のユニットへのACK制
御されたアクセスを可能にする並列バスシステムを備え
たデータ伝送装置を提供することを課題とする。
この課題を解決するために、本発明による装置は請求
項１の特徴部分を有する。本発明による装置の有利な実
施態様は請求項２乃至７に記載されている。
項１の特徴部分を有する。本発明による装置の有利な実
施態様は請求項２乃至７に記載されている。
次に、本発明の一実施例が示されている図面に基づい
て、本発明並びにその実施態様及び利点を詳細に説明す
る。
て、本発明並びにその実施態様及び利点を詳細に説明す
る。
図１は本発明による装置のブロック図を示す。
図２は主要な制御信号のタイムチャートを示す。
図１において、４つのユニット３、４、５、６が接続
されている第１制御ライン１及び第２制御ライン２は、
プルアップ抵抗７、８によってハイレベルにもたらされ
ている。処理装置としてのユニット３は第１制御ライン
１のレベルをACK信号Readyとして評価し、第２制御ライ
ン２のレベルを報告信号SR（システム・レディ）として
評価する。スイッチ９、10、11を介してユニット４、
５、６内のACK信号Ready、及びスイッチ12、13、14を介
してユニット４、５、６内の報告信号SRがそれぞれロー
レベルにもたらされる。静止状態ではACK信号Readyのス
イッチ９、10、11は全て開いている。従って、第１制御
ライン１はハイレベルにある。それとは逆に、報告信号
SRのスイッチ12、13、14は静止状態では閉じており、そ
れゆえ第２制御ライン２はローレベルになっている。ユ
ニット４、５又は６の１つがそのスイッチ９、10又は11
のスイッチング状態を変化させると、第１制御ライン１
のレベルは直ちにローにもたらされる。従って、第１制
御ライン１のローレベルは優勢的状態と称することがで
きる。というのは、このローレベルは劣勢的状態として
のハイレベルに重畳し、これを覆い隠すからである。そ
れに対して、第２制御ライン２ではスイッチ12、13、14
の１つが開いても何も変化しない。即ち、優勢的ロー状
態は操作されない他の両スイッチによって維持され続け
る。
されている第１制御ライン１及び第２制御ライン２は、
プルアップ抵抗７、８によってハイレベルにもたらされ
ている。処理装置としてのユニット３は第１制御ライン
１のレベルをACK信号Readyとして評価し、第２制御ライ
ン２のレベルを報告信号SR（システム・レディ）として
評価する。スイッチ９、10、11を介してユニット４、
５、６内のACK信号Ready、及びスイッチ12、13、14を介
してユニット４、５、６内の報告信号SRがそれぞれロー
レベルにもたらされる。静止状態ではACK信号Readyのス
イッチ９、10、11は全て開いている。従って、第１制御
ライン１はハイレベルにある。それとは逆に、報告信号
SRのスイッチ12、13、14は静止状態では閉じており、そ
れゆえ第２制御ライン２はローレベルになっている。ユ
ニット４、５又は６の１つがそのスイッチ９、10又は11
のスイッチング状態を変化させると、第１制御ライン１
のレベルは直ちにローにもたらされる。従って、第１制
御ライン１のローレベルは優勢的状態と称することがで
きる。というのは、このローレベルは劣勢的状態として
のハイレベルに重畳し、これを覆い隠すからである。そ
れに対して、第２制御ライン２ではスイッチ12、13、14
の１つが開いても何も変化しない。即ち、優勢的ロー状
態は操作されない他の両スイッチによって維持され続け
る。
図２はACK信号Ready、報告信号SR及び二地点間アクセ
スの際の読出しサイクルのための読出し信号RDのタイム
チャートを示す。（読出し及び書込みのない）静止期間
では全てのユニットは報告信号SRをローレベルに保持し
ている。読出し信号RDの立下がりエッジ15によって、ア
ドレス指定されない全てのユニットは報告信号SRをハイ
レベルに切換える。アドレス指定されたモジュールは、
報告信号SRを、同様に読出し信号RDの立下がりエッジ15
の後、データの受取りもしくは引渡しが行われるまでず
っと、ローレベルに維持している。報告信号SRの立上が
りエッジ16の時点でデータの引渡しが終了する。同時に
ACK信号Readyは立下がりエッジ17でもってローレベルへ
切換えられる。ACK信号Readyのローレベルは処理装置に
とってはアクセスを順序通りに終わらすためのACK情報
である。報告信号SRのレベルはこの場合には重要ではな
い。読出し信号RDの立上がりエッジ18は全てのユニット
を、図２では報告信号SRの立下がりエッジ19、及びACK
信号Readyの立上がりエッジ20で静止状態にする。上述
した二地点間アクセスのタイムチャートは図２に示され
ているタイムチャートに一致している。ただ読出し信号
RDが書込み信号WRに置き換わるだけである。
スの際の読出しサイクルのための読出し信号RDのタイム
チャートを示す。（読出し及び書込みのない）静止期間
では全てのユニットは報告信号SRをローレベルに保持し
ている。読出し信号RDの立下がりエッジ15によって、ア
ドレス指定されない全てのユニットは報告信号SRをハイ
レベルに切換える。アドレス指定されたモジュールは、
報告信号SRを、同様に読出し信号RDの立下がりエッジ15
の後、データの受取りもしくは引渡しが行われるまでず
っと、ローレベルに維持している。報告信号SRの立上が
りエッジ16の時点でデータの引渡しが終了する。同時に
ACK信号Readyは立下がりエッジ17でもってローレベルへ
切換えられる。ACK信号Readyのローレベルは処理装置に
とってはアクセスを順序通りに終わらすためのACK情報
である。報告信号SRのレベルはこの場合には重要ではな
い。読出し信号RDの立上がりエッジ18は全てのユニット
を、図２では報告信号SRの立下がりエッジ19、及びACK
信号Readyの立上がりエッジ20で静止状態にする。上述
した二地点間アクセスのタイムチャートは図２に示され
ているタイムチャートに一致している。ただ読出し信号
RDが書込み信号WRに置き換わるだけである。
第１制御ライン及び第２制御ラインに同時にACK信号
及び報告信号のハイレベルが生ずる場合、これは、指定
されたアドレスにユニットが応答しないことを意味す
る。この理由は誤アドレス指定、又は差込み部にユニッ
トが存在していないことである。この状態は装置内にお
いて読出し信号RD又は書込み信号WRの立下がりエッジ後
殆ど1.5μｓで有利に検知される。
及び報告信号のハイレベルが生ずる場合、これは、指定
されたアドレスにユニットが応答しないことを意味す
る。この理由は誤アドレス指定、又は差込み部にユニッ
トが存在していないことである。この状態は装置内にお
いて読出し信号RD又は書込み信号WRの立下がりエッジ後
殆ど1.5μｓで有利に検知される。
報告信号SR用の第２制御ラインを自由に使うことので
きないユニットの接続のために、ユニットとバスシステ
ムとの間にアダプタを挿入することができる。このアダ
プタはタイマーによって報告信号SRを作成する。このタ
イマーの動作時間はアクセスサイクルの最長時間を上回
らなければならない。アクセスサイクルはアダプタがAC
K信号Readyのローレベルを検知したら直ちに中断され
る。かかるユニットがアダプタから引出され、そしてア
クセスが行われる場合、アクセスの中断はタイマーの動
作終了後に行うことができる。アダプタによって新しい
装置と従来自由に使うことのできたユニットとの互換性
が保証される。
きないユニットの接続のために、ユニットとバスシステ
ムとの間にアダプタを挿入することができる。このアダ
プタはタイマーによって報告信号SRを作成する。このタ
イマーの動作時間はアクセスサイクルの最長時間を上回
らなければならない。アクセスサイクルはアダプタがAC
K信号Readyのローレベルを検知したら直ちに中断され
る。かかるユニットがアダプタから引出され、そしてア
クセスが行われる場合、アクセスの中断はタイマーの動
作終了後に行うことができる。アダプタによって新しい
装置と従来自由に使うことのできたユニットとの互換性
が保証される。
中央コントローラを拡張装置に結合するために使われ
るインターフェース・モジュールは、拡張装置内のユニ
ットにアクセスする際の報告信号MRを、その結合線内の
最も遠いユニットが読出し信号又は書込み信号を受信し
てその報告信号が中央コントローラへ返送されるまで、
ローレベルに維持する。このために必要な時間は結合線
内の最大信号走行時間の２倍に相当する。インターフェ
ース・モジュールはこの時間情報をその個々の結合線タ
イミングから又はユニットのケーブル長に関する情報か
ら推定する。
るインターフェース・モジュールは、拡張装置内のユニ
ットにアクセスする際の報告信号MRを、その結合線内の
最も遠いユニットが読出し信号又は書込み信号を受信し
てその報告信号が中央コントローラへ返送されるまで、
ローレベルに維持する。このために必要な時間は結合線
内の最大信号走行時間の２倍に相当する。インターフェ
ース・モジュールはこの時間情報をその個々の結合線タ
イミングから又はユニットのケーブル長に関する情報か
ら推定する。
図１におけるユニット４、５、６による報告信号SRの
発生は次のようにして行われる。
発生は次のようにして行われる。
1.アクセスがバスシステムを介して行われない場合、各
ユニット４、５、６はスイッチ12、13、14の閉成により
報告信号SRを活性化し、またスイッチ９、10、11の開成
によりACK信号Readyを不活性化する。
ユニット４、５、６はスイッチ12、13、14の閉成により
報告信号SRを活性化し、またスイッチ９、10、11の開成
によりACK信号Readyを不活性化する。
2.アクセスがバスシステムを介して行われる場合、アク
セスを検知してアドレスに基づいて該当していないこと
を確認するユニットはスイッチ12、13又は14の開成によ
り報告信号SRを不活性化する。
セスを検知してアドレスに基づいて該当していないこと
を確認するユニットはスイッチ12、13又は14の開成によ
り報告信号SRを不活性化する。
3.アクセスを検知してアドレスに基づいて該当している
ことを確認するユニットは、このユニットがこのアクセ
スへの反応を終了させるのと同時に、それらのスイッチ
の開成により報告信号SRを不活性化する。
ことを確認するユニットは、このユニットがこのアクセ
スへの反応を終了させるのと同時に、それらのスイッチ
の開成により報告信号SRを不活性化する。
不活性な報告信号SRの場合、それゆえ全てのユニット
４、５、６はアクセスを検知するかもしくは終了させ
る。それとは逆に、活性な報告信号SRの場合、アクセス
への反応をまだ終了させない少なくとも１つのユニット
４、５又は６が存在する。
４、５、６はアクセスを検知するかもしくは終了させ
る。それとは逆に、活性な報告信号SRの場合、アクセス
への反応をまだ終了させない少なくとも１つのユニット
４、５又は６が存在する。
ACK信号Readyの評価と報告信号SRの評価との組合わせ
によって、処理装置３は二地点間アクセスの際に装置の
状態に関する次の結論を出すことができる。
によって、処理装置３は二地点間アクセスの際に装置の
状態に関する次の結論を出すことができる。
1.ACK信号Readyが不活性であり、報告信号SRが活性であ
る場合、アクセスはまだ続行される。
る場合、アクセスはまだ続行される。
2.ACK信号Readyが活性である場合、アクセスは終了し、
ユニット４、５、６の少なくとも１つが応答する。その
際、報告信号SRのレベルは重要ではない。
ユニット４、５、６の少なくとも１つが応答する。その
際、報告信号SRのレベルは重要ではない。
3.ACK信号Ready及び報告信号SRが不活性である場合、全
てのユニット４、５、６は確かにアクセスを検知する
が、しかしながら重要とは見做されない。この場合は誤
アドレス指定又は存在していないユニットへのアクセス
に相当する。
てのユニット４、５、６は確かにアクセスを検知する
が、しかしながら重要とは見做されない。この場合は誤
アドレス指定又は存在していないユニットへのアクセス
に相当する。
ユニット４、５又は６の複数に同時にアクセスする際
には、報告信号SRだけが処理装置３によって評価されな
ければならない。報告信号SRが活性である限り、アクセ
スはまだ続行される。アクセスは、報告信号SRが不活性
に切換えられたら、直ちに終了する。というのは、全て
のスレーブはアクセスに無関心であるか又はアクセスへ
の反応を終了するからである。
には、報告信号SRだけが処理装置３によって評価されな
ければならない。報告信号SRが活性である限り、アクセ
スはまだ続行される。アクセスは、報告信号SRが不活性
に切換えられたら、直ちに終了する。というのは、全て
のスレーブはアクセスに無関心であるか又はアクセスへ
の反応を終了するからである。
本発明による装置によれば、有利なやり方で、二地点
間アクセス並びに多地点間アクセスの際に最良の反応時
間が保証される。誤アドレス指定の検知又は存在してい
ないユニットへのアクセスの検知は常に出来る限り短い
時間内で行われる。何故ならば、手順がシステム内に実
際に存在する走行時間に整合するからである。
間アクセス並びに多地点間アクセスの際に最良の反応時
間が保証される。誤アドレス指定の検知又は存在してい
ないユニットへのアクセスの検知は常に出来る限り短い
時間内で行われる。何故ならば、手順がシステム内に実
際に存在する走行時間に整合するからである。
処理装置３が異なった走行時間を有する複数のユニッ
トへの書込みアクセスを実行し、そして報告信号SRを有
する全てのアドレス指定されたユニットが書込まれた情
報の受取りを肯定応答すると、処理装置は報告信号SRを
ハイレベルで検査する際、全て低下する際の情報が確実
に到来するという確実性を有する。ここでは、常に出来
る限り短い時間にて展開される同期バスアクセスがほぼ
実現される。何故ならば、手順がシステム内に実際に存
在する走行時間に適応するからである。
トへの書込みアクセスを実行し、そして報告信号SRを有
する全てのアドレス指定されたユニットが書込まれた情
報の受取りを肯定応答すると、処理装置は報告信号SRを
ハイレベルで検査する際、全て低下する際の情報が確実
に到来するという確実性を有する。ここでは、常に出来
る限り短い時間にて展開される同期バスアクセスがほぼ
実現される。何故ならば、手順がシステム内に実際に存
在する走行時間に適応するからである。
アクセスは装置内で同期して行われる。その場合、２
つの任意のアドレス指定されたユニット間の走行時間ジ
ッタは装置内部の最大信号走行時間より小さいか又は同
じである。
つの任意のアドレス指定されたユニット間の走行時間ジ
ッタは装置内部の最大信号走行時間より小さいか又は同
じである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ボーツエンハルト、ヨハネス ドイツ連邦共和国 デー‐76275 エト リンゲン ブラントシユトレームシユト ラーセ ６ (72)発明者 ライグスネリング、フランツ ドイツ連邦共和国 デー‐76275 エト リンゲン アホルンヴエーク 95 アー (72)発明者 プフアツタイヒアー、ウエルナー ドイツ連邦共和国 デー‐76327 プフ インツタール リトナーシユトラーセ 36 (72)発明者 シエーウエ、フランツ‐クレメンス ドイツ連邦共和国 デー‐76227 カー ルスルーエ フンカーシユトラーセ 21 (56)参考文献 特開 平３−14060（ＪＰ，Ａ) 特開 昭60−8941（ＪＰ，Ａ)
Claims (7)
- 【請求項１】アドレスバス、データバス及び制御バスか
ら構成された並列バスシステムと、このバスシテスムに
接続された複数のユニット（３、４、５、６）とを備
え、アクセスサイクルにおいて第１のユニット（３）に
よってアドレス指定された１つ又は複数のユニットがア
クセスに肯定応答するACK信号を伝送するための第１の
制御ライン（１）と、第１ユニット（３）へ他のユニッ
ト（４、５、６）から、報告信号（SR）が優勢的状態及
び劣勢的状態を有しまたアクセスサイクル以外では全て
のユニットが優勢的状態を作り、アクセスサイクル中に
はアドレス指定されたユニットだけが優勢的状態を作る
ことによって、接続されているユニットがアドレス指定
されたか否かを届け出る報告信号（SR）を伝送するため
の第２の制御ライン（２）とを設けたことを特徴とする
並列バスシステムを備えたデータ伝送装置。 - 【請求項２】ACK信号（Ready）は優勢的状態及び劣勢的
状態を有し、またアドレス指定されたユニットはアクセ
スサイクル中に肯定応答としての優勢的状態を作り、ユ
ニットはその他の場合に優勢的状態を作ることを特徴と
する請求項１記載の装置。 - 【請求項３】ユニットは１つのサブラック内のモジュー
ルであることを特徴とする請求項１又は２記載の装置。 - 【請求項４】ユニットは複数のサブラック内のモジュー
ルであり、また第２制御ラインは全てのサブラック内へ
導かれることを特徴とする請求項１又は２記載の装置。 - 【請求項５】報告信号を作ることのできないモジュール
は、肯定応答が生起する際に優勢的状態を維持して他の
場合には少なくともアクセスサイクルの最長時間だけ遅
れて劣勢的状態を取る報告信号を発生するアダプタを介
してバスシステムに接続されることを特徴とする請求項
３又は４記載の装置。 - 【請求項６】第２制御ライン（２）はプルアップ抵抗
（８）を備え、またユニット（３、４、５、６）はオー
プン・コレクタ形出力端が第２制御ライン（２）に接続
されることを特徴とする請求項１乃至５の１つに記載の
装置。 - 【請求項７】装置は自動化装置の構成要素であることを
特徴とする請求項１乃至５の１つに記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4237259A DE4237259A1 (de) | 1992-11-04 | 1992-11-04 | Anordnung zur Datenübertragung mit einem parallelen Bussystem |
| DE4237259.3 | 1992-11-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07508610A JPH07508610A (ja) | 1995-09-21 |
| JP2660980B2 true JP2660980B2 (ja) | 1997-10-08 |
Family
ID=6472097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6510560A Expired - Fee Related JP2660980B2 (ja) | 1992-11-04 | 1993-10-29 | 並列バスシステムを備えたデータ伝送装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5617309A (ja) |
| EP (1) | EP0667014B1 (ja) |
| JP (1) | JP2660980B2 (ja) |
| AT (1) | ATE161981T1 (ja) |
| DE (3) | DE4237259A1 (ja) |
| ES (1) | ES2111776T3 (ja) |
| WO (1) | WO1994010631A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101153712B1 (ko) * | 2005-09-27 | 2012-07-03 | 삼성전자주식회사 | 멀티-포트 ｓｄｒａｍ 엑세스 제어장치와 제어방법 |
| FR3100628B1 (fr) * | 2019-09-10 | 2023-04-14 | St Microelectronics Grenoble 2 | Communication par bus CAN |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4128883A (en) * | 1977-09-30 | 1978-12-05 | Ncr Corporation | Shared busy means in a common bus environment |
| US4310896A (en) * | 1979-11-13 | 1982-01-12 | General Electric Company | Method of interfacing remote units to a central microprocessor |
| US4710871A (en) * | 1982-11-01 | 1987-12-01 | Ncr Corporation | Data transmitting and receiving apparatus |
| US4635186A (en) * | 1983-06-20 | 1987-01-06 | International Business Machines Corporation | Detection and correction of multi-chip synchronization errors |
| DE3333807A1 (de) * | 1983-09-19 | 1985-04-11 | Siemens AG, 1000 Berlin und 8000 München | Speicherprogrammierbares automatisierungsgeraet |
| JPH0276057A (ja) * | 1988-09-13 | 1990-03-15 | Toshiba Corp | Ｉ／ｏリカバリ方式 |
| US5070443A (en) * | 1989-09-11 | 1991-12-03 | Sun Microsystems, Inc. | Apparatus for write handshake in high-speed asynchronous bus interface |
-
1992
- 1992-11-04 DE DE4237259A patent/DE4237259A1/de not_active Withdrawn
-
1993
- 1993-10-29 ES ES93923453T patent/ES2111776T3/es not_active Expired - Lifetime
- 1993-10-29 DE DE9321462U patent/DE9321462U1/de not_active Expired - Lifetime
- 1993-10-29 DE DE59307959T patent/DE59307959D1/de not_active Expired - Lifetime
- 1993-10-29 JP JP6510560A patent/JP2660980B2/ja not_active Expired - Fee Related
- 1993-10-29 EP EP93923453A patent/EP0667014B1/de not_active Expired - Lifetime
- 1993-10-29 WO PCT/DE1993/001037 patent/WO1994010631A1/de active IP Right Grant
- 1993-10-29 AT AT93923453T patent/ATE161981T1/de not_active IP Right Cessation
- 1993-10-29 US US08/424,381 patent/US5617309A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0667014B1 (de) | 1998-01-07 |
| DE4237259A1 (de) | 1994-05-05 |
| DE59307959D1 (de) | 1998-02-12 |
| DE9321462U1 (de) | 1998-04-23 |
| ES2111776T3 (es) | 1998-03-16 |
| US5617309A (en) | 1997-04-01 |
| ATE161981T1 (de) | 1998-01-15 |
| JPH07508610A (ja) | 1995-09-21 |
| EP0667014A1 (de) | 1995-08-16 |
| WO1994010631A1 (de) | 1994-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4845722A (en) | Computer interconnect coupler employing crossbar switching | |
| US5122794A (en) | Dual master implied token communication system | |
| US4988990A (en) | Dual master implied token communication system | |
| US4897833A (en) | Hierarchical arbitration system | |
| US5084871A (en) | Flow control of messages in a local area network | |
| US5166678A (en) | Dual master implied token communication system | |
| JPH0247143B2 (ja) | ||
| JPH0319741B2 (ja) | ||
| US20090177812A1 (en) | Synchronous Bus Controller System | |
| JP2009535677A (ja) | Ｉ２ｃクロックの生成方法及びシステム | |
| WO2007030978A1 (fr) | Procede, appareil de reinitialisation et equipement pour effectuer la reinitialisation d'un dispositif maitre dans un bus i2c | |
| US6970961B1 (en) | Reliable and redundant control signals in a multi-master system | |
| JP2660980B2 (ja) | 並列バスシステムを備えたデータ伝送装置 | |
| EP1255375B1 (en) | Plural station memory data sharing system | |
| KR20000018869A (ko) | 교환기에서 프로세서간의 통신 시스템 및 방법 | |
| JP4596448B2 (ja) | バスシステムの加入者におけるプログラム中断を発生させる方法，その装置及びバスシステム | |
| US7562171B2 (en) | Method for interfacing components of a computing system with a pair of unidirectional, point-to-point buses | |
| JP3794088B2 (ja) | プロセス入出力装置 | |
| EP1232440A2 (en) | FAULT TOLERANT VIRTUAL VMEbus BACKPLANE DESIGN | |
| US7228442B2 (en) | Method and systems for a radiation tolerant bus interface circuit | |
| US20050220122A1 (en) | Methods and systems for a data processing system having radiation tolerant bus | |
| JP3445443B2 (ja) | 通信制御方法 | |
| JPH1196084A (ja) | 障害検出装置 | |
| KR100380328B1 (ko) | 교환기 시스템의 보드 탈장시 다운 방지장치 | |
| KR960016274B1 (ko) | 홈버스 인터페이스장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080613 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |