JP4892406B2 - 情報処理装置のトランザクション管理方法及び情報処理装置 - Google Patents
情報処理装置のトランザクション管理方法及び情報処理装置 Download PDFInfo
- Publication number
- JP4892406B2 JP4892406B2 JP2007137052A JP2007137052A JP4892406B2 JP 4892406 B2 JP4892406 B2 JP 4892406B2 JP 2007137052 A JP2007137052 A JP 2007137052A JP 2007137052 A JP2007137052 A JP 2007137052A JP 4892406 B2 JP4892406 B2 JP 4892406B2
- Authority
- JP
- Japan
- Prior art keywords
- transaction
- information processing
- control unit
- processing apparatus
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Description
111 112 113 114 制御バス
121 122 123 124 アドレスバス(Addr Bus)
131 132 133 134 データバス(Data Bus)
151 152 153 154 コマンド制御部(CMD制御部)
161 162 163 164 アドレス制御部(Addr制御部)
171 172 173 174 データ制御部(Data制御部)
180 アドレステーブル(Addr Table)
185 コマンドパススイッチ(CMD Path SW)
186 アドレスパススイッチ(Addr Path SW)
187 データパススイッチ(Data Path SW)
200 情報処理装置
210 バスコントローラ
212 トランザクション制御部(Tx制御部)
213 トリガレジスタ(Taig Reg)
214 実行フラグレジスタ(Flag Reg)
215 アドレスレジスタ(Addr Reg)
216 データレジスタ(Data Reg)
217 コマンドレジスタ(CMD Reg)
218 入出力制御部
230 プロセッサバス
231 メモリバス
232 I/Oバス
240 241 CPU
250 251 メモリ
255、256 メモリコントローラ
258、259、295 296 レジスタ
260 261 I/Oインタフェース
270 ボードマネージメントコントローラ(BMC)
280 ユーザ端末
290 291 I/Oインタフェース
298 299 DMAコントローラ
Claims (8)
- 複数のバスと、該複数のバスの全てに接続されたバスコントローラとを備える情報処理装置のトランザクション管理方法において、
前記バスコントローラは、処理されるトランザクションの監視を行い、予め設定した所定の条件を満たすトランザクションを検出したとき、検出したトランザクションの処理を行わず、そのトランザクションの発行元にトランザクションの再発行を繰り返させることによりトランザクションの処理を保留状態とし、その後、前記保留状態とされたトランザクションとは別のトランザクションの処理を実行し、別のトランザクションの処理の終了後、前記保留状態とされていたトランザクションの保留状態を解除し、解除したトランザクションの処理を行うようにトランザクションの管理を行うことを特徴とする情報処理装置のトランザクション管理方法。 - 前記別のトランザクションは、情報処理装置内部のハードウェアの動作解析、デバッグを行うためのトランザクションであることを特徴とする請求項1記載の情報処理装置のトランザクション管理方法。
- 前記別のトランザクションは、前記保留状態とされたトランザクションの処理の直前に実行されることを特徴とする請求項1または2記載の情報処理装置のトランザクション管理方法。
- 前記所定の条件は、トランザクションに含まれるバスマスタ、コマンド、アドレスの少なくとも1つであることを特徴とする請求項1、2または3記載の情報処理装置のトランザクション管理方法。
- 複数のバスと、該複数のバスの全てに接続されたバスコントローラとを備える情報処理装置において、
前記バスコントローラは、前記複数のバス相互間でデータの送受信を行うトランザクション管理部と、トランザクションの内容に対してる予め設定した所定の条件を記録するレジスタと、前記予め設定した所定の条件を満たすトランザクションを、トランザクション管理部に検出させるトランザクション監視部と、該トランザクション監視部から前記予め設定した所定の条件を満たすトランザクションを検出したことが通知されたとき、この通知をトリガとして前記トランザクションとは別のトランザクションの実行を制御するトランザクション制御部と、該トランザクション制御部が発行する別のトランザクションの内容を設定するレジスタ群とを備えて構成され、
前記トランザクション管理部は、予め設定した所定の条件を満たすトランザクションを検出したとき、検出したトランザクションの処理を行わず、そのトランザクションの発行元にトランザクションの再発行を繰り返させることによりトランザクションの処理を保留状態とし、前記トランザクション監視部を介して前記トランザクション制御部に所定の条件を満たすトランザクションを検出した通知を行うことを特徴とする情報処理装置。 - 前記トランザクション管理部は、前記別のトランザクションの処理の終了後、前記保留状態とされていたトランザクションの保留状態を解除し、解除したトランザクションの処理を行うことを特徴とする請求項5記載の情報処理装置。
- 前記別のトランザクションは、情報処理装置内部のハードウェアの動作解析、デバッグを行うためのトランザクションであることを特徴とする請求項5または6記載の情報処理装置。
- 前記所定の条件は、トランザクションに含まれるバスマスタ、コマンド、アドレスの少なくとも1つであることを特徴とする請求項5、6または7記載の情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007137052A JP4892406B2 (ja) | 2007-05-23 | 2007-05-23 | 情報処理装置のトランザクション管理方法及び情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007137052A JP4892406B2 (ja) | 2007-05-23 | 2007-05-23 | 情報処理装置のトランザクション管理方法及び情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008293212A JP2008293212A (ja) | 2008-12-04 |
JP4892406B2 true JP4892406B2 (ja) | 2012-03-07 |
Family
ID=40167882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007137052A Expired - Fee Related JP4892406B2 (ja) | 2007-05-23 | 2007-05-23 | 情報処理装置のトランザクション管理方法及び情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4892406B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9317460B2 (en) * | 2012-06-15 | 2016-04-19 | International Business Machines Corporation | Program event recording within a transactional environment |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3083786B2 (ja) * | 1996-09-30 | 2000-09-04 | 株式会社東芝 | メモリ更新履歴保存装置およびメモリ更新履歴保存方法 |
JP3990332B2 (ja) * | 2003-08-29 | 2007-10-10 | 日本電気株式会社 | データ処理システム |
JP2006113906A (ja) * | 2004-10-15 | 2006-04-27 | Canon Inc | バス監視装置及びバス監視装置付きコントローラ |
JP2006309276A (ja) * | 2005-04-26 | 2006-11-09 | Matsushita Electric Ind Co Ltd | デバッグ機構およびデバッグレジスタ |
-
2007
- 2007-05-23 JP JP2007137052A patent/JP4892406B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008293212A (ja) | 2008-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5944840A (en) | Continuous monitor for interrupt latency in real time systems | |
CN105095128B (zh) | 中断处理方法及中断控制器 | |
TWI759719B (zh) | 快閃記憶體控制器及用於快閃記憶體控制器的方法 | |
JP2006309760A (ja) | データプロセッサの異常動作を検出するためのモニタリング論理及びモニタリング方法 | |
US20100251022A1 (en) | Integrated circuit, debugging circuit, and debugging command control method | |
US5678003A (en) | Method and system for providing a restartable stop in a multiprocessor system | |
JP2006309276A (ja) | デバッグ機構およびデバッグレジスタ | |
CN117707884A (zh) | 一种监控电源管理芯片的方法、系统、设备和介质 | |
JP4892406B2 (ja) | 情報処理装置のトランザクション管理方法及び情報処理装置 | |
JP4487756B2 (ja) | コンピュータシステム及びシステム監視プログラム | |
US7711885B2 (en) | Bus control apparatus and bus control method | |
JP2005141532A (ja) | システムデバッグ装置 | |
JPH10254738A (ja) | エミュレータ装置及びエミュレーション方法 | |
JP2012163995A (ja) | 情報処理装置 | |
JP2006323726A (ja) | モニタプログラムおよびリアルタイムトレースシステム | |
JP2019160148A (ja) | データ採取装置、メモリコントローラ、演算装置、情報処理装置、データ採取システム、データ採取方法 | |
JP2008152665A (ja) | 半導体集積回路の動作解析方法 | |
JP2517370B2 (ja) | インテリジェント計測カ―ドの制御方法 | |
JP2902861B2 (ja) | トレース機能付バッファ装置 | |
JP2005084820A (ja) | 入出力装置の模擬機能を備えた制御装置 | |
JP2006293725A (ja) | Lsiシステム向けデバッグ装置 | |
JP2010003268A (ja) | スレーブ装置 | |
JPH11134261A (ja) | 入出力制御装置 | |
JPH03244045A (ja) | マイクロコンピュータ回路 | |
JP2665173B2 (ja) | プロセッサトラップ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090728 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111116 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111219 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |