JPH0754947B2 - 予備系監視方式 - Google Patents
予備系監視方式Info
- Publication number
- JPH0754947B2 JPH0754947B2 JP60228681A JP22868185A JPH0754947B2 JP H0754947 B2 JPH0754947 B2 JP H0754947B2 JP 60228681 A JP60228681 A JP 60228681A JP 22868185 A JP22868185 A JP 22868185A JP H0754947 B2 JPH0754947 B2 JP H0754947B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- standby system
- state
- standby
- status
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は予備系監視システム、更に詳しく言えば、二重
化構成されたプロセツサシステムにおける予備系プロセ
ツサシステムの動作状態を現用系プロセツサが監視する
予備監視方式に関する。
化構成されたプロセツサシステムにおける予備系プロセ
ツサシステムの動作状態を現用系プロセツサが監視する
予備監視方式に関する。
例えば、電子交換機の交換処理装置のように、交換機の
信頼性を高めるため、処理装置を現用（使用）系と予備
（待期）系の２重化構成にして、一方の現用処理装置が
故障したとき、すみやか予備系処理装置に切換えること
によつて、交換処理の中断をなくすことによつて信頼性
を高める方策がとられる。
信頼性を高めるため、処理装置を現用（使用）系と予備
（待期）系の２重化構成にして、一方の現用処理装置が
故障したとき、すみやか予備系処理装置に切換えること
によつて、交換処理の中断をなくすことによつて信頼性
を高める方策がとられる。
これらの２重化された処理装置は、マイクロプロセツサ
とメモリならび入出力装置を持つが、予備系の装置を有
効に活用するため、処理装置が予備系となつたとき使用
できる専用メモリを設け予備系処理装置を他の目的に使
用する装置が知られている（特開昭57−54491号公
報）。しかし上記従来知られている処理装置における専
用メモリは、予備系となつたときしか使用されないため
に使用効率が要い。また、予備系，処理装置の監視シス
テムについては何も考慮されていない。
とメモリならび入出力装置を持つが、予備系の装置を有
効に活用するため、処理装置が予備系となつたとき使用
できる専用メモリを設け予備系処理装置を他の目的に使
用する装置が知られている（特開昭57−54491号公
報）。しかし上記従来知られている処理装置における専
用メモリは、予備系となつたときしか使用されないため
に使用効率が要い。また、予備系，処理装置の監視シス
テムについては何も考慮されていない。
本発明の目的は上記専用メモリを活用し、通常時、２重
化されたプロセツサが各々独立にアクセス可能な専用メ
モリと状態表示装置を用いて、予備系の正常性、すなわ
ち故障なく正常に動作し得る状態にあるかどうかを円滑
に監視する方式を提供することにある。
化されたプロセツサが各々独立にアクセス可能な専用メ
モリと状態表示装置を用いて、予備系の正常性、すなわ
ち故障なく正常に動作し得る状態にあるかどうかを円滑
に監視する方式を提供することにある。
上記目的を達成するため、本発明の予備系監視方式は、
二重化されたプロセツサと各々のプロセツサが独立にア
クセスできる専用メモリと現用系プロセツサのみアクセ
スできる二重化主メモリを有するプロセツサシステムに
おいて、通常時、予備系プロセツサは予備系専用メモリ
に格納したプロセツサ診断及びメモリ診断プログラムを
一定の周期で実行させ、かつ正常終了の場合にはその旨
を状態表示装置に表示し、一方、現用系プロセツサは専
用メモリあるいは現用系プロセツサのみアクセスできる
二重化主メモリに格納した予備系監視プログラムを実行
し、予備系プロセツサが状態を表示する周期より長い周
期で、状態表示装置より状態表示を読み取り、かつその
表示のリセツトを行うことにより予備系プロセツサシス
テムの正常動作を監視することを特徴とする。
二重化されたプロセツサと各々のプロセツサが独立にア
クセスできる専用メモリと現用系プロセツサのみアクセ
スできる二重化主メモリを有するプロセツサシステムに
おいて、通常時、予備系プロセツサは予備系専用メモリ
に格納したプロセツサ診断及びメモリ診断プログラムを
一定の周期で実行させ、かつ正常終了の場合にはその旨
を状態表示装置に表示し、一方、現用系プロセツサは専
用メモリあるいは現用系プロセツサのみアクセスできる
二重化主メモリに格納した予備系監視プログラムを実行
し、予備系プロセツサが状態を表示する周期より長い周
期で、状態表示装置より状態表示を読み取り、かつその
表示のリセツトを行うことにより予備系プロセツサシス
テムの正常動作を監視することを特徴とする。
次に、本発明の実施例について、図面を参照して説明す
る。
る。
第１図は本発明による予備系監視システムの一実施例を
示すブロツク図である。
示すブロツク図である。
第１図の２重化されたプロセツサシステム構成におい
て、プロセツサシステム1,2は、各々プロセツサ10,11、
専用メモリ20,21、主メモリ30,31、プロセツサバス40,4
1、プロセツサバス用スイツチ50,51から構成され、プロ
セツサシステム1,2の系間には、メモリ交絡用バス100、
状態表示装置110が備えられている。
て、プロセツサシステム1,2は、各々プロセツサ10,11、
専用メモリ20,21、主メモリ30,31、プロセツサバス40,4
1、プロセツサバス用スイツチ50,51から構成され、プロ
セツサシステム1,2の系間には、メモリ交絡用バス100、
状態表示装置110が備えられている。
次に、各プロセツサシステムの動作について説明する。
プロセツサシステム１を通常のプログラム処理を行う現
用系とし、プロセツサシステム２が予備系として同時に
動作する場合、現用系のプロセツサバス用スイツチ50は
閉じ、且つ予備系のプロセツサバス用スイツチ51は解放
した状態で運転する。すなわち、現用系プロセツサ10は
専用メモリ20,主メモリ30及びメモリ交絡用バス100を介
して主メモリ31にアクセスが可能であり、且つ状態表示
装置100へもアクセスが可能である。これにより、現用
系プロセツサ10は専用メモリ20あるいは主メモリ30,31
に格納されたプログラムを実行したり、データにアクセ
クすることができる。一方、プロセツサバス用スイツチ
51が解放された状態では、予備系プロセツサ11は主メモ
リ30や主メモリ31へアクセスすることはできないが、状
態表示装置110と専用メモリ21にはアクセスができるた
め、専用メモリ21が格納したプログラムは実行できる。
プロセツサシステム１を通常のプログラム処理を行う現
用系とし、プロセツサシステム２が予備系として同時に
動作する場合、現用系のプロセツサバス用スイツチ50は
閉じ、且つ予備系のプロセツサバス用スイツチ51は解放
した状態で運転する。すなわち、現用系プロセツサ10は
専用メモリ20,主メモリ30及びメモリ交絡用バス100を介
して主メモリ31にアクセスが可能であり、且つ状態表示
装置100へもアクセスが可能である。これにより、現用
系プロセツサ10は専用メモリ20あるいは主メモリ30,31
に格納されたプログラムを実行したり、データにアクセ
クすることができる。一方、プロセツサバス用スイツチ
51が解放された状態では、予備系プロセツサ11は主メモ
リ30や主メモリ31へアクセスすることはできないが、状
態表示装置110と専用メモリ21にはアクセスができるた
め、専用メモリ21が格納したプログラムは実行できる。
次に、第１図で示したプロセツサシステム1,2におい
て、予備系プロセツサシステム２の正常性の監視方法に
ついて説明する。予備系プロセツサ11は、通常時、専用
メモリ21に格納したプロセツサ診断プログラムや専用メ
モリ診断プログラムを一定の周期で実行し、正常だと診
断した場合はその旨の表示を状態表示装置110へ行う
が、異常だと判断した場合は状態表示装置110に状態表
示しない。また、予備系プロセツサ11や専用メモリ21が
何らかの障害で診断プログラムが実行できない場合も状
態表示装置110に状態表示しない。
て、予備系プロセツサシステム２の正常性の監視方法に
ついて説明する。予備系プロセツサ11は、通常時、専用
メモリ21に格納したプロセツサ診断プログラムや専用メ
モリ診断プログラムを一定の周期で実行し、正常だと診
断した場合はその旨の表示を状態表示装置110へ行う
が、異常だと判断した場合は状態表示装置110に状態表
示しない。また、予備系プロセツサ11や専用メモリ21が
何らかの障害で診断プログラムが実行できない場合も状
態表示装置110に状態表示しない。
一方、現用系プロセツサ10は専用メモリ20あるいは主メ
モリ30,31に格納した予備系監視プログラムを実行す
る。この監視プログラムは予備系プロセツサ11が設定し
た正常の旨の表示を状態表示装置110から一定の周期で
読み取り、表示があれば、「予備系プロセツサシステム
２は正常である。」と判断し、その状態表示装置110の
表示をリセツトする。もし、表示が一定時間なけせば、
「予備系プロセツサシステム２は障害状態にある。」と
判断し、障害通報処理を行う。なお、現用系の監視プロ
グラムの実行周期は予備系の診断プログラムの実行周期
より長くし、現用系は予備系の状態表示を確実に読みと
れるようにしてある。
モリ30,31に格納した予備系監視プログラムを実行す
る。この監視プログラムは予備系プロセツサ11が設定し
た正常の旨の表示を状態表示装置110から一定の周期で
読み取り、表示があれば、「予備系プロセツサシステム
２は正常である。」と判断し、その状態表示装置110の
表示をリセツトする。もし、表示が一定時間なけせば、
「予備系プロセツサシステム２は障害状態にある。」と
判断し、障害通報処理を行う。なお、現用系の監視プロ
グラムの実行周期は予備系の診断プログラムの実行周期
より長くし、現用系は予備系の状態表示を確実に読みと
れるようにしてある。
第２図は状態表示装置110の主要回路構成図である。状
態表示装置110はプロセツサバス40,41、アドレスデコー
ダ120,121、フリツプフロツプ回路130,131、出力ゲート
回路140,141から構成され、プロセツサバス40,41を介し
て、プロセツサ10,11からアクセスが可能である。
態表示装置110はプロセツサバス40,41、アドレスデコー
ダ120,121、フリツプフロツプ回路130,131、出力ゲート
回路140,141から構成され、プロセツサバス40,41を介し
て、プロセツサ10,11からアクセスが可能である。
次に状態表示装置110の動作について説明する。予備系
プロセツサ11が実行した診断プログラムの結果は、プロ
セツサバス41,アドレスデコーダ121を介して、フリツプ
フロツプ130に表示される。一方、現用系プロセツサ10
はプロセツサバス40,アドレスデコーダ120,出力ゲート
回路140を介して、フリツプフロツプ130に表示された、
予備系プロセツサシステム２の状態表示を読み取り、そ
の結果はデータとして、プロセツサバス40へ出力され
る。そして、現用系プロセツサ10が予備系の状態表示を
読み取つた後、プロセツサバス40,アドレスデコーダ120
を介して、フリツプフロツプ130に表示された予備系の
状態表示をリセツトする。このような一連の動作が一定
の周期で繰り返される。
プロセツサ11が実行した診断プログラムの結果は、プロ
セツサバス41,アドレスデコーダ121を介して、フリツプ
フロツプ130に表示される。一方、現用系プロセツサ10
はプロセツサバス40,アドレスデコーダ120,出力ゲート
回路140を介して、フリツプフロツプ130に表示された、
予備系プロセツサシステム２の状態表示を読み取り、そ
の結果はデータとして、プロセツサバス40へ出力され
る。そして、現用系プロセツサ10が予備系の状態表示を
読み取つた後、プロセツサバス40,アドレスデコーダ120
を介して、フリツプフロツプ130に表示された予備系の
状態表示をリセツトする。このような一連の動作が一定
の周期で繰り返される。
以上述べたように本発明によれば、予備系プロセツサ，
専用メモリ及び状態表示装置を用いて、予備系プロセツ
サは一定周期で診断プログラムを実行し、その結果が状
態表示装置を介して、現用系プロセツサの監視プログラ
ムへ伝達されるので、予備系プロセツサシステムの障害
の早期検出と現用系プロセツサシステムから予備系プロ
セツサシステムへの切替を確実に行うことができるとい
う効果がある。
専用メモリ及び状態表示装置を用いて、予備系プロセツ
サは一定周期で診断プログラムを実行し、その結果が状
態表示装置を介して、現用系プロセツサの監視プログラ
ムへ伝達されるので、予備系プロセツサシステムの障害
の早期検出と現用系プロセツサシステムから予備系プロ
セツサシステムへの切替を確実に行うことができるとい
う効果がある。
第１図は本発明の一実施例を示すブロツク図、第２図は
第１図の状態表示装置の主要回路構成図である。 1,2……プロセツサシステム、10,11……プロセツサ、2
0,21……専用メモリ、30,31……主メモリ、40,41……プ
ロセツサバス、50,51……プロセツサバス用スイツチ、1
00……メモリ交絡用バス、110……状態表示装置、120,1
21……アドレスデコーダ、130,131……フリツプフロツ
プ回路、140,141……出力ゲート回路。
第１図の状態表示装置の主要回路構成図である。 1,2……プロセツサシステム、10,11……プロセツサ、2
0,21……専用メモリ、30,31……主メモリ、40,41……プ
ロセツサバス、50,51……プロセツサバス用スイツチ、1
00……メモリ交絡用バス、110……状態表示装置、120,1
21……アドレスデコーダ、130,131……フリツプフロツ
プ回路、140,141……出力ゲート回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 桑原 弘 東京都国分寺市東恋ヶ窪１丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 昭57−197668（ＪＰ，Ａ)
Claims (2)
- 【請求項１】一方が現用系、他方が予備系となる二重化
された第１、第２のプロセッサ（10、11）と、上記各プ
ロセッサ対応に設けられ、対応するプロセッサのみがア
クセス可能な専用メモリ（20、21）と、上記各プロセッ
サ対応に設けられ、現用系のプロセッサのみがアクセス
可能となるように切替制御される二重化された第１、第
２の主メモリ（30、31）と、上記第１、第２のプロセッ
サ間に接続された状態表示手段（110）とからなり、 予備系プロセッサが、該予備系プロセッサの専用メモリ
に格納された診断プログラムを一定周期で実行し、正常
に終了できた場合、その旨を示すために上記状態表示手
段の記憶状態を第１状態に設定し、 現用系プロセッサが、上記予備系の診断周期より長い所
定の周期で上記状態表示手段の記憶状態を読み取り、該
記憶状態が第１状態にある場合は予備系が正常と判断し
て上記状態表示手段の記憶状態を第２状態に変更し、上
記状態表示手段の上記第２状態が一定時間継続した場合
は、予備系が異常と判断するようにしたことを特徴とす
る予備系監視方式。 - 【請求項２】前記状態記憶手段が、前記第１のプロセッ
サ（10）が出力した状態情報を記憶するための第１のフ
リップフロップ（131）と、前記第２のプロセッサ（1
1）が出力した状態情報を記憶するための第２のフリッ
プフロップ（130）と、上記第１のプロセッサから上記
第２のフリップフロップの読み出し、およびリセットを
行うための手段（120、140）と、上記第２のプロセッサ
から上記第１のフリップフロップの読み出し、およびリ
セットを行うための手段（121、141）とからなることを
特徴とする第１項記載の予備系監視方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60228681A JPH0754947B2 (ja) | 1985-10-16 | 1985-10-16 | 予備系監視方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60228681A JPH0754947B2 (ja) | 1985-10-16 | 1985-10-16 | 予備系監視方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6290068A JPS6290068A (ja) | 1987-04-24 |
| JPH0754947B2 true JPH0754947B2 (ja) | 1995-06-07 |
Family
ID=16880142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60228681A Expired - Lifetime JPH0754947B2 (ja) | 1985-10-16 | 1985-10-16 | 予備系監視方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0754947B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0784272B1 (en) * | 1990-09-20 | 2000-05-24 | Fujitsu Limited | Input/output controller |
| JP2743606B2 (ja) * | 1991-04-11 | 1998-04-22 | 三菱電機株式会社 | アレイ型記録装置 |
| JP5208454B2 (ja) * | 2007-06-20 | 2013-06-12 | 株式会社東芝 | 可変電圧可変周波数電源装置及びその待機系異常検出方法 |
| JP2013025365A (ja) * | 2011-07-15 | 2013-02-04 | Nec Corp | 二重化システムにおける予備装置の障害通知方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57197668A (en) * | 1981-05-30 | 1982-12-03 | Omron Tateisi Electronics Co | Status check method in duplex system |
-
1985
- 1985-10-16 JP JP60228681A patent/JPH0754947B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6290068A (ja) | 1987-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5491787A (en) | Fault tolerant digital computer system having two processors which periodically alternate as master and slave | |
| JPH05225067A (ja) | 重要メモリ情報保護装置 | |
| JPH0754947B2 (ja) | 予備系監視方式 | |
| JP3025504B2 (ja) | 情報処理装置 | |
| JP2855633B2 (ja) | マルチプロセッサシステムにおけるデュアルポートメモリの故障診断装置 | |
| JP2845616B2 (ja) | マルチプロセッサシステム | |
| CA1143026A (en) | Computer system | |
| JPH0424838A (ja) | マルチプロセッサの障害管理方式 | |
| JP3230798B2 (ja) | 冗長システム | |
| JPS6026588A (ja) | エレベ−タのデ−タ収録装置 | |
| JPH02206866A (ja) | マルチプロセッサシステムにおけるリセット信号発生装置 | |
| JPS62106564A (ja) | 情報処理システムの現用／予備切り替え制御方式 | |
| JPS63282852A (ja) | ２重化処理システムにおける予備系診断方式 | |
| JPH04302342A (ja) | 故障診断方法 | |
| JPH07230432A (ja) | 計算装置 | |
| JPH0417200A (ja) | 自己診断機能付きｒａｍ | |
| JPS616744A (ja) | マシンロツク状態監視装置 | |
| JPS634210B2 (ja) | ||
| JPH04182835A (ja) | マルチプロセッサシステムのバス監視装置 | |
| JPS62237536A (ja) | 電子計算装置 | |
| JPH02136935A (ja) | マイクロプログラム制御装置の自己診断方式 | |
| JPS5947605A (ja) | バツク・アツプ制御装置 | |
| JPH03111962A (ja) | マルチプロセッサ・システム | |
| JP2000172526A (ja) | 情報処理システム及び入出力制御装置 | |
| JPH1063528A (ja) | メモリ制御装置 |