JP5208454B2 - 可変電圧可変周波数電源装置及びその待機系異常検出方法 - Google Patents

Description

本発明は、電力変換装置を、運転系制御装置及び待機系制御装置からなる二重化した制御装置により制御し、上記待機系制御装置の異常を好適に検出する可変電圧可変周波数電源装置及びその待機系異常検出方法に関する。

一般に、可変電圧可変周波数電源装置１は、図７に示すように、電力変換装置１２と制御装置により構成され、負荷となる誘導電動機１１の可変速制御を実施する機能を有する。特に、高信頼性が要求される可変電圧可変周波数電源装置１、例えば原子力発電所の原子炉冷却材再循環ポンプの誘導電動機１１を制御する可変電圧可変周波数電源装置１においては、制御装置を、通常時に電力変換装置１２の制御を実施する運転系制御装置３Ａと、制御を実施せずに待機している待機系制御装置３Ｂによる二重化構成としている（例えば特許文献１及び２参照）。これらの運転系制御装置３Ａと待機系制御装置３Ｂは、切換回路１６からの切換信号により切換器１３によって切り換えられる。

各制御装置３Ａ、３Ｂは、速度要求信号に応じて、電力変換装置１２から出力される交流電力の電圧と周波数を制御する制御信号を演算する演算回路１７Ａ、１７Ｂと、この演算回路１７Ａ、１７Ｂからの制御信号に応じて電力変換装置１２へ出力信号を出力する出力回路１８Ａ、１８Ｂと、演算回路１７Ａ、１７Ｂの異常を検出する演算回路異常検出回路１９Ａ、１９Ｂと、電力変換装置１２の異常を検出する変換装置異常検出回路２０Ａ、２０Ｂと、切換回路１６に具備され、演算回路異常検出回路１９Ａ、１９Ｂ、変換装置異常検出回路２０Ａ、２０Ｂの異常検出時に異常を報知する表示回路２３とを有する。

本二重化制御装置において運転系制御装置３Ａに何らかの異常が発生した場合には、演算回路異常検出回路１９Ａによる演算回路１７Ａの異常検出、または変換装置異常検出回路２０Ａによる電力変換装置１２の異常検出により、電力変換装置１２の制御を運転系制御装置３Ａから待機系制御装置３Ｂに切り換えることで、誘導電動機１１の継続運転が可能となる。即ち、運転系制御装置３Ａの異常は、例え演算回路異常検出回路１９Ａによって検出できない異常でも、変換装置異常検出回路２０Ａによる電力変換装置１２の異常検出によって検出され、待機系制御装置３Ｂに切り換えられて誘導電動機１１の運転が継続される。
特開平１１−３５２２７６号公報 特開２００２−３５４８２５号公報

上述の従来の可変電圧可変周波数電源装置１の二重化制御装置において、運転系制御装置３Ａの異常は、演算回路異常検出回路１９Ａまたは電力変換装置異常検出回路２０Ａによって検出することができる。これに対し、待機系制御装置３Ｂの異常は、当該待機系制御装置３Ｂの待機中には、演算回路異常検出回路１９Ｂのみが検出手段となる。即ち、待機系制御装置３Ｂの変換装置異常検出回路２０Ｂは、運転系制御装置３Ａが電力変換装置１２を制御しており、待機系制御装置３Ｂが待機状態にあるときには、電力変換装置１２からの出力を入力することで、運転系制御装置３Ａの異常を検出しており、このとき、待機系制御装置３Ｂの異常を検出していない。

従って、運転系制御装置３Ａとは異なり、待機系制御装置３Ｂの出力回路１８Ｂが異常となった場合にはこの異常を検出することができないため、待機系制御装置３Ｂの異常を表示できない。このような状態が継続している間に運転系制御装置３Ａが何らかの異常となり、待機系制御装置３Ｂに切り換えられた場合、待機系制御装置３Ｂの出力回路１８Ｂが既に異常となっているので、変換装置異常検出回路２０Ｂは、直ちに電力変換装置１２の異常を検出することになり、可変電圧可変周波数電源装置１が停止して、二重化制御装置の信頼性の上で課題があった。

本発明の目的は、上述の事情を考慮してなされたものであり、待機系制御装置の異常中に運転系制御装置が異常となる確率を低減して、これらの制御装置からなる二重化制御装置の信頼性を向上させることができる可変電圧可変周波数電源装置及びその待機系異常検出方法を提供することにある。

上記目的を達成するために、本発明の可変電圧可変周波数電源装置は、誘導電動機を可変速制御する電力変換装置と、この電力変換装置から出力される電圧及び周波数を制御し、運転系制御装置及び待機系制御装置からなる二重化した制御装置とを有し、前記運転系制御装置が前記電力変換装置の制御を実施し、前記待機系制御装置が制御を実施せず待機中である可変電圧可変周波数電源装置において、前記運転系制御装置の出力回路から出力される出力信号によって制御される前記電力変換装置からの検出出力に基づいて前記電力変換装置または前記運転系制御装置の異常を検出する運転系制御装置の変換装置異常検出回路と、前記待機系制御装置の出力回路から出力される出力信号に基づき前記電力変換装置の出力を模擬する変換装置模擬回路と、この変換装置模擬回路からの模擬出力に基づいて前記待機系制御装置の異常を検出する異常模擬検出回路と、が設けられたことを特徴とするものである。

また、本発明の可変電圧可変周波数電源装置の待機系異常検出方法は、誘導電動機を可変速制御する電力変換装置と、この電力変換装置から出力される電圧及び周波数を制御し、運転系制御装置及び待機系制御装置からなる二重化した制御装置と、を有する可変電圧可変周波数電源装置の待機系異常検出方法において、前記運転系制御装置から出力される出力信号によって制御される前記電力変換装置からの検出出力に基づき、前記電力変換装置の異常を検出する工程と、前記待機系制御装置から出力される出力信号に基づき前記電力変換装置の出力を模擬する工程と、この模擬工程で得られた模擬出力に基づき前記待機系制御装置の異常を検出する工程と、を備えることを特徴とするものである。

本発明の可変電圧可変周波数電源装置及びその待機系異常検出方法によれば、待機系制御装置から出力される出力信号に基づき、当該待機系制御装置の異常を待機中に検出することから、異常が検出された待機系制御装置を早期に復旧することが可能となる。この結果、待機系制御装置の異常中に運転系制御装置が異常となる確率を低減できるので、これらの制御装置からなる二重化制御装置の信頼性を向上させることができる。

以下、本発明を実施するための最良の形態を、図面に基づき説明する。但し、本発明は、これらの実施の形態に限定されるものではない。

［Ａ］第１の実施の形態（図１）
図１は、本発明に係る可変電圧可変周波数電源装置の第１の実施の形態を示すブロック図である。本実施の形態において、前記従来技術と同様な部分は、同一の符号を付す。

図１に示す可変電圧可変周波数電源装置１０は、例えば原子力発電所で使用される原子炉冷却材の再循環ポンプにおける誘導電動機１１を速度制御する電源装置であり、電力変換装置１２、制御装置及び切換器１３を有して構成される。

電力変換装置１２は、電源１４から交流電力を取り込んで所望の電圧及び周波数の交流電力に変換し、この交流電力を誘導電動機１１へ出力することで、当該誘導電動機１１を可変速制御する。

上記制御装置は、電力変換装置１２から出力される交流電力の電圧及び周波数を制御するものである。この制御装置は、通常時に電力変換装置１２の制御を実施する運転系制御装置１５Ａと、通常時に電力変換装置１２の制御を実施せず待機している待機系制御装置１５Ｂとからなる二重化した冗長系の制御装置を構成する。

切換器１３は、切換回路１６からの切換信号によって、運転系制御装置１５Ａからの出力信号を電力変換装置１２へ出力するか、待機系制御装置１５Ｂからの出力信号を電力変換装置１２へ出力するかを切り換える。切換器１３は、例えば運転系制御装置１５Ａに異常が発生した場合に、この運転系制御装置１５Ａからの出力信号を待機系制御装置１５Ｂからの出力信号に切り換えて電力変換装置１２へ出力する。これにより、電力変換装置１２は、運転系制御装置１５Ａの異常時においても誘導電動機１１を停止させることなく継続して運転させることが可能となる。

上記運転系制御装置１５Ａ、待機系制御装置１５Ｂのそれぞれは、演算回路１７Ａ、１７Ｂと、出力回路１８Ａ、１８Ｂと、演算回路異常検出回路１９Ａ、１９Ｂと、変換装置異常検出回路２０Ａ、２０Ｂと、前記切換回路１６とを有して構成される。待機系制御装置１５Ｂは、更に待機系出力異常検出回路２１を具備する。

演算回路１７Ａ及び１７Ｂは、速度要求信号に応じて電力変換装置１２から出力される交流電力の電圧及び周波数を制御する制御信号を演算する、ＣＰＵを含む回路である。また、出力回路１８Ａ、１８Ｂは、それぞれ演算回路１７Ａ、１７Ｂからの制御信号に応じて電力変換装置１２へ出力信号を出力するものであり、主たる機器としてＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ；図２参照）２２を備える。このＦＰＧＡ２２は、演算回路１７Ａ、１７Ｂからの制御信号に応じて電力変換装置１２へゲートパルスの高速ＯＮ／ＯＦＦ信号を出力する。

演算回路異常検出回路１９Ａ、１９Ｂは、それぞれ演算回路１７Ａ、１７Ｂの異常を検出するものであり、例えばＣＰＵのウォッチドッグタイマなどを用いて演算回路１７Ａ、１７Ｂの異常を検出する。また、変換装置異常検出回路２０Ａ、２０Ｂは、電力変換装置１２の異常を検出するものであり、電力変換装置１２からの検出出力の過電流を検出することで当該電力変換装置１２の異常を検出する。これらの変換装置異常検出回路２０Ａ、２０Ｂにより検出される電力変換装置１２の異常は、電力変換装置１２自体の異常と、この電力変換装置１２へ出力信号を出力している運転系制御装置１５Ａまたは待機系制御装置１５Ｂの異常との少なくとも一方である。

演算回路異常検出回路１９Ａ、１９Ｂにて検出された演算回路１７Ａ、１７Ｂの異常や、変換装置異常検出回路２０Ａ、２０Ｂで検出された電力変換装置１２、運転系制御装置１５Ａ、待機系制御装置１５Ｂの異常は、切換回路１６に具備された表示回路２３にて表示される。運転系制御装置１５Ａからの出力信号により電力変換装置１２が制御されているときに、演算回路異常検出回路１９Ａが演算回路１７Ａの異常を検出し、または、変換装置異常検出回路２０Ａ及び２０Ｂが電力変換装置１２の異常を検出した場合には、異常が検出された旨が切換回路１６の表示回路２３に表示されると共に、切換回路１６からの切換信号によって、切換器１３が電力変換装置１２への出力信号を、運転系制御装置１５から待機中の待機系制御装置１５Ｂに切り換える。これにより電力変換装置１２は、以後、待機系制御装置１５Ｂにより制御されることになる。

さて、前記待機系出力異常検出回路２１は、待機系制御装置１５Ｂが待機状態にあるときに、この待機系制御装置１５Ｂから出力される出力信号に基づき当該待機系制御装置１５Ｂの異常を待機中に検出するものである。待機系制御装置１５Ｂでは、待機中においても演算回路１７Ｂの異常は演算回路異常検出回路１９Ｂにより検出可能であるため、上記待機系出力異常検出回路２１は、演算回路１７Ｂよりも後における異常、特に出力回路１８Ｂにおける異常を検出することになる。

待機系出力異常検出回路２１によって待機中の待機系制御装置１５Ｂの異常、特に出力回路１８Ｂの異常が検出されたときに、その旨が待機系出力異常検出回路２１から切換回路１６へ出力され、この切換回路１６の表示回路２３にて待機系制御装置１５Ｂの異常が表示されて報知される。これにより、待機系制御装置１５Ｂの早期復旧が促される。

従って、本実施の形態によれば次の効果（１）を奏する。

（１）待機系制御装置１５Ｂの出力回路１８Ｂから出力される出力信号に基づき、当該待機系制御装置１５Ｂの異常、特にその出力回路１８Ｂの異常を待機中に検出する待機系異常検出回路２１が設けられたことから、異常が検出された待機系制御装置１５Ｂを早期に復旧することが可能となる。この結果、待機系制御装置１５Ｂの異常中に運転系制御装置１５Ａが異常となる確率を低減できるので、これらの運転系制御装置１５Ａ及び待機系制御装置１５Ｂからなる二重化制御装置の信頼性を向上させることができる。

［Ｂ］第２の実施の形態（図２）
図２は、本発明に係る可変電圧可変周波数電源装置の第２の実施の形態における待機系制御装置を示すブロック図である。本実施の形態において、前記第１の実施の形態と同様な部分は図示を省略し、更に図示したものについても、同一の符号を付すことにより説明を省略する。

この第２の実施の形態の可変電圧可変周波数電源装置における待機系出力異常検出回路３１は、ＦＰＧＡ異常検出回路３２を有するものである。このＦＰＧＡ異常検出回路３２は、待機系制御装置１５Ｂの出力回路１８ＢにおけるＦＰＧＡ２２が正常に処理を完了した際にフラグを出力するロジックが当該ＦＰＧＡ２２に予め組み込まれているときに、上記フラグを監視するウォッチドッグタイマ等にて構成される。

待機系制御装置１５Ｂの出力回路１８ＢにおけるＦＰＧＡ２２に異常が発生した場合、このＦＰＧＡ２２の処理が完了していないので、ＦＰＧＡ異常検出回路３２はＦＰＧＡ２２からのフラグを正常に監視できず、当該ＦＰＧＡ２２の異常を検出する。異常を検出したＦＰＧＡ異常検出回路３２は、切換回路１６の表示回路２３により異常を表示し報知する。

従って、本実施の形態においても、待機系制御装置１５Ｂの待機中に、当該待機系制御装置１５Ｂにおける出力回路１８ＢのＦＰＧＡ２２の異常を検出できるので、前記第１の実施の形態の効果（１）と同様な効果を奏するほか、次の効果（２）を奏する。

（２）ＦＰＧＡ異常検出回路３２のように小規模な回路の追加によって、待機系制御装置１５Ｂの出力回路１８Ｂにおける主たる部品であるＦＰＧＡ２２の異常を検出できるので、待機系制御装置１５Ｂの異常検出を低コストで実施して、異常検出能力を高めることができる。

［Ｃ］第３の実施の形態（図３）
図３は、本発明に係る可変電圧可変周波数電源装置の第３の実施の形態における待機系制御装置を示すブロック図である。本実施の形態において前記第１の実施の形態と同様な部分は図示を省略し、更に図示したものについても、同一の符号を付すことにより説明を省略する。

この第３の実施の形態の可変電圧可変周波数電源装置４０における待機系出力異常検出回路４１は、テストパターン発生回路４２、出力比較異常検出回路４３及び出力回路入力切換回路４４を有して構成されて、待機系制御装置１５Ｂの待機中に、当該待機系制御装置１５Ｂの異常、特に出力回路１８Ｂの異常を検出する。

テストパターン発生回路４２は、待機系制御装置１５Ｂの出力回路１８Ｂへ入力されるテストパターンを発生する回路である。このテストパターンは、演算回路１７Ｂが演算する制御信号に相当するものであるが、特に、代表的な速度要求信号に応じて作成されたものである。

出力比較異常検出回路４３は、待機系制御装置１５Ｂの待機中に、テストパターン発生回路４２からのテストパターンに応じて出力回路１８Ｂが出力する実際の出力信号と、正規の出力信号とを比較することで、上記出力回路１８Ｂの異常を検出する。ここで、正規の出力信号とは、上記出力回路１８Ｂに入力されたと同一のテストパターンが、正常な出力回路に入力されたときに出力されることが期待される出力信号である。出力比較異常検出回路４３では、上述の実際の出力信号と正規の出力信号とが相違したときに、出力回路１８Ｂに異常が発生しているとしてこの異常を検出する。

出力回路入力切換回路４４は、待機系制御装置１５Ｂの出力回路１８Ｂの入力信号を、テストパターン発生回路４２からのテストパターンと、待機系制御装置１５Ｂの演算回路１７Ｂからの制御信号との間で切り換えるものである。通常時には、テストパターンが出力回路１８Ｂに入力されている。運転系制御装置１５Ａの異常によって切換器１３の作用で、待機系制御装置１５Ｂにより電力変換装置１２を制御することになったときには、出力回路１８Ｂへの入力信号は、出力回路入力切換回路４４の作用で、テストパターン発生回路４２のテストパターンから演算回路１７Ｂの制御信号へと切り換えられる。

従って、本実施の形態においても、待機系制御装置１５Ｂの待機中に、当該待機系制御装置１５Ｂにおける出力回路１８Ｂの異常を検出できるので、前記第１の実施の形態の効果（１）と同様な効果を奏するほか、次の効果（３）を奏する。

（３）テストパターン発生回路４２からのテストパターンを待機系制御装置１５Ｂの出力回路１８Ｂに入力し、この出力回路１８Ｂの全体から出力された出力信号を用いて、出力比較異常検出回路４３により当該出力回路１８Ｂの異常を検出するので、出力回路１８ＢにおけるＦＰＧＡ２２の異常以外の出力回路１８Ｂ全体の異常を検出することができる。この結果、待機系制御装置１５Ｂの異常検出能力を向上させることができる。

［Ｄ］第４の実施の形態（図４）
図４は、本発明に係る可変電圧可変周波数電源装置の第４の実施の形態における待機系制御装置を示すブロック図である。本実施の形態において、前記第１の実施の形態と同様な部分は図示を省略し、更に図示したものについても、同一の符号を付すことにより説明を省略する。

この第４の実施の形態の可変電圧可変周波数電源装置５０における待機系出力異常検出回路５１は、電力変換装置１２を模擬する変換装置模擬回路５２と、この変換装置模擬回路５２の異常を検出する異常模擬検出回路５３とを有して構成される。

変換装置模擬回路５２は、待機系制御装置１５Ｂの出力回路１８Ｂから出力される出力信号に基づき電力変換装置１２を模擬するものであり、電力変換装置１２と同等の出力となる。従って、変換装置模擬回路５２から出力される模擬出力は、例えば電力変換装置１２から変換装置異常検出回路２０Ａ、２０Ｂへ出力される検出出力と同様である。待機系制御装置１５Ｂにおいて異常が発生した場合、変換装置模擬回路５２からの模擬出力は、当該待機系制御装置１５Ｂの出力回路１８Ｂから電力変換装置１２へ出力信号が出力されたと仮定したときに発生する電力変換装置１２の異常を示す値となる。

異常模擬検出回路５３は、待機系制御装置１５Ｂの待機中に、変換装置模擬回路５２からの模擬出力に基づき当該変換装置模擬回路５２の異常検出し、この変換装置模擬回路５２の異常検出を通して、当該変換装置模擬回路５２へ出力信号を出力している待機系制御装置１５Ｂの異常を検出する。この待機系制御装置１５Ｂの異常検出は、演算回路１７Ｂの異常が演算回路異常検出回路１９Ｂにより検出されることから、演算回路１７Ｂ以外の異常、特に出力回路１８Ｂの異常を検出したものとなる。この異常模擬検出回路５３にて検出された待機系制御装置１５Ｂの検出異常は、切換回路１６の表示回路２３にて表示されて報知される。

従って、本実施の形態においても、待機系制御装置１５Ｂの待機中に、当該待機系制御装置１５Ｂの異常、特に出力回路１８Ｂの異常が検出されるので、前記第１の実施の形態の効果（１）と同様な効果を奏するほか、次の効果（４）を奏する。

（４）待機系制御装置１５Ｂは、運転系制御装置１５Ａと同様に、全ての速度要求信号に応じて演算回路１７Ｂが制御信号を演算し、この制御信号に応じて出力回路１８Ｂが出力信号を出力する。そして、待機系出力異常検出回路５１は、上記出力信号に基づき待機系制御装置１５Ｂの特に出力回路１８Ｂの異常を検出するので、代表的な速度要求信号に応じて作成されたテストパターンを用いて出力回路１８Ｂが出力した出力信号から、当該出力回路１８Ｂの異常を検出する前記待機系出力異常検出回路４１(第３の実施の形態)の場合には検出できない異常を検出できる。つまり、待機系出力異常検出回路５１は、運転系制御装置１５Ａの変換装置異常検出回路２０Ａが電力変換装置１２の異常検出を通して検出する運転系制御装置１５Ａの異常検出と同等の異常検出を、待機中の待機系制御装置１５Ｂに対して実施できるので、この待機系制御装置１５Ｂの異常検出精度を向上させることができる。

［Ｅ］第５の実施の形態（図５）
図５は、本発明に係る可変電圧可変周波数電源装置の第５の実施の形態における待機系制御装置を示すブロック図である。本実施の形態において、前記第１の実施の形態と同様な部分は図示を省略し、更に図示したものについても、同一の符号を付すことにより説明を省略する。

この第５の実施の形態の可変電圧可変周波数電源装置６０における待機系出力異常検出回路６１は、変換装置模擬回路５２、変換装置異常検出回路２０Ｂ及び異常検出回路入力切換回路６２を有して構成される。変換装置模擬回路５２は、前記第４の実施の形態と同様に機能する。

異常検出回路入力切換回路６２は、変換装置異常検出回路２０Ｂへの入力信号を、電力変換装置１２からの検出出力と変換装置模擬回路５２からの模擬出力との間で切り換えるものである。待機系制御装置１５Ｂの待機中には、異常検出回路入力切換回路６２は、変換装置模擬回路５２からの模擬出力を変換装置異常検出回路２０Ｂへ入力する。運転系制御装置１５Ａに異常が生じて待機系制御装置１５Ｂにより電力変換装置１２を制御することになったときには、異常検出回路入力切換回路６２は、変換装置異常検出回路２０Ｂへの入力信号を電力変換装置１２からの検出出力に切り換える。

変換装置異常検出回路２０Ｂは、異常検出回路入力切換回路６２により電力変換装置１２からの検出出力を入力している場合（つまり待機系制御装置１５Ｂが電力変換装置１２を制御している場合）には、当該電力変換装置１２の異常を検出し、この検出異常を通して待機系制御装置１５Ｂの異常を検出する。また、変換装置異常検出回路２０Ｂは、異常検出回路入力切換回路６２により変換装置模擬回路５２からの模擬出力を入力している場合（つまり待機系制御装置１５Ｂが待機中の場合）には、この変換装置模擬回路５２の異常を検出し、この出力異常を通して当該変換装置模擬回路５２へ出力信号を出力している待機系制御装置１５Ｂの異常を検出する。

この待機系制御装置１５Ｂの検出異常も、前記第４の実施の形態の異常模擬検出回路５３の場合と同様に、演算回路１７Ｂを除く異常、特に出力回路１８Ｂの異常となっている。この変換装置異常検出回路２０Ｂにて検出された異常（電力変換装置１２の異常、待機系制御装置１５Ｂの異常）は切換回路１６へ出力され、この切換回路１６の表示回路２３にて表示されて報知される。

従って、本実施の形態においても、待機系制御装置１５Ｂの待機中に、当該待機系制御装置１５Ｂの異常、特に出力回路１８Ｂの異常が検出されることで、第１の実施の形態の効果（１）と同様な効果を奏するほか、次の効果（５）を奏する。

（５）本実施の形態においては、第４の実施の形態における異常模擬検出回路５３を有せず、この異常模擬検出回路５３の機能を既存の変換装置異常検出回路２０Ｂにて果たすよう構成されたことから、第４の実施の形態のような待機系制御装置１５Ｂの異常検出精度の向上を、簡単な回路構成によって実現できる。

［Ｆ］第６の実施の形態（図６）
図６は、本発明に係る可変電圧可変周波数電源装置の第６の実施の形態における待機系制御装置等を示すブロック図である。本実施の形態において、前記第１の実施の形態と同様な部分は図示を省略し、更に図示したものについても、同一の符号を付すことにより説明を省略する。

この第６の実施の形態の可変電圧可変周波数電源装置７０における待機系出力異常検出回路７１は、待機系制御装置１５Ｂと運転系制御装置１５Ａとのそれぞれから出力される出力信号を比較して、待機系制御装置１５Ｂの異常を検出する制御出力比較異常検出回路７２を有するものである。この制御出力比較異常検出回路７２は、待機系制御装置１５Ｂの待機中に、この待機系制御装置１５Ｂの出力回路１８Ｂから出力される出力信号と、運転系制御装置１５Ａの出力回路１８Ａから出力される出力信号とを比較して、両出力信号に相違がある場合に、待機系制御装置１５Ｂに異常が存在するものとしてその異常を検出する。

この制御出力比較異常検出回路７２にて検出される異常は、待機系制御装置１５Ｂの演算回路１７Ｂの異常が演算回路異常検出回路１９Ｂにて検出されることから、演算回路１７Ｂを除く部分、特に出力回路１８Ｂの異常である。制御出力比較異常検出回路７２にて検出された待機系制御装置１５Ｂの異常は切換回路１６へ出力され、この切換回路１６の表示回路２３により表示されて報知される。

従って、本実施の形態においても、待機系制御装置１５Ｂの待機中に、この待機系制御装置１５Ｂの出力回路１８Ｂから出力される出力信号に基づいて当該待機系制御装置１５Ｂの異常が検出されることから、前記第１の実施の形態の効果（１）と同様な効果を奏するほか、次の効果（６）を奏する。

（６）待機系制御装置１５Ｂの待機中に、この待機系制御装置１５Ｂと運転系制御装置１５Ａのそれぞれからの出力信号を制御出力比較異常検出回路７２が取り込んで、両出力信号の比較により待機系制御装置１５Ｂの異常を検出することから、この待機系制御装置１５Ｂについても、待機中に、運転系制御装置１５Ａと同等の検出精度で異常を検出することができる。

本発明に係る可変電圧可変周波数電源装置の第１の実施の形態を示すブロック図。 本発明に係る可変電圧可変周波数電源装置の第２の実施の形態における待機系制御装置を示すブロック図。 本発明に係る可変電圧可変周波数電源装置の第３の実施の形態における待機系制御装置を示すブロック図。 本発明に係る可変電圧可変周波数電源装置の第４の実施の形態における待機系制御装置を示すブロック図。 本発明に係る可変電圧可変周波数電源装置の第５の実施の形態における待機系制御装置を示すブロック図。 本発明に係る可変電圧可変周波数電源装置の第６の実施の形態における待機系制御装置等を示すブロック図。 従来の可変電圧可変周波数電源装置を示すブロック図。

符号の説明

１０ 可変電圧可変周波数電源装置
１１ 誘導電動機
１２ 電力変換装置
１５Ａ 運転系制御装置
１５Ｂ 待機系制御装置
１７Ａ、１７Ｂ 演算回路
１８Ａ、１８Ｂ 出力回路
２０Ａ、２０Ｂ 変換装置異常検出回路
２１ 待機系出力異常検出回路
３０ 可変電圧可変周波数電源装置
３１ 待機系出力異常検出回路
３２ ＦＰＧＡ異常検出回路
４０ 可変電圧可変周波数電源装置
４１ 待機系出力異常検出回路
４２ テストパターン発生回路
４３ 出力比較異常検出回路
４４ 出力回路入力切換回路
５０ 可変電圧可変周波数電源装置
５１ 待機系出力異常検出回路
５２ 変換装置模擬回路
５３ 異常模擬検出回路
６０ 可変電圧可変周波数電源装置
６１ 待機系出力異常検出回路
６２ 異常検出回路入力切換回路
７０ 可変電圧可変周波数電源装置
７１ 待機系出力異常検出回路
７２ 制御出力比較異常検出回路

Claims (4)

1. 誘導電動機を可変速制御する電力変換装置と、
   この電力変換装置から出力される電圧及び周波数を制御し、運転系制御装置及び待機系制御装置からなる二重化した制御装置とを有し、
   前記運転系制御装置が前記電力変換装置の制御を実施し、前記待機系制御装置が制御を実施せず待機中である可変電圧可変周波数電源装置において、
   前記運転系制御装置の出力回路から出力される出力信号によって制御される前記電力変換装置からの検出出力に基づいて前記電力変換装置または前記運転系制御装置の異常を検出する運転系制御装置の変換装置異常検出回路と、
   前記待機系制御装置の出力回路から出力される出力信号に基づき前記電力変換装置の出力を模擬する変換装置模擬回路と、
   この変換装置模擬回路からの模擬出力に基づいて前記待機系制御装置の異常を検出する異常模擬検出回路と、が設けられたことを特徴とする可変電圧可変周波数電源装置。
2. 誘導電動機を可変速制御する電力変換装置と、
   この電力変換装置から出力される電圧及び周波数を制御し、運転系制御装置及び待機系制御装置からなる二重化した制御装置とを有し、
   前記運転系制御装置が前記電力変換装置の制御を実施し、前記待機系制御装置が制御を実施せず待機中である可変電圧可変周波数電源装置において、
   前記運転系制御装置の出力回路から出力される出力信号によって制御される前記電力変換装置からの検出出力に基づいて前記電力変換装置または前記運転系制御装置の異常を検出する運転系制御装置の変換装置異常検出回路と、
   前記待機系制御装置の出力回路から出力される出力信号に基づき前記電力変換装置の出力を模擬する変換装置模擬回路と、
   前記電力変換装置からの前記検出出力に基づき当該電力変換装置の異常を検出し、また、前記変換装置模擬回路からの模擬出力に基づいて前記待機系制御装置の異常を検出する待機系制御装置の変換装置異常検出回路と、
   この待機系制御装置の変換装置異常検出回路への入力を、前記電力変換装置からの前記検出出力と前記変換装置模擬回路からの前記模擬出力との間で切り換える異常検出回路入力切換回路と、が設けられたことを特徴とする可変電圧可変周波数電源装置。
3. 前記各制御装置はそれぞれ、速度要求信号に応じて電力変換装置から出力される電圧及び周波数を制御する制御信号を演算する演算回路と、前記制御信号に応じて前記電力変換装置へゲートパルスの高速ＯＮ／ＯＦＦ信号を出力するＦＰＧＡを含む出力回路とを有し、
   前記待機系異常検出回路は、前記ＦＰＧＡが正常に処理を完了した際にフラグを出力するロジックが当該ＦＰＧＡに予め組み込まれているときに、前記フラグを監視することによりこのＦＰＧＡの異常を検出するＦＰＧＡ異常検出回路を有することを特徴とする請求項１または請求項２に記載の可変電圧可変周波数電源装置。
4. 誘導電動機を可変速制御する電力変換装置と、
   この電力変換装置から出力される電圧及び周波数を制御し、運転系制御装置及び待機系制御装置からなる二重化した制御装置と、を有する可変電圧可変周波数電源装置の待機系異常検出方法において、
   前記運転系制御装置から出力される出力信号によって制御される前記電力変換装置からの検出出力に基づき、前記電力変換装置の異常を検出する工程と、
   前記待機系制御装置から出力される出力信号に基づき前記電力変換装置の出力を模擬する工程と、
   この模擬工程で得られた模擬出力に基づき前記待機系制御装置の異常を検出する工程と、を備えることを特徴とする可変電圧可変周波数電源装置の待機系異常検出方法。

Images