JP5418304B2 - 電力変換器 - Google Patents

Description

本発明は、半導体スイッチング素子の駆動信号を遮断する遮断装置の異常を検出することのできる電力変換器に関する。

近年、省エネルギー化の必要性から、インバータやサーボアンプなど、電動機を可変速駆動する電力変換器の普及が進んでいる。一方、電気機器の異常動作は重大な事故につながる場合があるので、各メーカは安全機能の充実が求められている。また、製品の開発，設計，生産，保守，廃棄の各段階において人体への危険性を許容範囲内に抑えるために厳しい安全規格が設けられている。

特に電気機器に関しては、ＩＥＣ６１５０８という機能安全規格と、インバータやサーボアンプなどの電動機駆動システムを考慮したＩＥＣ６１８００-５-２という規格がある。

これらの安全規格に適合するためには、開発体制やコンセプトを文書化し、規格に準拠しているかどうか認証を受けるだけではなく、使用している部品の故障率が安全水準を満たすこと、安全機能に関わる装置の異常を監視する監視機能と、仕様に応じて安全に機器を停止する機能が必要となる。

電動機を停止する場合には、電動機に供給するエネルギーを遮断する安全トルクオフ機能(ＳＴＯ)がある。安全トルクオフ機能に関する従来の技術として、例えば、特許文献１には、電動機を駆動するための電力を供給する主回路とこの主回路の半導体スイッチング素子を制御するための制御信号を生成する制御装置との間にゲート回路（遮断装置）を設け、独立して設けた安全機能回路からの遮断指令によって、ゲート回路を閉じて制御信号を遮断することによって、主回路から電動機への電力の供給を停止する安全装置が記載されている。この安全機能回路は、ゲート回路の遮断条件の一つとして、外部から安全トルクオフ指令（遮断信号）を入力したときに遮断指令を出力する。

米国特許第７２５３５７７号公報

しかしながら、遮断信号は常時入力されているものではないので、上記の従来技術では、遮断信号が実際に入力されたときにゲート回路が正常に動作するかわからない。模擬的に遮断信号を入力して安全トルクオフ機能が正常に働いているか否かを確認しようとすると、電力変換器の運転を停止させなければならず、稼働率が低下するという問題がある。

本発明は、上述のかかる事情に鑑みてなされたものであり、電力変換器を停止させることなく、運転状態においてゲート回路との接続に異常が無いかどうかを監視することのできる電力変換器を提供することを目的とする。

上記の目的を達成するため、本発明に係る電力変換器は、ＰＷＭ信号を出力する制御装置と、ＰＷＭ信号によって半導体スイッチング素子をオン・オフさせることにより電動機へ供給する交流電力を生成するブリッジ回路と、制御装置とブリッジ回路との間に設けられ、ゲート信号によって制御装置からブリッジ回路へ供給されるＰＷＭ信号を遮断する遮断装置と、テスト信号を発生して遮断装置を診断する監視装置と、を備えた電力変換器であって、遮断装置は、テスト信号と外部からの遮断信号とを切り替える切替回路と、切替回路の出力信号の変化点から設定時間経過後に該出力信号の通過を許可する遅延回路と、遅延回路への入力信号をフィードバック信号として監視装置へ出力する手段と、を備え、監視装置は、遮断装置へ遅延時間よりも短い間隔のテスト信号を出力し、遮断装置からのフィードバック信号がテスト信号と一致するか否かを判定し、一致しない場合は異常と判定すること、を特徴とする。

本発明では、遮断信号の許容遅延時間よりも短いテスト信号を発生させて、遮断装置へ送る。遮断装置では、遮断信号またはテスト信号のいずれか一方を選択して遅延回路経由で遮断装置のゲート回路へ入力する。遅延回路は、遮断信号のみを通過させるようにして、テスト信号ではＰＷＭ信号は遮断されないようにする。

なお、切替回路に代えて、テスト信号と外部からの遮断信号とのＯＲ論理を演算する合成回路を設け、この合成回路の出力を遅延回路へ入力するようにしても良い。

本発明に係る電力変換装置の監視装置は、さらに、遮断信号と遮断装置の出力信号とを入力し、テスト信号とフィードバック信号が一致しないときは、遮断信号が入力されているか否かを判定し、遮断信号が入力されている場合は、遮断装置の出力信号をもとに遮断装置の異常の有無を判定することを特徴とする。

本発明では、発生したテスト信号と遮断装置からのフィードバック信号によって接続異常も含めた遮断装置側の異常を検出することができる。

また、本発明に係る電力変換器では、遮断装置は、ブリッジ回路の上アーム用半導体スイッチング素子へのＰＷＭ信号を遮断する第１のゲート回路と、下アーム用半導体スイッチング素子へのＰＷＭ信号を遮断する第２のゲート回路とを備え、第１のゲート回路、第２のゲート回路の夫々に対応させて上記の切替回路および遅延回路を設けたことを特徴とする。ブリッジ回路の上アーム用と下アーム用のゲート回路を別個に設け、夫々に対して切替回路と遅延回路を設けて二重化することにより信頼性の高い電力変換器を構築することができる。

以上、本発明によれば、遮断信号が入力されていない場合でも一定のタイミングで遮断装置の診断を行い、異常の検出を行うことができるので、電力変換器の信頼性を向上させることができる。

また、本発明では、遮断装置との接続確認のためのテスト信号によって遮断装置のゲートを閉じないように、遅延回路を設け、さらにＣＰＵなどの処理では設定された遅延時間よりも短い周期のパルスをテスト信号として使用するため、運転中に診断をすることができる。

本発明の実施の形態による電力変換器１の機能ブロック図である。 遮断信号が選択されているときの図１の動作を説明するためのタイミングチャートである。 テスト信号が選択されているときの図１の動作を説明するためのタイミングチャートである。 図１の演算回路１１の監視手段５０の処理手順を示すフローチャートである。 他の実施例１による遮断装置３と監視装置１０の回路構成図である。 図５の動作を説明するためのタイミングチャートである。 図５の演算回路１１の監視手段５０の処理手順を示すフローチャートである。 他の実施例２による電力変換器１の機能ブロック図である。

以下、図面を参照しながら本発明の実施の形態を説明する。
図１は、本発明の実施の形態による電力変換器１の機能ブロック図である。図１において、電力変換器１は、電動機５を可変速制御するためのＰＷＭ信号を出力する制御装置２、半導体スイッチング素子（ＩＧＢＴ）を有し制御装置２から供給されるＰＷＭ信号によって交流電力を生成するブリッジ回路４、制御装置２からブリッジ回路４へ供給されるＰＷＭ信号を遮断する遮断装置３、遮断装置３やその他の装置の異常を検出する監視装置１０を備えている。ブリッジ回路４から出力される交流電力によって電動機５が駆動される。

電力変換器１の構成をさらに詳細に説明すると、制御装置２は、電動機５が繋がる負荷の速度，位置，トルクなどの信号を入力し、この信号を用いてブリッジ回路４が出力するべき電圧指令を演算し、この電圧指令をもとにブリッジ回路４の各ＩＧＢＴのゲートを制御するためのＰＷＭ信号を生成する。ブリッジ回路４は６個のＩＧＢＴをフルブリッジ接続した三相ブリッジ回路であり、その三相の出力は、電動機５に接続されている。

制御装置２は、一般的な３相のインバータを制御するためにＣＰＵを使って、６本のＰＷＭ信号、すなわち上アームのＩＧＢＴ（Ｕ，Ｖ，Ｗ）に対するゲート信号と、下アームのＩＧＢＴ（Ｘ，Ｙ，Ｚ）に対するゲート信号を出力する。なお、制御装置２がＰＷＭ信号を生成する方法については本発明の目的ではなく、従前の技術を用いるものとする。

遮断装置３は、制御装置２から出力された６本のＰＷＭ信号を、それぞれゲートを制御するイネーブル入力付きのバッファ（以下、「ゲート回路」という。）３１に入力する。遮断信号が有効のときはゲート回路３１のイネーブル入力（ＥＮ）をオフにして、ゲート回路３１の出力をオフにする。これにより、ブリッジ回路４のＩＧＢＴのゲートもオフになり、電動機５への電力供給が停止する。なお、遮断装置３の構成以外に、論理和を使った構成やセレクタなどで出力を切り替える構成などを用いることもできる。

一方、遮断装置３のイネーブル入力がオンの場合は、制御装置２から出力される６本のＰＷＭ信号はブリッジ回路４の各ＩＧＢＴのゲートに入力され、これによりＩＧＢＴが駆動することで、電動機５に交流電圧が印加される。

次に、遮断装置３の回路構成について、さらに詳細に説明する。
図１において、遮断装置３に対して外部から遮断信号（安全トルクオフ信号）が入力される。この遮断信号は操作員の緊急停止釦の押下あるいは別の監視回路（図示せず）によって出力されるものである。

遮断信号は遮断装置３の切替回路１２に入力される。切替回路１２は、監視装置１０の演算回路１１から出力される選択信号によって、遮断信号とテスト信号のうちいずれか一方に切り替えられる。切替回路１２から出力された信号は入力処理回路１３に入力される。入力処理回路１３は、例えば信号電圧のレベル変換や、外部からのノイズ侵入を防ぐために絶縁するなどの処理を行う。入力処理回路１３からの出力信号は、入力信号を一定時間遅延させて出力する遅延回路１４に入力される一方、テスト信号との比較を行うために入力側フィードバック信号として監視装置１０に送られ演算回路１１に入力される。

この遅延回路１４は、入力処理回路１３からの信号の立上がり又は立下りのエッジを検出してワンショットパルスを出力するエッジ検出回路２１、このワンショットパルスによって初期設定値をロードし、クロック信号ごとにカウントダウンを実行するダウンカウンタ２２、このダウンカウンタ２２から出力される信号をラッチするＤ型フリップフロップ（以下、「ＤＦＦ」という。）２４などから構成されている。

遅延回路１４の構成をより詳細に説明すると、入力処理回路１３から出力された信号はエッジ検出回路２１に入力される。そして、エッジ検出回路２１の出力はダウンカウンタ２２のロード端子（ＬＤ）に入力される。ロード端子にパルスが入力されると、ダウンカウンタ２２はそのタイミングで入力端子Ｄ０〜Ｄ３に入力される値をロードしてカウント開始の初期値（これを「初期設定値」という。）として設定する。そして、ＣＫ端子に印加されるクロックごとに順にこの初期設定値をデクリメントしていき、カウント値が「０」になると出力される桁下げ信号（ＢＯ信号）を「１」にする。このＢＯ信号とＤＦＦ２４の出力端子（Ｑ）からの出力がＯＲ回路２３の入力になる。ＯＲ回路２３の出力はＤＦＦ２４の入力端子（Ｄ）に接続されている。
また、ＤＦＦ２４のクロック端子（ＣＫ）はダウンカウンタ２２と同じクロック源である監視装置１０の方形波発生器２０に繋がっている。ＤＦＦ２４のクリア端子（ＣＬ）は、入力処理回路１３の出力と繋がっている。ＤＦＦ２４の反転出力端子は、ゲート信号としてゲート回路３１のイネーブル入力と接続されている。

ゲート回路３１の６本の出力は、それぞれ合成回路１５で信号合成されて、その出力は出力側フィードバック信号として、監視装置１０の演算回路１１に入力される。合成回路１５は例えばＯＲ論理によって実現することができる。

なお、図１に示す遅延回路１４は一例であり、次に説明するタイミングチャートを満足する回路ならば他の回路構成であってもよい。例えば、遅延回路１４は、カウンタを用いる構成に代えて、ＣＲフィルタの時定数で入力信号を一定時間遅延させるという構成にすることもできる。

次に、図２，図３のタイミングチャートを用いて、遅延回路１４の動作を説明する。本実施の形態の特徴は、安全トルクオフ機能を試験するために演算回路１１から出力されるテスト信号を遅延回路１４の遅延時間よりも短い間隔のパルス信号にすることにある。この遅延時間は電力変換器の応答性能として認められる範囲で上記の初期設定値として予め設定される。

図２は、演算回路１１から出力される選択信号によって外部からの遮断信号が選択されている場合のタイミングチャートである。なお、図２中、符号（ａ）〜（ｇ）は、図１の該当する符号の位置の信号波形であることを意味している。

切替回路１２によって選択された遮断信号は、入力処理回路１３によってノイズ除去等の処理をされた後、遅延回路１４のエッジ検出回路２１に入力される。遅延回路１４のダウンカウンタ２２は、ロード端子（ＬＤ）は、エッジ検出回路２１から出力されるパルス信号（図２のＡ点）によって初期設定値をロードする。その後、カウント値がゼロになるまで、すなわち初期設定値とクロック信号の周期で定まる時間分のカウントが行われる。ダウンカウンタの出力（ＢＯ）は、このダウンカウンタのカウント値がゼロ以外の時は出力「０」、カウンタ値がゼロになると「１」になる（図２のＢ点）。この出力（ＢＯ）はＤＦＦ２４でラッチされる。すなわちＤＦＦ２４はセット状態になり、ＯＲ回路２３により、このセット状態は遅延回路１４への入力信号が「１」の間維持される。一方、遅延回路１４への入力信号が「０」になるとＤＦＦ２４はリセットされるので、ＤＦＦ２４がセットされた後は、遅延回路１４からは遅延回路１４への入力信号の論理が出力されることになる。

また、図３に、テスト信号を入力したときのタイミングチャートを示す。テスト信号は、上述したように遮断信号よりも短い周期の信号を用いる。この場合、図３に示すように、ダウンカウンタ２２のカウント中に入力信号が変化することになる。カウント中に入力信号が変化すると、ダウンカウンタ２２は、初期設定値に再セットされる（図３のＣ点）。このため、遅延回路１４へ入力される信号の立ち上がりからカウンタ値が「０」になるまでの期間Ｄは、Ａ点の入力値が保持されることになる。テスト信号は、初期設定値とクロック信号の周期で定まる時間よりも短いので、テスト信号によって遅延回路１４からのゲート信号はオフになることはなく、遮断装置３の出力はオンの状態を維持する。このためブリッジ回路４のＩＧＢＴのゲート信号が遮断されることはない。このような遮断信号とテスト信号を用い、ダウンカウンタ２２の初期設定値を遮断信号の許容遅延時間よりも短く、テスト信号のパルス幅よりも長くなるように設定することにより、遮断装置３の動作に影響を与えないように遮断装置３との接続確認試験をすることができる。

また、このテスト信号を出力する演算回路１１にＣＰＵなどを用いる場合は、ＣＰＵに用いているクロックと同じクロックを遅延回路１４のカウンタやＤＦＦ２４に用いることで、テスト信号がカウンタと同期し、時間監視を容易に行うことができる。このようにすれば、クロック生成回路や同期回路を別に設ける必要がなく、低コスト化を実現することができる。

一方、監視装置１０の演算回路１１は、ＣＰＵなどのプロセッサで構成され、プログラムによって実現される監視手段５０を有している。監視手段５０は定周期で起動され、テスト信号と遅延回路１４の入力からのフィードバック信号（入力側フィードバック信号）とを比較する第一の監視処理と、入力された遮断信号と遮断装置３の出力のフィードバック信号（出力側フィードバック信号）とを比較する第二の監視処理を実行する。

次に、図４を用いて監視手段５０の処理手順を説明する。なお、演算回路１１の備えるＣＰＵは、定周期割り込みで起動するタスク構成とし、テストを行うルートＡの処理と遮断信号を監視するルートＢの処理とを交互に実行する。

まず、監視手段５０は、方形波発生器２０のクロックを分周した定周期割り込みによって起動されると、ルートＡとルートＢのいずれの処理を実行するかを判定する（Ｓ１０１）。具体的には、前回起動時にルートＡを実行した場合はルートＢを選択し、前回起動時にルートＢを実行した場合はルートＡを選択する。

ステップＳ１０１の判定の結果、ルートＡの処理の場合は、監視手段５０は遮断信号を読み込み（Ｓ１０２）、遮断信号がオフの状態であれば第１の監視処理を実行し（Ｓ１０３で「Ｙｅｓ」）、遮断信号がオンの状態であればそのまま終了する（Ｓ１０３で「Ｎｏ」）。これは、遮断信号がオンである場合は、ルートＢの処理において遮断装置３の各ゲート回路３１を含めた全体を監視できるためにテストによる監視が不要であるからである。

次に、監視手段５０は、第１の監視処理として、まず切替回路１２への選択信号をテスト信号側に設定し（Ｓ１０４）、続いて切替回路１２の切替動作の過渡状態による監視エラーを防止するために待機時間Ａを設定する（Ｓ１０５）。この待機時間は、ＣＰＵのクロックの数回分としておけば、例えばプログラムのダミー命令の挿入等によって容易に実現できる。

監視手段５０は、次にテスト信号をオンにして（Ｓ１０６）、入力処理の遅延なども考慮して待機時間Ｂを設定する（Ｓ１０７）。待機時間Ｂも待機時間Ａと同様に設定することができる。待機時間Ｂの経過後、監視手段５０は遅延回路１４の入力のフィードバック信号（入力側フィードバック信号）を読み込み（Ｓ１０８）、テスト信号との論理を比較して、一致していない場合は（Ｓ１０９で「Ｙｅｓ」）、異常として外部にアラーム出力を行う（Ｓ１１０）。このとき、遮断装置３とは別に遮断機能を設けて、ブリッジ回路４へのＰＷＭ信号の出力を遮断するなどの異常検出時の処理を行うようにしても良い。

その後、監視手段５０はテスト信号をオフし、選択信号を元の遮断信号側に切り替えてルートＡの処理を終了する（Ｓ１１１）。なお、ステップＳ１０６〜ステップＳ１１１までの処理は、予め定めた遅延回路１４の初期設定値よりも十分短くなるように、少なくともこの間は割り込み禁止にして、処理時間が延びないようにする必要がある。

一方、ステップＳ１０１の判定の結果、ルートＢの処理の場合は、監視手段５０は遮断信号を読み込む（Ｓ１１２）。そして、遮断信号がオンの場合は、監視手段５０は第２の監視処理を行う（Ｓ１１３）。第２の監視処理では、監視手段５０は遮断装置３の出力からのフィードバック信号（出力側フィードバック信号）を読み込み（Ｓ１１４）、遮断信号とフィードバック信号が共にオンであれば正常と判定し（Ｓ１１５で「Ｙｅｓ」）、フィードバック信号がオフになっている場合は異常と判定して（Ｓ１１５で「Ｎｏ」）、外部へのアラーム出力、あるいは、遮断装置３とは別に設けた遮断機能により遮断を行うなどの異常処理を行う（Ｓ１１６）。

このように監視手段５０の定周期処理において、ルート別に処理を行い、図４のフローチャートで示すように、それぞれのルートで遮断信号のオン，オフの状態を見ながら監視することで効率的に監視を行うことができる。

以上、本実施の形態によれば、異常信号入力から遮断装置の出力オフまでの許容遅延時間よりも短いテスト信号を用いることによって、制御装置２から出力されるＰＷＭ信号を遮断することなく、遮断装置３の異常を検出することができる。また、外部から入力される遮断信号と遮断装置３の出力信号とを比較する監視方法とを組み合わせて異常監視の信頼性を高めることができる。
（他の実施例１）

次に他の実施例を説明する。図５は、他の実施例による遮断装置３と監視装置１０の構成図である。図５は、図１に対する変更箇所のみを記載している。図５に記載されていない構成は図１と同様である。

図１との主な違いは、切替回路１２に代えて合成回路１６を設け、遅延回路１４の回路構成を変更している。なお、図５では、図１と同様に、合成回路１６と遅延回路１４の間に入力処理回路１３を設けるようにしても良い。本発明では入力処理回路１３は必須ではないので記載を省略している。

この合成回路１６では、否定回路６１は遮断信号を入力して反転信号を出力する。また、演算回路１１から出力されるテスト信号はＪＫフリップフロップ（以下、「ＪＫＦＦ」という。）６２のＪ入力とＫ入力の両方に入力されている。なお、本実施例では、ＪＫＦＦ６２へ入力をテスト信号としているが、ＪＫＦＦ６２を監視装置１０側に設けて、ＪＫＦＦ６２の出力をテスト信号としても良い。

ＪＫＦＦ６２のクロック入力端子（ＣＫ）は、方形波発生器２０と繋がり、ＪＫＦＦ６２の出力端子は、否定回路６３の入力と繋がっている。否定回路６１，６３の出力は、否定回路６４の入力と接続すると共に、プルアップ抵抗６５に接続している。また、否定回路６４の出力は、遅延回路１４と監視装置１０の演算回路１１に接続している。なお、否定回路６１，６３はオープンコレクタタイプの素子である。

また、遅延回路１４では、図５に示すように、合成回路１６からの出力がＤＦＦ７１の入力端子に接続し、ＤＦＦ７１の出力端子はＤＦＦ７２の入力端子と繋がっている。また、ＤＦＦ７１とＤＦＦ７２の両出力端子はそれぞれＡＮＤ回路７３の入力と繋がり、ＡＮＤ回路７３の判定結果の出力端子は、ＤＦＦ７４の入力端子と接続している。各ＤＦＦ７１，７２，７４のクロック入力端子は方形波発生器２０と接続している。ＤＦＦ７４の反転出力はゲート信号としてバッファ３１のイネーブル端子と接続している。

図６にタイミングチャートを示す。本実施例では、演算回路１１によってテスト信号がオンになったときは、合成回路１６によって、テスト信号と遮断信号が合成される。すなわち、遮断信号がオフのときは、ＪＫＦＦ６２により、クロックごとにその出力信号が反転し、その結果、合成回路１６からは、テスト信号の波形パターンが出力される。この状態で、遮断信号がオンになると（図６のＡ点）、否定回路６１の出力はその間「０」になるので、合成回路１６の出力は「１」になる。

一方、遅延回路１４では、２クロック間以上入力が「１」のときにＡＮＤ回路７３の出力が「１」になり（図６のＢ点）、その結果がＤＦＦ７４でラッチされる（図６のＣ点）。
テスト信号は、１クロックごとに「１」「０」を繰り返すので、ゲート信号は常時オンの状態であり、遮断信号が２クロック以上オンになることにより、ゲート信号がオフになり遮断装置３がオフになる。本実施例では、テスト信号オフの状態で遮断信号がオンになったときゲート信号が変化するまでに最低３クロックかかるので、遮断信号の許容される遅延時間を考慮してこのクロックの周期を決定することになる。

本実施例による演算回路１１の監視手段５０は、図７の処理によって異常検出を行う。以下、図７に基づいて、監視手段５０の動作を説明する。
監視手段５０は、方形波発生器２０のクロックによる定周期割り込みによって起動すると、遮断信号の状態を読み込む（Ｓ２０１）。監視手段５０は、遮断信号がオンの場合は演算回路１１内部のカウンタが起動中か否かを判定し（Ｓ２０３）、起動中でなければカウンタ値を１にセットして起動を開始する（Ｓ２０４）。

一方、カウンタが起動中であれば（Ｓ２０３で「Ｙｅｓ」）、監視手段５０は、カウンタは一定値に到達したか否かを判定し（Ｓ２０５）、到達していなければカウンタ値をインクリメントして終了する（Ｓ２０６）。この一定値は遮断信号を入力してからゲート信号がオフするまでの理論的な遅延時間で定まる値であり、３クロック遅延する場合は、一定値は３になる。

カウンタ値が一定値に到達した場合は（Ｓ２０５で「Ｙｅｓ」）、監視手段５０は、カウンタをクリアして（Ｓ２０７）、出力側フィードバック信号の状態を読み込む（Ｓ２０８）。そして、監視手段５０は、読み込んだ出力側フィードバック信号がオンか否かを判定して（Ｓ２０９）、オンならば正常であると判定し（Ｓ２１０）、オフであれば異常であると判定してエラー出力を行う（Ｓ２１１）。

一方、ステップＳ２０２で遮断信号がオンでなければ、監視手段５０は、テスト実行中すなわちテスト信号の出力中か否かを判定し（Ｓ２１２）、テスト実行中ならば、入力側フィードバック信号を入力する（Ｓ２１３）。

次に、監視手段５０は、テストが初回か否かを判定する（Ｓ２１４）。すなわち、監視手段５０は、テスト信号をオンにして最初の入力側フィードバック信号の読み込みか否かを判定し、初回ならば（Ｓ２１４で「Ｙｅｓ」）、入力側フィードバック信号の値を演算回路１１のメモリの前回値エリアに保存して終了する（Ｓ２１５）。ステップＳ２１４で初回でなければ、監視手段５０は、前回値エリアの値と今回値を比較して（Ｓ２１６）、一致しているか否かを判定する（Ｓ２１７）。監視手段５０は、その結果一致していれば異常と判定し（Ｓ２１８）、一致していなければ正常と判定して（Ｓ２１９）、入力側フィードバック信号の今回値を前回値エリアに保存して終了する（Ｓ２２０）。

本実施例では、遅延回路１４に入力されるテスト信号はクロック周期ごとに反転しているため、正常動作ならば前回値と今回値が必ず異なることになる。このため、ステップＳ２１７〜Ｓ２１９の判定処理となる。

以上、本実施例によれば、図１の構成に比べてより少ない回路構成で実現でき、また、切替回路１２を用いないので、遮断信号が不通になるという可能性がなくなり、より信頼性の高いシステムを実現することができる。
（他の実施例２）

図８に本実施例による電力変換器１の構成を示す。本実施例は、遮断装置３をブリッジ回路４の上アームと下アーム別に遮断できる構成としたものである。遮断装置３には、上アーム用ゲート回路３１ａ、下アーム用ゲート回路３１ｂの夫々に対して、図５に示した遅延回路１４ａ，１４ｂを設ける。遅延回路１４ａの出力は否定回路１９ａによって反転された信号がゲート信号として用いられ、上アーム用ゲート回路３１ａは、ゲート信号１が「０」のときに出力がオン、ゲート信号１のときに「１」で出力オフ（遮断）となるように構成されている。一方、下アーム用ゲート回路３１ｂは、ゲート信号２が「１」のときに出力がオン、ゲート信号１が「０」のときに出力オフ（遮断）となる。

遮断信号は、端子台６で、ダイオード９１ａ，９１ｂを介して、それぞれ上アーム用の遮断信号、下アーム用の遮断信号として合成回路１６に入力される。合成回路１６では、切替回路１８によって、テスト信号の波形パターンを上アーム用、下アーム用のいずれに接続するかを切り替えられるようにしている。

出力側フィードバック信号は合成回路１５ａ、合成回路１５ｂによって、それぞれ上アーム用への出力，下アームへの出力別に合成されて監視装置１０の演算回路１１に入力される。監視装置１０の演算回路１１は、切替指令を出して、テストを行うアームを選択してテストを実施するが、本実施例は、遮断信号によってゲート回路を上アーム用と下アーム用に分割しそれぞれ別個のゲート信号によって遮断するものであり、遮断装置テスト時の基本的な動作は、他の実施例１と同様であるので説明を割愛する。

本実施例によれば、上アーム用ゲート回路と下アーム用ゲート回路のいずれか一方が故障して故障しても他方が正常に遮断できればブリッジ回路からの電力供給を停止させることができる。また、上アーム用ゲート回路と下アーム用ゲート回路の出力イネーブルの論理を逆にしたので、ゲート信号が短絡していずれか一方の信号レベルに引き込まれたとしても、どちらかのゲート回路を確実にオフすることができる。

さらに、本実施例では上アーム用ゲート回路と下アーム用ゲート回路を交互に自己診断を実施するので、さらに信頼性を向上させることができる。

本発明は、上述の実施の形態に限定されることなく、その要旨を逸脱しない範囲で種々変形して実施をすることができる。また、各実施例の回路は、それぞれ独立に適用するおとができる。例えば、他の実施例２で説明した上アーム用ゲート回路と下アーム用ゲート回路のそれぞれ対して、図１の切替回路と遅延回路を適用することも可能である。

１ 電力変換器
２ 制御装置
３ 遮断装置
４ ブリッジ回路
５ 電動機
６ 端子台
１０ 監視装置
１１ 演算回路
１２，１８ 切替回路
１３ 入力処理回路
１４，１４ａ，１４ｂ 遅延回路
１５，１５ａ，１５ｂ 合成回路
１６ 合成回路
２０ 方形波発生器
２１ エッジ検出回路
２２ ダウンカウンタ
２３ ＯＲ回路
２４，７１，７２，７４ Ｄ型フリップフロップ
２５，３３，６５，６５ａ，６５ｂ，９２ａ，９２ｂ プルアップ抵抗
３１ ゲート回路
３１ａ 上アーム用ゲート回路
３１ｂ 下アーム用ゲート回路
５０ 監視手段
１９ａ，６４，６４ａ，６４ｂ 否定回路
６１，６１ａ，６１ｂ，６３ オープンコレクタ型否定回路
６２ ＪＫフリップフロップ
７３ ＡＮＤ回路
９１ａ，９１ｂ，３２ａ，３２ｂ ダイオード

Claims (4)

1. ＰＷＭ信号を出力する制御装置と、
   前記ＰＷＭ信号によって半導体スイッチング素子をオン・オフさせることにより電動機へ供給する交流電力を生成するブリッジ回路と、
   前記制御装置と前記ブリッジ回路との間に設けられ、ゲート信号によって前記制御装置から前記ブリッジ回路へ供給される前記ＰＷＭ信号を遮断する遮断装置と、
   テスト信号を発生して前記遮断装置を診断する監視装置と、
   を備えた電力変換器において、
   前記遮断装置は、
   前記テスト信号と外部からの遮断信号とを切り替える切替回路と、
   前記切替回路の出力信号の変化点から設定時間経過後に該出力信号の通過を許可する遅延回路と、
   前記遅延回路への入力信号をフィードバック信号として前記監視装置へ出力する手段と、を備え、
   前記監視装置は、前記遮断装置へ前記遅延時間よりも短い間隔のテスト信号を出力し、前記遮断装置からのフィードバック信号が前記テスト信号と一致するか否かを判定し、一致しない場合は異常と判定すること、
   を特徴とする電力変換器。
2. 請求項１に記載の電力変換器において、
   前記切替回路に代えて、前記テスト信号と外部からの遮断信号とのＯＲ論理を演算する合成回路を設けたことを特徴とする電力変換装置。
3. 請求項１または２に記載の電力変換器において、
   前記監視装置は、前記遮断信号と前記遮断装置の出力信号とを入力し、前記テスト信号と前記フィードバック信号が一致しないときは、前記遮断信号が入力されているか否かを判定し、前記遮断信号が入力されている場合は、前記遮断装置の出力信号をもとに前記遮断装置の異常の有無を判定することを特徴とする電力変換器。
4. 請求項１に記載の電力変換器において、
   前記遮断装置は、前記ブリッジ回路の上アーム用半導体スイッチング素子へのＰＷＭ信号を遮断する第１のゲート回路と、下アーム用半導体スイッチング素子へのＰＷＭ信号を遮断する第２のゲート回路と、を備え、
   前記第１のゲート回路、前記第２のゲート回路の夫々に対応させて前記切替回路および前記遅延回路を設けたことを特徴とする電力変換器。

Images