JP5333756B2 - インバータ装置 - Google Patents

Description

本発明は、半導体スイッチング素子の駆動信号を遮断する機能を冗長化したインバータ装置に関するものである。

機械装置の基本安全規格として、欧州規格「ＥＮ９５４−１」（ＩＳＯ１３８４９−１）が知られている。この欧州規格「ＥＮ９５４−１」では、表１に示すように、機械装置に求められる安全要求事項とその要求事項に対応するシステムの挙動がカテゴリー別に分類されている。
例えば、表１のカテゴリー「３」は、カテゴリー「１」の要件に加えて、単一故障によって安全機能を損なわないように冗長性を持たせた設計がなされていることを規定している。

上記のカテゴリー「３」に適合するように、冗長化設計されたインバータ装置の従来技術を図４〜図６に示す。
まず、図４に示す第１の従来技術において、１００Ａはインバータ装置、２００は負荷としてのモータである。インバータ装置１００Ａは、制御基板１１０Ａ及びドライブ基板（電源基板）１２０Ａを備えている。

制御基板１１０Ａには、ＩＧＢＴのゲート信号を作成するＣＰＵ１１１と第１の遮断回路１１２とが配置され、ドライブ基板１２０Ａには、第２の遮断回路１２１と駆動用フォトカプラ１２２とＩＧＢＴブリッジ回路１２３とが配置されている。なお、ＩＧＢＴブリッジ回路１２３は６個のＩＧＢＴをフルブリッジ接続してなる三相ブリッジ回路であり、その三相の出力端子はモータ２００に接続されている。

上記構成において、通常時は、ＣＰＵ１１１により作成したゲート信号が第１の遮断回路１１２を通って駆動用フォトカプラ１２２に入力され、その出力信号によりＩＧＢＴブリッジ回路１２３のＩＧＢＴを駆動することでモータ２００に交流電圧が印加される。これにより、モータ２００は回転する。

また、異常や故障等が発生してモータ２００を停止させる必要が生じた場合には、外部からの遮断信号が第１，第２の遮断回路１１２，１２１に入力される。ここで、遮断信号としては、モータ２００が設置されている製造ラインに人が近付いたことを光学的に検出するライトカーテンの出力信号などがある。
この遮断信号により第１，第２の遮断回路１１２，１２１が動作してゲート信号と駆動用フォトカプラ１２２の一次側電源とが遮断されるので、モータ２００は確実に停止することとなる。
このように二重の遮断回路１１２，１２１を用いてゲート信号の遮断機能を冗長化することにより、システムの安全が確保されている。

更に、図５に示す第２の従来技術において、１００Ｂはインバータ装置、２００は前記同様にモータである。インバータ装置１００Ｂは、制御基板１１０Ｂ及びドライブ基板１２０Ｂを備えている。
制御基板１１０Ｂには、ＩＧＢＴのゲート信号を作成するＣＰＵ１１１と第１，第２の遮断回路１１２，１１３とが配置され、ドライブ基板１２０Ｂには、駆動用フォトカプラ１２２とＩＧＢＴブリッジ回路１２３とが配置されている。

上記構成において、通常時は、ＣＰＵ１１１により作成したゲート信号が第１，第２の遮断回路１１２，１１３を通って駆動用フォトカプラ１２２に入力され、その出力信号によりＩＧＢＴブリッジ回路１２３のＩＧＢＴを駆動することでモータ２００に交流電圧が印加される。これにより、モータ２００は回転する。

また、外部からの遮断信号が制御基板１１０Ｂ上の第１，第２の遮断回路１１２，１１３に入力されると、この遮断信号により、第１，第２の遮断回路１１２，１１３が動作してゲート信号が遮断されるので、モータ２００は確実に停止することとなる。
この従来技術でも、制御基板１１０Ｂ上の二重の遮断回路１１２，１１３を用いて冗長化することにより、システムの安全が確保されている。

更に、図６は第３の従来技術を示しており、ＩＥＣ６１８００−５−２，Ａｎｎｅｘ Ｂ，Ｆｉｇ．Ｂ.３に記載されている回路である。
図６において、１００Ｃはインバータ装置であり、１２０Ｃはドライブ基板、１２２は駆動用フォトカプラ、１２２Ｘは上アーム用フォトカプラ、１２２Ｙは下アーム用フォトカプラ、１２３はＩＧＢＴブリッジ回路である。

１３０は遮断信号ａが入力される制御ブロックであり、ＣＰＵ１３１、第１の遮断回路１３２、メモリ１３３、クロック発生回路１３４及びフォトカプラ１２２Ｘの電源遮断用のトランジスタ１３５を備えている。１４０は遮断信号ｂが入力される遮断ブロックであり、第２の遮断回路１４１、ウォッチドッグタイマ１４２及びフォトカプラ１２２Ｙの電源遮断用のトランジスタ１４３を備えている。また、１３６は遮断確認回路である。

上記構成において、通常時は、ＣＰＵ１３１により作成したゲート信号が駆動用フォトカプラ１２２に入力され、その出力信号によりＩＧＢＴブリッジ回路１２３の上下アームのＩＧＢＴを駆動することでモータ２００に交流電圧が印加される。これにより、モータ２００は回転する。

外部からの遮断信号ａが制御ブロック１３０内の第１の遮断回路１３２に入力されると、ＣＰＵ１３１に遮断指令ａ’が送られ、ＣＰＵ１３１がトランジスタ１３５をオフすることで上アーム用フォトカプラ１２２Ｘの電源を遮断する。また、外部からの遮断信号ｂが遮断ブロック１４０内の第２の遮断回路１４１に入力されると、遮断指令ｂ’によりトランジスタ１４３を直接オフすることで下アーム用フォトカプラ１２２Ｙの電源を遮断する。
なお、ＣＰＵ１３１に遮断指令ａ’，ｂ’が入力されると、ＩＧＢＴのゲート信号自体も遮断するように構成されている。

更に、トランジスタ１３５，１４３の動作信号はＣＰＵ１３１にフィードバックされており、遮断動作時には、ＣＰＵ１３１が指令を発して遮断確認回路１３６から遮断確認信号を出力するようになっている。
この従来技術によれば、駆動用フォトカプラ１２２の電源及びＩＧＢＴのゲート信号が遮断されるので、モータ２００は確実に停止することとなる。

なお、特許文献１には、電力用ブリッジ回路を構成する半導体素子の異常検出及び保護回路において、各種の異常（負荷の短絡、半導体素子への過電流通流、制御電源電圧の低下）を種類別に検出、記憶して半導体素子のスイッチングを停止させると共に、これらの異常を統括制御系に通報するようにした技術が開示されている。

特開平９−２３８４７６号公報（段落［００１１］〜［００２３］、図１等）

第１，第３の従来技術では、制御基板１１０Ａからドライブ基板１２０Ａ、または、制御ブロック１３０及び遮断ブロック１４０からドライブ基板１２０Ｃへの遮断信号の受け渡しが必要である。このため、遮断信号の受け渡しを行うためのコネクタのピン数が多くなり、回路が複雑になる。また、第１の従来技術では、ドライブ基板１２０Ａ上に遮断回路１２１を実装しなくてはならず、ドライブ基板１２０Ａが大型化する。

第２の従来技術では、二つの遮断回路１１２，１１３が制御基板１１０Ｂに実装されているため、遮断回路の構成としては制御基板１１０Ｂ内で完結することになり、これによってドライブ基板１２０Ｂの回路構成を簡略化することができる。
しかし、例えばＩＧＢＴブリッジ回路１２３が三相の場合、ＣＰＵ１１１により作成されるゲート信号は６つであり、これらのゲート信号を遮断回路１１２，１１３が入出力する必要があるため配線が複雑になる。また、制御基板１１０Ｂ上の遮断回路の実装面積が増加し、基板全体が大型化するという問題がある。

特許文献１に記載された従来技術では、異常検出手段、異常記憶回路等が異常の種類の数に応じて必要になるので、回路構成の複雑化、大型化を招くという問題があった。

そこで、本発明の解決課題は、前述した欧州規格「ＥＮ９５４−１」等の安全規格を満足するように遮断機能を冗長化したインバータ装置において、回路構成の簡略化、回路全体の小型化を可能にすることにある。

上記課題を解決するため、本発明に係るインバータ装置は、請求項１に記載するように、ＩＧＢＴ等の半導体スイッチング素子をブリッジ接続してなるブリッジ回路とドライブ基板と制御基板とを備えている。
ここで、ドライブ基板は、上アーム用スイッチング素子及び下アーム用スイッチング素子をオンオフするための駆動信号（ゲート信号）をそれぞれ出力する上アーム用フォトカプラ及び下アーム用フォトカプラと、を有する。また、制御基板は、前記駆動信号を生成して上アーム用フォトカプラ及び下アーム用フォトカプラに供給するＣＰＵ等の駆動信号発生回路を備えている。
制御基板は、外部から入力される遮断信号により、上アーム用スイッチング素子の駆動信号と下アーム用スイッチング素子の駆動信号とを個別に遮断する上アーム用遮断回路及び下アーム用遮断回路を備えている。ここで、上アーム用遮断回路及び下アーム用遮断回路は、論理が互いに反転した遮断信号によって遮断動作するように構成されている。

なお、上アーム用遮断回路及び下アーム用遮断回路は、駆動信号発生回路と上アーム用フォトカプラ及び下アーム用フォトカプラとの間に接続されており、少なくとも上アーム用スイッチング素子の駆動信号または下アーム用スイッチング素子の駆動信号を遮断するように冗長化されている。

上アーム用遮断回路及び下アーム用遮断回路の出力側に、故障検出回路を接続し、その出力信号を駆動信号発生回路にフィードバックすることが望ましい。また、駆動信号発生回路は、故障検出回路の出力信号に基づいて生成した故障検出信号を外部に出力することが望ましい。
なお、故障検出回路は、上アーム用遮断回路及び下アーム用遮断回路の出力側と直流電源との間にそれぞれ接続された例えばダイオードからなるワイヤードオア回路を備え、このワイヤードオア回路の出力信号を駆動信号発生回路にフィードバックすると良い。

本発明によれば、制御基板上に上アーム用遮断回路及び下アーム用遮断回路を実装することで、遮断機能を制御基板内で完結させることができ、ドライブ基板の回路構成が複雑化したり大型化するおそれがない。また、制御基板だけを交換することにより、安全規格に対応、あるいは非対応のインバータ装置を構成可能であるから、要求される安全仕様に応じた製品を柔軟に提供することができる。
更に、遮断するべき駆動信号の数を減少させて回路構成の簡略化、配線数の減少を図ることができる。
また、論理が互いに反転した遮断信号を用いて上アーム用遮断回路及び下アーム用遮断回路を動作させることにより、上下アーム別の遮断信号同士に短絡故障があったとしても、モータを確実に停止させるＳＴＯ（Ｓａｆｅｔｙ Ｔｏｒｑｕｅ Ｏｆｆ）機能を満足させて安全性を一層高めることができる。

本発明の実施形態を示すブロック図である。 本発明の実施例を示す回路図である。 実施例における通常時の遮断動作を示すタイミングチャートである。 実施例における遮断時の動作を示すタイミングチャートである。 実施例における遮断時の動作を示すタイミングチャートである。 第１の従来技術を示すブロック図である。 第２の従来技術を示すブロック図である。 第３の従来技術を示すブロック図である。

以下、図に沿って本発明の実施形態を説明する。図１は、この実施形態の構成を示すブロック図である。
図１において、３００は負荷としてのモータ２００を駆動するインバータ装置である。このインバータ装置３００は、端子台基板４００、制御基板５００及びドライブ基板６００を備えている。

端子台基板４００には、外部からの遮断信号Ｓ１を二つに分岐して制御基板５００に入力するための信号入力素子４０１，４０２が設けられている。図１では、これらの信号入力素子４０１，４０２をダイオードにより表示してある。
制御基板５００には、一方の遮断信号Ｓ１の論理を反転させる反転回路５０１が設けられ、反転回路５０１の出力信号Ｓ２は、駆動信号発生回路としてのＣＰＵ５１０及び上アーム用遮断回路５２０に入力されている。また、他方の遮断信号Ｓ１は、そのままの論理で信号Ｓ３として、ＣＰＵ５１０及び下アーム用遮断回路５３０に入力されている。
ここでは、信号Ｓ２，Ｓ３も信号Ｓ１と同様に遮断信号と呼ぶことにする。

ＣＰＵ５１０からは、３つの上アームゲート信号Ｓ４が出力される。これらのゲート信号Ｓ４は、上アーム用遮断回路５２０を介し、ゲート信号Ｓ６としてドライブ基板６００内の上アーム用フォトカプラ６１０に入力されている。同様に、ＣＰＵ５１０からは３つの下アームゲート信号Ｓ５が出力される。これらのゲート信号Ｓ５は、下アーム用遮断回路５３０を介し、ゲート信号Ｓ７としてドライブ基板６００内の下アーム用フォトカプラ６２０に入力されている。

また、各遮断回路５２０，５３０には故障検出回路５４０が接続されており、故障検出回路５４０の出力信号（フィードバック信号）Ｓ８がＣＰＵ５１０に入力されている。ここで、故障とは、例えば、遮断信号Ｓ２，Ｓ３やゲート信号Ｓ６，Ｓ７、フィードバック信号Ｓ８が、ＬｏｗレベルまたはＨｉｇｈレベルのままで固定されるような状態を指すものとする。

ドライブ基板６００は、前記フォトカプラ６１０，６２０と、三相のＩＧＢＴブリッジ回路６３０とを備え、上アーム用フォトカプラ６１０はＩＧＢＴブリッジ回路６３０を構成する上アームのＩＧＢＴ Ｕ，Ｖ，Ｗに対するゲート信号を出力し、下アーム用フォトカプラ６２０は下アームのＩＧＢＴ Ｘ，Ｙ，Ｚに対するゲート信号を出力する。
この実施形態では半導体スイッチング素子としてＩＧＢＴを用いた場合を示してあるが、ＦＥＴあるいはその他の半導体スイッチング素子を用いても良い。また、この実施形態ではＩＧＢＴブリッジ回路６３０を上下アーム用フォトカプラ６１０，６２０と共にドライブ基板６３０上に搭載するようにしているが、ＩＧＢＴブリッジ回路６３０はドライブ基板６３０とは別個の基板に搭載するようにしても良い。

次に、図２は、上記実施形態を具体化した実施例の回路図である。なお、図２では、図１に記載した各ブロックに対応する構成要素に同一の番号を付してある。
図２において、７０１は遮断信号Ｓ１を発生させるスイッチであり、例えば、前述したように製造ラインに人が近付いたことを検出するライトカーテンのスイッチである。スイッチ７０１の一端は、制御基板５００内の直流電源５０３に接続されており、通常時はオンであるスイッチ７０１がオフすることにより、遮断信号Ｓ１が端子台基板４００を介して制御基板５００に入力される。
端子台基板４００内の４０１ａ，４０２ａは、前記信号入力素子４０１，４０２に相当する信号線である。

制御基板５００において、５０１は遮断信号Ｓ１を反転させる反転回路であり、反転回路５０１から出力される遮断信号Ｓ２は、ＣＰＵ５１０及び上アーム用遮断回路５２０に入力される。５０２は遮断信号Ｓ１をそのままの論理で伝達する信号伝達回路であり、信号伝達回路５０２から出力される遮断信号Ｓ３は、ＣＰＵ５１０及び下アーム用遮断回路５３０に入力される。
ここで、反転回路５０１及び信号伝達回路５０２は、例えばフォトカプラを用いて構成することができる。

なお、反転回路５０１及び信号伝達回路５０２の出力側には、コネクタ５５１が接続されている。このコネクタ５５１は、遮断信号Ｓ２，Ｓ３やフィードバック信号Ｓ８を外部へ伝送するためのものである。

図１でも説明したように、ＣＰＵ５１０からは、各３つの上アームゲート信号Ｓ４、下アームゲート信号Ｓ５が上アーム用遮断回路５２０、下アーム用遮断回路５３０に入力されている。各遮断回路５２０，５３０は、例えば出力イネーブルゲート付きの３ステートバッファからなっており、イネーブルゲートがＬｏｗアクティブ（負論理）の回路が上アーム用遮断回路５２０を構成し、イネーブルゲートがＨｉｇｈアクティブ（正論理）の回路が下アーム用遮断回路５３０を構成している。
上アーム用遮断回路５２０から出力されるゲート信号Ｓ６はドライブ基板６００内の上アーム用フォトカプラ６１０に入力され、下アーム用遮断回路５３０から出力されるゲート信号Ｓ７は下アーム用フォトカプラ６２０に入力されている。

上アーム用フォトカプラ６１０から出力されるゲート信号は、ＩＧＢＴブリッジ回路６３０内の上アームのＩＧＢＴ Ｕ，Ｖ，Ｗに与えられ、また、下アーム用フォトカプラ６２０から出力されるゲート信号は、下アームのＩＧＢＴ Ｘ，Ｙ，Ｚに与えられる。図２では、三相のうち一相分のＩＧＢＴ Ｕ，Ｘのみを示し、他相のＩＧＢＴを省略してある。

各遮断回路５２０，５３０の出力側には故障検出回路５４０が接続され、その出力信号であるフィードバック信号Ｓ８はＣＰＵ５１０に入力されている。
故障検出回路５４０は、ワイヤードオア回路を構成する例えばダイオード５４１，５４２を備えている。ダイオード５４１，５４２のアノード同士は共通接続され、プルアップ用の抵抗５４５を介して直流電源に接続されている。また、ダイオード５４１のカソードは上アーム用遮断回路５２０の出力端子に接続され、ダイオード５４２のカソードは下アーム用遮断回路５３０の出力端子に接続されている。

ダイオード５４１，５４２のアノードは、３ステートバッファ５４３及びバッファ５４４を介してＣＰＵ５１０のフィードバック信号入力端子に接続されている。３ステートバッファ５４３のイネーブルゲートは、プルアップ用の抵抗５４６を介して直流電源に接続されている。
ＣＰＵ５１０は、フィードバック信号Ｓ８に基づいて故障検出信号Ｓ９を作成し、この故障検出信号Ｓ９は端子台基板４００の出力端子４０３から外部に出力されるようになっている。

次に、この実施例の動作を、図３Ａ〜図３Ｃのタイムチャートを参照しつつ説明する。
例えば、インバータ装置３００によるモータ２００の運転中に、ライトカーテンによって製造ラインに人が近付いたことが検出されると、スイッチ７０１がオフする。これに伴い、遮断信号Ｓ１が反転回路５０１及び信号伝達回路５０２に入力される。
このとき、反転回路５０１及び信号伝達回路５０２からは、論理が互いに反転した遮断信号Ｓ２，Ｓ３がそれぞれ発生し、遮断信号Ｓ２は上アーム用遮断回路５２０のイネーブルゲートに、遮断信号Ｓ３は下アーム用遮断回路５３０のイネーブルゲートに入力される。

このため、各遮断回路５２０，５３０の出力側はハイインピーダンスとなり、各遮断回路５２０，５３０の出力端子は上アーム用フォトカプラ６１０及び下アーム用フォトカプラ６２０と実質的に遮断されるので、上アーム及び下アームのゲート信号Ｓ６，Ｓ７は各フォトカプラ６１０，６２０に入力されなくなる。
従って、反転回路５０１、信号伝達回路５０２、各遮断回路５２０，５３０等に故障がなく、何れも正常に動作している場合には、ＩＧＢＴブリッジ回路６３０内のすべてのＩＧＢＴ Ｕ，Ｖ，Ｗ，Ｘ，Ｙ，Ｚがオフし、ＩＧＢＴブリッジ回路６３０の運転、ひいてはモータ２００の運転が停止される。

また、例えば上アーム用遮断回路５２０が故障していたとしても、下アーム用遮断回路５３０が正常に動作していれば、下アームのＩＧＢＴ Ｘ，Ｙ，Ｚに対するゲート信号Ｓ７がすべて遮断されるので、ＩＧＢＴブリッジ回路６３０及びモータ２００の運転は確実に停止される。このようにしてゲート信号の遮断機能を冗長化することにより、システムの安全性能を高めることができる。
なお、図３Ａは、上述した遮断動作を示すタイムチャートであり、ゲート信号Ｓ４〜Ｓ７はＰＷＭ信号として表示してある。

次に、回路の故障の一例として、上アーム用遮断回路５２０に対する遮断信号Ｓ２がＬｏｗレベルのまま固定される故障が発生した時の動作を説明する。
図３Ａに示したように、正常時は遮断信号Ｓ１の入力により、遮断信号Ｓ２はＬｏｗレベルからＨｉｇｈレベルに反転するはずである。しかし、例えば、遮断信号Ｓ２，Ｓ３同士に短絡故障が起きて遮断信号Ｓ２のレベルが遮断信号Ｓ３のレベルに引っ張られると、図３Ｂに示すごとく、遮断信号Ｓ２はＬｏｗレベルのままで固定される。

この場合、上アーム用遮断回路５２０はＬｏｗアクティブであるため、ゲート信号Ｓ６が出力されるが、他方の正常な遮断信号Ｓ３（Ｌｏｗレベル）が下アーム用遮断回路５３０に入力されることで、図３Ａと同様に、下アームのＩＧＢＴに対するゲート信号Ｓ７が遮断される。従って、遮断信号Ｓ２，Ｓ３同士に短絡故障が発生したとしても、この短絡故障の影響を受けることなく、モータの回転力をなくすＳＴＯ（Safety Torque Off）機能を実現することができる。同時に、故障検出回路５４０からＨｉｇｈレベルのフィードバック信号Ｓ８がＣＰＵ５１０に入力され、このフィードバック信号Ｓ８と遮断信号Ｓ２，Ｓ３とに基づいて、ＣＰＵ５１０は、図３Ｂに示すように故障検出信号Ｓ９をオンにして外部に出力する。

回路の故障の他の例として、遮断信号Ｓ２，Ｓ３同士に短絡故障が起き、遮断信号Ｓ３のレベルが遮断信号Ｓ２のレベルに引っ張られて、下アーム用遮断回路５３０に対する遮断信号Ｓ３がＨｉｇｈレベルのまま固定された時の動作を説明する。
図３Ａに示したように、正常時は遮断信号Ｓ１の入力により、遮断信号Ｓ３はＨｉｇｈレベルからＬｏｗレベルに反転するはずである。しかし、図３Ｃに示すごとく、遮断信号Ｓ３はＨｉｇｈレベルのままで固定される。

この場合、下アーム用遮断回路５３０はＨｉｇｈアクティブであるため、ゲート信号Ｓ７が出力されるが、他方の正常な遮断信号Ｓ２（Ｈｉｇｈレベル）が上アーム用遮断回路５２０に入力されるため、図３Ａと同様に、上アームのＩＧＢＴに対するゲート信号Ｓ６が遮断される。従って、遮断信号Ｓ２，Ｓ３同士に短絡故障が発生したとしても、この短絡故障の影響を受けることなく、モータの回転力をなくすＳＴＯ（Safety Torque Off）機能を実現することができる。同時に、故障検出回路５４０からＨｉｇｈレベルのフィードバック信号Ｓ８がＣＰＵ５１０に入力されるので、このフィードバック信号Ｓ８と遮断信号Ｓ２，Ｓ３とに基づいて、ＣＰＵ５１０は、図３Ｃに示すように故障検出信号Ｓ９をオンにして外部に出力する。

なお、詳述はしないが、ゲート信号Ｓ６またはＳ７やフィードバック信号Ｓ８がＨｉｇｈレベルまたはＬｏｗレベルで固定されたような場合にも、故障検出回路５４０及びＣＰＵ５１０によって故障を検出することができる。

本実施例によれば、制御基板５００上に上アーム用遮断回路５２０及び下アーム用遮断回路５３０を実装することで、遮断機能を制御基板５００内で完結させることができ、ドライブ基板６００の回路構成が複雑化したり大型化するおそれがない。また、制御基板５００だけを交換することにより、欧州規格「ＥＮ９５４−１」等の安全規格に対応したインバータ装置と、安全規格に対応していないインバータ装置とを構成することができるので、要求される安全仕様に応じた製品を柔軟に提供することができる。

更に、例えば三相のインバータ装置の場合、モータの回転力をなくすＳＴＯ（Safety Torque Off）機能を実現するには、上アーム用、下アーム用の各遮断回路５２０，５３０はそれぞれ３つ（計６個）のゲート信号を遮断できればよい。すなわち、前述した図５の従来技術では、二重化される各遮断回路１１２，１１３によってそれぞれ６つ（計１２個）のゲート信号を遮断しているのに対し、本実施例では信号数が半減するので遮断回路や配線の簡略化が可能になる。

また、図１及び図２では、論理が互いに反転した遮断信号Ｓ２，Ｓ３を用いて遮断回路５２０，５３０を動作させるため、遮断信号Ｓ２，Ｓ３同士の短絡故障の影響を受けることなく、ゲート信号の遮断によりモータを確実に停止させるＳＴＯ（Ｓａｆｅｔｙ Ｔｏｒｑｕｅ Ｏｆｆ）機能を働かせてインバータ装置の安全性を一層高めることができる。

本発明は、インバータ装置の相数に関わらず適用可能であり、例えば三相インバータ、単相インバータ等に適用することができる。また、工場の製造ラインにおいてモータを駆動する場合に限らず、産業用、家庭用に各種の負荷を駆動するインバータ装置に利用可能である。

２００：モータ
３００：インバータ装置
４００：端子台基板
４０１，４０２：信号入力素子
４０１ａ，４０２ａ：信号線
４０３：出力端子
５００：制御基板
５０１：反転回路
５０２：信号伝達回路
５０３：直流電源
５１０：ＣＰＵ
５２０：上アーム用遮断回路
５３０：下アーム用遮断回路
５４０：故障検出回路
５４１，５４２：ダイオード
５４３：３ステートバッファ
５４４：バッファ
５４５，５４６：抵抗
５５１：コネクタ
６００：ドライブ基板
６１０：上アーム用フォトカプラ
６２０：下アーム用フォトカプラ
６３０：ＩＧＢＴブリッジ回路
７０１：スイッチ
Ｕ，Ｖ，Ｗ，Ｘ，Ｙ，Ｚ ＩＧＢＴ（半導体スイッチング素子）

Claims (5)

1. 複数の半導体スイッチング素子をブリッジ接続してなるブリッジ回路と、
   前記ブリッジ回路の上アーム用半導体スイッチング素子及び下アーム用半導体スイッチング素子をオンオフするための駆動信号をそれぞれ出力する上アーム用フォトカプラ及び下アーム用フォトカプラを有するドライブ基板と、
   前記駆動信号を生成して前記上アーム用フォトカプラ及び下アーム用フォトカプラに供給する駆動信号発生回路を備えた制御基板と、
   を有し、
   前記制御基板は、外部から入力される遮断信号により、前記上アーム用半導体スイッチング素子の駆動信号と前記下アーム用半導体スイッチング素子の駆動信号とを個別に遮断する上アーム用遮断回路及び下アーム用遮断回路を備え、
   前記上アーム用遮断回路及び下アーム用遮断回路は、論理が互いに反転した前記遮断信号によって遮断動作することを特徴とするインバータ装置。
2. 請求項１に記載したインバータ装置において、
   前記上アーム用遮断回路及び下アーム用遮断回路を、前記駆動信号発生回路と前記上アーム用フォトカプラ及び下アーム用フォトカプラとの間に接続したことを特徴とするインバータ装置。
3. 請求項２に記載したインバータ装置において、
   前記上アーム用遮断回路及び下アーム用遮断回路の出力側に、故障検出回路を接続し、この故障検出回路の出力信号を前記駆動信号発生回路にフィードバックすることを特徴とするインバータ装置。
4. 請求項３に記載したインバータ装置において、
   前記駆動信号発生回路は、前記故障検出回路の出力信号に基づいて生成した故障検出信号を外部に出力することを特徴とするインバータ装置。
5. 請求項３または４に記載したインバータ装置において、
   前記故障検出回路は、前記上アーム用遮断回路及び下アーム用遮断回路の出力側と直流電源との間に接続されたワイヤードオア回路を備え、このワイヤードオア回路の出力信号を前記駆動信号発生回路にフィードバックすることを特徴とするインバータ装置。

Images